JP2606561B2 - デブロッキング回路及びデブロッキング回路を備えた受信機 - Google Patents
デブロッキング回路及びデブロッキング回路を備えた受信機Info
- Publication number
- JP2606561B2 JP2606561B2 JP5201381A JP20138193A JP2606561B2 JP 2606561 B2 JP2606561 B2 JP 2606561B2 JP 5201381 A JP5201381 A JP 5201381A JP 20138193 A JP20138193 A JP 20138193A JP 2606561 B2 JP2606561 B2 JP 2606561B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- takan
- pulse
- agc
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、航空機搭載のタカン
（ＴＡＣＡＮ：Ｔａｃｔｉｃａｌ Ａｉｒ Ｎａｖｉｇ
ａｔｉｏｎ Ｓｙｓｔｅｍ）／ＤＭＥ（Ｄｉｓｔａｎｃ
ｅ Ｍｅａｓｕｒｉｎｇ Ｅｑｕｉｐｍｅｎｔ）送受信
機の受信機（以下、単に受信機という）の受信ブロッキ
ングを抑止するデブロッキング回路に関する。又、本発
明はこのデブロッキング回路を備えた受信機に関する。
（ＴＡＣＡＮ：Ｔａｃｔｉｃａｌ Ａｉｒ Ｎａｖｉｇ
ａｔｉｏｎ Ｓｙｓｔｅｍ）／ＤＭＥ（Ｄｉｓｔａｎｃ
ｅ Ｍｅａｓｕｒｉｎｇ Ｅｑｕｉｐｍｅｎｔ）送受信
機の受信機（以下、単に受信機という）の受信ブロッキ
ングを抑止するデブロッキング回路に関する。又、本発
明はこのデブロッキング回路を備えた受信機に関する。
【０００２】
【従来の技術】図３は従来の受信機の主要部分を示すブ
ロック図である。
ロック図である。
【０００３】同図において受信部１はタカンＲＦ(radio
frequency) 信号ＳRFを入力しタカンビデオ信号ＳV を
出力する。デコーダ回路２はタカンビデオ信号ＳV を入
力しＳV 中のタカンパルスから正規のパルス間隔のパル
スペアを検出し、正規パルス間隔のタカンパルスのみの
信号ＳD を出力する。
frequency) 信号ＳRFを入力しタカンビデオ信号ＳV を
出力する。デコーダ回路２はタカンビデオ信号ＳV を入
力しＳV 中のタカンパルスから正規のパルス間隔のパル
スペアを検出し、正規パルス間隔のタカンパルスのみの
信号ＳD を出力する。
【０００４】ピークライダ回路５は前記ＳD を入力しそ
の包絡線成分を抽出し包絡線信号ＳE を出力する。方位
算出部６は包絡線信号ＳE を入力しＳE より方位を算出
しタカン方位データＤB を出力する。ＡＧＣ(automatic
gain control)回路７は包絡線信号ＳE を入力し受信部
１へ包絡線信号ＳE の平均電圧レベルを一定とする様に
受信部１の増幅利得を制御するＡＧＣ電圧ＶAGC を出力
する。
の包絡線成分を抽出し包絡線信号ＳE を出力する。方位
算出部６は包絡線信号ＳE を入力しＳE より方位を算出
しタカン方位データＤB を出力する。ＡＧＣ(automatic
gain control)回路７は包絡線信号ＳE を入力し受信部
１へ包絡線信号ＳE の平均電圧レベルを一定とする様に
受信部１の増幅利得を制御するＡＧＣ電圧ＶAGC を出力
する。
【０００５】このように従来は受信機においてＡＧＣ動
作を行うため、デコーダ回路２、ピークライダ回路５お
よびＡＧＣ回路７によって閉ループを構成していた。
作を行うため、デコーダ回路２、ピークライダ回路５お
よびＡＧＣ回路７によって閉ループを構成していた。
【０００６】ところで、かかる構成においてタカンＲＦ
信号ＳRFがＡＧＣ回路７のＡＧＣ時定数より著るしく短
かい時間で高いレベルに変動すると、受信部１内の増幅
器が飽和状態となりタカンビデオ信号ＳV は連続的に高
レベルとなる。このためデコーダ回路２はＳV 中に正規
パルス間隔のパルスペアが検出されないため、その出力
ＳD を出力しなくなる。するとピークライダ回路５は入
力であるＳD がなくなったためその出力である包絡線信
号ＳE は最低レベルとなる。そうなるとＡＧＣ回路７は
受信部１の増幅利得を最大とするＡＧＣ電圧ＶAGC を受
信部１に出力するため、受信部１は飽和増幅状態から逸
脱できなくなってしまう。またこの状態（ブロッキング
状態）は閉ループ構成のため自動的に正常状態に復帰す
ることは不可能となる。すなわち受信ブロッキング状態
におかれてしまうことがあった。
信号ＳRFがＡＧＣ回路７のＡＧＣ時定数より著るしく短
かい時間で高いレベルに変動すると、受信部１内の増幅
器が飽和状態となりタカンビデオ信号ＳV は連続的に高
レベルとなる。このためデコーダ回路２はＳV 中に正規
パルス間隔のパルスペアが検出されないため、その出力
ＳD を出力しなくなる。するとピークライダ回路５は入
力であるＳD がなくなったためその出力である包絡線信
号ＳE は最低レベルとなる。そうなるとＡＧＣ回路７は
受信部１の増幅利得を最大とするＡＧＣ電圧ＶAGC を受
信部１に出力するため、受信部１は飽和増幅状態から逸
脱できなくなってしまう。またこの状態（ブロッキング
状態）は閉ループ構成のため自動的に正常状態に復帰す
ることは不可能となる。すなわち受信ブロッキング状態
におかれてしまうことがあった。
【０００７】
【発明が解決しようとする課題】上述した従来の受信機
では、ブロッキングを抑止するデブロッキング回路を備
えていなかったため、一度、受信ブロッキング状態に陥
ると、正常状態に復帰することができないという問題点
があった。
では、ブロッキングを抑止するデブロッキング回路を備
えていなかったため、一度、受信ブロッキング状態に陥
ると、正常状態に復帰することができないという問題点
があった。
【０００８】また、特開昭６４−５０９８２号公報に
は、デブロッキング回路が開示されてはいるが、このデ
ブロッキング回路は、ローカル発振器、リニア増幅器、
コンパレータ、クロック発生器、及びカウンタが必要で
あり、構成が複雑で高価となる。
は、デブロッキング回路が開示されてはいるが、このデ
ブロッキング回路は、ローカル発振器、リニア増幅器、
コンパレータ、クロック発生器、及びカウンタが必要で
あり、構成が複雑で高価となる。
【０００９】本発明の課題は、簡単な構成で安価なデブ
ロッキング回路を提供することにある。
ロッキング回路を提供することにある。
【００１０】本発明のもう一つの課題は、簡単な構成で
安価なデブロッキング回路を備えた受信機を提供するこ
とにある。
安価なデブロッキング回路を備えた受信機を提供するこ
とにある。
【００１１】
【課題を解決するための手段】本発明によれば、タカン
ＲＦ信号を入力しタカンビデオ信号を出力する受信部
と、前記タカンビデオ信号を入力しタカンビデオ信号中
のタカンパルスから正規パルス間隔のパルスペアを検出
して正規のパルス間隔のパルスペアのみを出力するデコ
ーダ回路と、前記正規パルス間隔のパルスペアを入力
し、その包絡線成分を抽出し包絡線信号を出力するピー
クライダ回路と、前記包絡線信号を入力し、タカン方位
を算出し、タカン方位データを出力する方位算出部と、
前記包絡線信号を入力し、前記包絡線信号の平均電圧レ
ベルを一定とするように前記受信部の増幅利得を制御す
るＡＧＣ電圧を前記受信部へ出力するＡＧＣ回路とを、
備えた受信機に用いられ、前記ＡＧＣ回路の動作に基づ
く前記受信部の受信ブロッキングを抑止するデブロッキ
ング回路において、前記タカンビデオ信号中のタカンパ
ルスのパルス幅を監視し、正規パルス幅より太いパルス
幅を有するパルスが検出された場合、前記受信部の増幅
利得を最小となるように制御する電圧を前記ＡＧＣ電圧
として前記ＡＧＣ回路に出力させるＡＧＣリセット信号
を前記ＡＧＣ回路へ出力するパルス幅モニタ回路を有す
ることを特徴とするデブロッキング回路が得られる。
ＲＦ信号を入力しタカンビデオ信号を出力する受信部
と、前記タカンビデオ信号を入力しタカンビデオ信号中
のタカンパルスから正規パルス間隔のパルスペアを検出
して正規のパルス間隔のパルスペアのみを出力するデコ
ーダ回路と、前記正規パルス間隔のパルスペアを入力
し、その包絡線成分を抽出し包絡線信号を出力するピー
クライダ回路と、前記包絡線信号を入力し、タカン方位
を算出し、タカン方位データを出力する方位算出部と、
前記包絡線信号を入力し、前記包絡線信号の平均電圧レ
ベルを一定とするように前記受信部の増幅利得を制御す
るＡＧＣ電圧を前記受信部へ出力するＡＧＣ回路とを、
備えた受信機に用いられ、前記ＡＧＣ回路の動作に基づ
く前記受信部の受信ブロッキングを抑止するデブロッキ
ング回路において、前記タカンビデオ信号中のタカンパ
ルスのパルス幅を監視し、正規パルス幅より太いパルス
幅を有するパルスが検出された場合、前記受信部の増幅
利得を最小となるように制御する電圧を前記ＡＧＣ電圧
として前記ＡＧＣ回路に出力させるＡＧＣリセット信号
を前記ＡＧＣ回路へ出力するパルス幅モニタ回路を有す
ることを特徴とするデブロッキング回路が得られる。
【００１２】更に本発明によれば、タカンＲＦ信号を入
力しタカンビデオ信号を出力する受信部と、前記タカン
ビデオ信号を入力しタカンビデオ信号中のタカンパルス
から正規パルス間隔のパルスペアを検出して正規のパル
ス間隔のパルスペアのみを出力するデコーダ回路と、前
記正規パルス間隔のパルスペアを入力し、その包絡線成
分を抽出し包絡線信号を出力するピークライダ回路と、
前記包絡線信号を入力し、タカン方位を算出し、タカン
方位データを出力する方位算出部と、前記包絡線信号を
入力し、前記包絡線信号の平均電圧レベルを一定とする
ように前記受信部の増幅利得を制御するＡＧＣ電圧を前
記受信部へ出力するＡＧＣ回路と、前記ＡＧＣ回路の動
作に基づく前記受信部の受信ブロッキングを抑止するデ
ブロッキング回路とを、備えた受信機において、前記デ
ブロッキング回路は、前記タカンビデオ信号中のタカン
パルスのパルス幅を監視し、正規パルス幅より太いパル
ス幅を有するパルスが検出された場合、前記受信部の増
幅利得を最小となるように制御する電圧を前記ＡＧＣ電
圧として前記ＡＧＣ回路に出力させるＡＧＣリセット信
号を前記ＡＧＣ回路へ出力するパルス幅モニタ回路を有
することを特徴とする、デブロッキング回路を備えた受
信機が得られる。
力しタカンビデオ信号を出力する受信部と、前記タカン
ビデオ信号を入力しタカンビデオ信号中のタカンパルス
から正規パルス間隔のパルスペアを検出して正規のパル
ス間隔のパルスペアのみを出力するデコーダ回路と、前
記正規パルス間隔のパルスペアを入力し、その包絡線成
分を抽出し包絡線信号を出力するピークライダ回路と、
前記包絡線信号を入力し、タカン方位を算出し、タカン
方位データを出力する方位算出部と、前記包絡線信号を
入力し、前記包絡線信号の平均電圧レベルを一定とする
ように前記受信部の増幅利得を制御するＡＧＣ電圧を前
記受信部へ出力するＡＧＣ回路と、前記ＡＧＣ回路の動
作に基づく前記受信部の受信ブロッキングを抑止するデ
ブロッキング回路とを、備えた受信機において、前記デ
ブロッキング回路は、前記タカンビデオ信号中のタカン
パルスのパルス幅を監視し、正規パルス幅より太いパル
ス幅を有するパルスが検出された場合、前記受信部の増
幅利得を最小となるように制御する電圧を前記ＡＧＣ電
圧として前記ＡＧＣ回路に出力させるＡＧＣリセット信
号を前記ＡＧＣ回路へ出力するパルス幅モニタ回路を有
することを特徴とする、デブロッキング回路を備えた受
信機が得られる。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例によるデブロッキング回路
を備えた受信機のブロック図である。
る。図１は本発明の一実施例によるデブロッキング回路
を備えた受信機のブロック図である。
【００１４】また図２は図１の受信部１の出力であるタ
カンビデオ信号ＳV 中のタカンパルス波形の例である。
カンビデオ信号ＳV 中のタカンパルス波形の例である。
【００１５】まず図１の受信機の構成について説明す
る。
る。
【００１６】受信部１はタカンＲＦ信号ＳRFを入力しタ
カンビデオ信号ＳV を出力する。デコーダ回路２はタカ
ンビデオ信号ＳV を入力しＳV 中のタカンパルスから正
規のパルス間隔のパルスペアを検出し、正規パルス間隔
のパルスペアのみの信号ＳDを出力する。
カンビデオ信号ＳV を出力する。デコーダ回路２はタカ
ンビデオ信号ＳV を入力しＳV 中のタカンパルスから正
規のパルス間隔のパルスペアを検出し、正規パルス間隔
のパルスペアのみの信号ＳDを出力する。
【００１７】ピークライダ回路５は前記ＳD を入力しそ
の包絡線成分を抽出し包絡線信号ＳE を出力する。方位
算出部６は包絡線信号ＳE を入力しＳE より方位を算出
しタカン方位データＤB を出力する。ＡＧＣ回路７は包
絡線信号ＳE を入力し受信部１へ包絡線信号ＳE の平均
電圧レベルを一定とする様に受信部１の増幅利得を制御
するＡＧＣ電圧ＶAGC を出力する。
の包絡線成分を抽出し包絡線信号ＳE を出力する。方位
算出部６は包絡線信号ＳE を入力しＳE より方位を算出
しタカン方位データＤB を出力する。ＡＧＣ回路７は包
絡線信号ＳE を入力し受信部１へ包絡線信号ＳE の平均
電圧レベルを一定とする様に受信部１の増幅利得を制御
するＡＧＣ電圧ＶAGC を出力する。
【００１８】本受信機において、デブッロッキング回路
は、パルス幅モニタ回路３によって構成される。パルス
幅モニタ回路３は、タカンビデオ信号ＳV を入力しＳV
中のタカンパルスのパルス幅を監視し、正規パルス幅
（３．５±０．５μｓ）より著るしく太いパルス（１０
μｓ以上）が検出された場合ＡＧＣリセット信号ＳR を
ＡＧＣ回路７へ出力し、ＡＧＣ回路７の出力であるＶ
AGC が受信部１の増幅利得が最小となる様になる様な電
圧となる様にＡＧＣ回路７の動作を制御する。
は、パルス幅モニタ回路３によって構成される。パルス
幅モニタ回路３は、タカンビデオ信号ＳV を入力しＳV
中のタカンパルスのパルス幅を監視し、正規パルス幅
（３．５±０．５μｓ）より著るしく太いパルス（１０
μｓ以上）が検出された場合ＡＧＣリセット信号ＳR を
ＡＧＣ回路７へ出力し、ＡＧＣ回路７の出力であるＶ
AGC が受信部１の増幅利得が最小となる様になる様な電
圧となる様にＡＧＣ回路７の動作を制御する。
【００１９】次に図１および図２を用いて本発明のデブ
ロッキング回路の動作を説明する。
ロッキング回路の動作を説明する。
【００２０】ブロッキング状態でない、つまり通常の受
信状態ではタカンビデオ信号ＳV 中のタカンパルスは図
２（Ａ）に示す波形であり、そのパルス幅は３．５±
０．５μｓ（１／２振幅点にて）となる。この場合パル
ス幅モニタ回路３はこのパルス幅が１０μｓ以内である
ためＡＧＣ回路７へＡＧＣリセット信号ＳR を出力しな
い。つまり従来技術の受信信号処理と同一である。
信状態ではタカンビデオ信号ＳV 中のタカンパルスは図
２（Ａ）に示す波形であり、そのパルス幅は３．５±
０．５μｓ（１／２振幅点にて）となる。この場合パル
ス幅モニタ回路３はこのパルス幅が１０μｓ以内である
ためＡＧＣ回路７へＡＧＣリセット信号ＳR を出力しな
い。つまり従来技術の受信信号処理と同一である。
【００２１】次にブロッキング状態となった場合はＳV
中のタカンパルスは図２（Ｂ）に示す様に１０μｓ以上
のパルス幅となる。
中のタカンパルスは図２（Ｂ）に示す様に１０μｓ以上
のパルス幅となる。
【００２２】パルス幅モニタ回路３はパルス幅が１０μ
ｓを越えるタカンパルスを検出するとすぐさまＡＧＣリ
セット信号ＳR をＡＧＣ回路７へ出力する。
ｓを越えるタカンパルスを検出するとすぐさまＡＧＣリ
セット信号ＳR をＡＧＣ回路７へ出力する。
【００２３】ＡＧＣ回路７は同ＳR を入力すると受信部
１の増幅利得を最小にするＡＧＣ電圧ＶAGC を受信部１
へ出力する。
１の増幅利得を最小にするＡＧＣ電圧ＶAGC を受信部１
へ出力する。
【００２４】このため、ＶAGC はいったん受信部１の増
幅利得を最小にする電圧となった後ＡＧＣ時定数により
時間的にゆっくりと受信部１の増幅利得を増加させる様
に受信部１を制御する。
幅利得を最小にする電圧となった後ＡＧＣ時定数により
時間的にゆっくりと受信部１の増幅利得を増加させる様
に受信部１を制御する。
【００２５】このＡＧＣリセット信号ＳR をトリガとす
る一連の動作によりタカンＲＦ信号ＳRFの入力レベルに
対して受信部１の増幅利得が過度に大きいために生じて
いたブロッキング状態は、解除される。
る一連の動作によりタカンＲＦ信号ＳRFの入力レベルに
対して受信部１の増幅利得が過度に大きいために生じて
いたブロッキング状態は、解除される。
【００２６】
【発明の効果】以上説明したように本発明は、ブロッキ
ング状態が発生するとタカンビデオ信号中のタカンパル
スが正規パルス幅（３．５±０．５μｓ）より太く（１
０μｓ以上）なるため、パルス幅モニタ回路にてこれを
検出し、受信部の増幅利得を最小となる様に制御するこ
とにより自動的にブロッキング状態を停止させることが
可能なデブロッキング回路及びデブロッキング回路を備
えた受信機を提供できる。このデブロッキング回路は、
パルス幅モニタ方式であるため、ローカル発振器、リニ
ア増幅器、コンパレータ、クロック発生器、及びカウン
タを用いた前述の特開昭６４−５０９８２号公報のデブ
ロッキング回路よりも、構造が簡単で安価となる。特開
平１−２７０６８７号公報及び特開平３−１１３３８５
号公報にもデブロッキング回路が開示されているが、こ
れらのデブロッキング回路は本発明のようなパルス幅モ
ニタ方式ではなく、構成が異なる。図２（Ａ）のような
正常パルスに加えてそれらのエコー波形である異常パル
スが発生している時にブロッキングが生じると、正常パ
ルスと異常パルスとが互いにくっついて図２（Ｂ）のよ
うに太いパルスとなっていき、ついにはこれら太いパル
スが互いにくっついて連続的に高いレベルを有する信号
となり（サチリとなり）、パルス波形ではなくなり、完
全なブロッキング状態となる。前記特開平３−１１３３
８５号公報のデブロッキング回路は、パルス波形を検出
するものではなく、連続的に高いレベルとなったサチリ
を検出するものである。従って、本発明の方が速くブロ
ッキング現象を検出でき、対応できる。
ング状態が発生するとタカンビデオ信号中のタカンパル
スが正規パルス幅（３．５±０．５μｓ）より太く（１
０μｓ以上）なるため、パルス幅モニタ回路にてこれを
検出し、受信部の増幅利得を最小となる様に制御するこ
とにより自動的にブロッキング状態を停止させることが
可能なデブロッキング回路及びデブロッキング回路を備
えた受信機を提供できる。このデブロッキング回路は、
パルス幅モニタ方式であるため、ローカル発振器、リニ
ア増幅器、コンパレータ、クロック発生器、及びカウン
タを用いた前述の特開昭６４−５０９８２号公報のデブ
ロッキング回路よりも、構造が簡単で安価となる。特開
平１−２７０６８７号公報及び特開平３−１１３３８５
号公報にもデブロッキング回路が開示されているが、こ
れらのデブロッキング回路は本発明のようなパルス幅モ
ニタ方式ではなく、構成が異なる。図２（Ａ）のような
正常パルスに加えてそれらのエコー波形である異常パル
スが発生している時にブロッキングが生じると、正常パ
ルスと異常パルスとが互いにくっついて図２（Ｂ）のよ
うに太いパルスとなっていき、ついにはこれら太いパル
スが互いにくっついて連続的に高いレベルを有する信号
となり（サチリとなり）、パルス波形ではなくなり、完
全なブロッキング状態となる。前記特開平３−１１３３
８５号公報のデブロッキング回路は、パルス波形を検出
するものではなく、連続的に高いレベルとなったサチリ
を検出するものである。従って、本発明の方が速くブロ
ッキング現象を検出でき、対応できる。
【図１】本発明の一実施例による、デブロッキング回路
を備えた受信機のブロック図。
を備えた受信機のブロック図。
【図２】タカンビデオ信号ＳV のタカンパルス波形を説
明するための図。
明するための図。
【図３】従来技術による受信機のブロック図。
１ 受信部 ２ デコーダ回路 ３ パルス幅モニタ回路 ５ ピークライダ回路 ６ 方位算出部 ７ ＡＧＣ回路 ＳRF タカンＲＦ信号 ＳV タカンビデオ信号 ＳR ＡＧＣリセット信号 ＶAGC ＡＧＣ電圧 ＳE 包絡線信号 ＤB タカン方位データ
Claims (2)
- 【請求項１】 タカンＲＦ信号を入力しタカンビデオ信
号を出力する受信部と、前記タカンビデオ信号を入力し
タカンビデオ信号中のタカンパルスから正規パルス間隔
のパルスペアを検出して正規のパルス間隔のパルスペア
のみを出力するデコーダ回路と、前記正規パルス間隔の
パルスペアを入力し、その包絡線成分を抽出し包絡線信
号を出力するピークライダ回路と、前記包絡線信号を入
力し、タカン方位を算出し、タカン方位データを出力す
る方位算出部と、前記包絡線信号を入力し、前記包絡線
信号の平均電圧レベルを一定とするように前記受信部の
増幅利得を制御するＡＧＣ電圧を前記受信部へ出力する
ＡＧＣ回路とを、備えた受信機に用いられ、前記ＡＧＣ
回路の動作に基づく前記受信部の受信ブロッキングを抑
止するデブロッキング回路において、 前記タカンビデオ信号中のタカンパルスのパルス幅を監
視し、正規パルス幅より太いパルス幅を有するパルスが
検出された場合、前記受信部の増幅利得を最小となるよ
うに制御する電圧を前記ＡＧＣ電圧として前記ＡＧＣ回
路に出力させるＡＧＣリセット信号を前記ＡＧＣ回路へ
出力するパルス幅モニタ回路を有することを特徴とする
デブロッキング回路。 - 【請求項２】 タカンＲＦ信号を入力しタカンビデオ信
号を出力する受信部と、前記タカンビデオ信号を入力し
タカンビデオ信号中のタカンパルスから正規パルス間隔
のパルスペアを検出して正規のパルス間隔のパルスペア
のみを出力するデコーダ回路と、前記正規パルス間隔の
パルスペアを入力し、その包絡線成分を抽出し包絡線信
号を出力するピークライダ回路と、前記包絡線信号を入
力し、タカン方位を算出し、タカン方位データを出力す
る方位算出部と、前記包絡線信号を入力し、前記包絡線
信号の平均電圧レベルを一定とするように前記受信部の
増幅利得を制御するＡＧＣ電圧を前記受信部へ出力する
ＡＧＣ回路と、前記ＡＧＣ回路の動作に基づく前記受信
部の受信ブロッキングを抑止するデブロッキング回路と
を、備えた受信機において、 前記デブロッキング回路は、前記タカンビデオ信号中の
タカンパルスのパルス幅を監視し、正規パルス幅より太
いパルス幅を有するパルスが検出された場合、前記受信
部の増幅利得を最小となるように制御する電圧を前記Ａ
ＧＣ電圧として前記ＡＧＣ回路に出力させるＡＧＣリセ
ット信号を前記ＡＧＣ回路へ出力するパルス幅モニタ回
路を有することを特徴とする、デブロッキング回路を備
えた受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5201381A JP2606561B2 (ja) | 1993-08-13 | 1993-08-13 | デブロッキング回路及びデブロッキング回路を備えた受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5201381A JP2606561B2 (ja) | 1993-08-13 | 1993-08-13 | デブロッキング回路及びデブロッキング回路を備えた受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0755907A JPH0755907A (ja) | 1995-03-03 |
| JP2606561B2 true JP2606561B2 (ja) | 1997-05-07 |
Family
ID=16440143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5201381A Expired - Fee Related JP2606561B2 (ja) | 1993-08-13 | 1993-08-13 | デブロッキング回路及びデブロッキング回路を備えた受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606561B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2564944B2 (ja) * | 1989-09-28 | 1996-12-18 | 日本電気株式会社 | デブロッキング回路 |
-
1993
- 1993-08-13 JP JP5201381A patent/JP2606561B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0755907A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0016503A1 (en) | Waveform correction circuit | |
| US4864642A (en) | Space diversity receiving system | |
| JPH0627234A (ja) | 二次レーダによって受信されるパルスの混信を検出するための方法及び装置 | |
| US5488377A (en) | Method and apparatus for controlling the false alarm rate of a receiver | |
| US5485222A (en) | Method of determining the noise component in a video signal | |
| US4366378A (en) | Laser light detection system | |
| JP2606561B2 (ja) | デブロッキング回路及びデブロッキング回路を備えた受信機 | |
| US4319275A (en) | Vertical synchronization detection system and method | |
| JP2629612B2 (ja) | パルス受信装置 | |
| JP2570804B2 (ja) | デブロッキング回路 | |
| US5497403A (en) | Feedback clamping circuit | |
| JP2564944B2 (ja) | デブロッキング回路 | |
| JP2618984B2 (ja) | パルスドプラレーダ装置 | |
| JPS60263874A (ja) | 信号検出装置 | |
| JP4170505B2 (ja) | 移動体搭載用アンテナにおける障害物検出装置 | |
| WO1986001061A1 (en) | A method of signal processing of optical signals | |
| JP3124119B2 (ja) | 受信機 | |
| AU575194B2 (en) | Intrusion alarm signal enhancement | |
| RU1841323C (ru) | Устройство защиты от импульсных помех | |
| JPS6219002Y2 (ja) | ||
| JPS60179672A (ja) | 目標検出方式 | |
| JP2632385B2 (ja) | 白色雑音一定化回路 | |
| US4008370A (en) | Automatic noise gate for a synchronizing signal amplifier | |
| JPH0851573A (ja) | ダイバシテイ受信装置 | |
| JP2000076561A (ja) | 赤外線検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961217 |
|
| LAPS | Cancellation because of no payment of annual fees |