JP2632385B2 - 白色雑音一定化回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電波および超音波を使用した探知器の信号
処理に用いて好適な映像信号を形成する白色雑音一定化
回路に関するものである。

〔従来の技術〕

従来より、この種の白色雑音一定化回路としては、自
動利得制御（AGC）回路が汎用されている。

〔発明が解決しようとする課題〕

しかしながら、このようにAGC回路を用いて白色雑音
を一定化しようとする場合、 高レベルの外来干渉雑音信号が多数存在すると、この
雑音信号が入力される毎にAGCが動作して有効信号が抑
圧される。

AGC回路の後段に、温度によってゲインが変動する回
路が存在するとAGCが不完全になるといった不都合があ
る。。

このような不都合が生じないようにするには、現状で
は殆どの場合、AGC回路に加えて手動式のゲインコント
ロール装置を併用しなければならない。

また、従来よりゲインコントロールが受信信号の多寡
に影響されないようにする対策として、送信から次の送
信までの間における表示に関与しない期間、すなわち休
止期間においてノイズ分をサンプルし、その平均レベル
を帰還することによってゲインを安定化させる方法が用
いられているが、このような対策を講じても、外来干渉
雑音信号によって、動作の確度が低下するという問題点
は依然解消し得ない。

そこで、上記問題点の解決策として、前記サンプル期
間中、外来干渉雑音信号を遮断し、内部の等価雑音源に
切換えるという方法もあるが、この場合、等価雑音源を
得る回路が複雑であり、また、切換回路を挿入すること
によって雑音指数が劣化するという別の問題点が生じ
る。

本発明は、上記のような従来の問題点に鑑みてなされ
たもので、外来干渉雑音信号や温度の影響を受けること
なく、白色雑音レベルを一定化し得る白色雑音一定化回
路の提供を目的とするものである。

〔課題を解決するための手段〕

上記目的を達成するために本発明の白色雑音一定化回
路は、所定の繰返し周期における一周期期間の前半部に
所定の表示期間を後半部に表示休止期間を有し表示休止
期間に出力されるビデオ信号を所定周期のサンプルパル
ス毎に所要のビット数のディジタルコードに変換するA/
D変換回路と、A/D変換回路より出力されるディジタルコ
ードを連続した複数周期分だけ記憶するメモリ回路と、
メモリ回路に記憶されたディジタルコードを読出すと共
に読出したディジタル値の最小値を選んで出力する最小
値選択回路と、最小値選択回路より出力されたディジタ
ルコードを一時記憶すると同時に記憶された順に前記ビ
ット単位でシフトさせかつビット単位で並列に出力する
シフトレジスタと、シフトレジスタより出力されたディ
ジタルコードの平均値を検出する平均値回路と、平均値
回路より出力されたディジタルコードをアナログ信号に
変換するD/A変換回路と、D/A変換回路より出力されたア
ナログ信号によりビデオ信号を増幅または減衰するアッ
テネータと、アッテネータから出力される信号を表示す
る表示部とを具備してなることを特徴とするものであ
る。

〔作用〕 本発明は上記構成により、A/D変換回路によって表示
休止期間のビデオ信号をディジタル値に変換し、最小値
選択回路によって複数周期分のディジタル値から最小値
を選択し、更に、平均値回路によって複数周期分の最小
値を平均化し、これによって得られた値をD/A変換回路
によってアナログ信号に変換してアッテネータに帰還
し、アッテネータの減衰量を決定するものであり、した
がって、複数周期中に含まれる値の大きい外来干渉雑音
信号は有効かつ自動的に除去される。

〔実施例〕

以下、本発明の実施例を図面に基づき詳細に説明す
る。なお、この実施例では本発明の白色雑音一定化回路
をレーダ装置に適用した場合について説明する。

第１図は本発明の一実施例における白色雑音一定化回
路のブロック図を示し、第２図は波形図を示しており、
これらの図において、ビデオ信号は第２図（ａ）に示す
トリガパルスの発生に基づいて送信されるパルス電波の
物標からの反射を受信し増幅、検波する受信器の出力信
号である。したがって、このビデオ信号は反射信号の
他、干渉雑音や受信機内で発生した雑音を含んでいる。

（１）はA/D変換回路であって、前述のようなアナログ
信号であるビデオ信号をディジタルコード化するもの
で、所定の繰返し周期における一周期期間の前半部に所
定の表示期間を有すると共に、後半部に表示休止期間を
有し、この表示休止期間に出力されるビデオ信号を所定
周期のサンプルパルス毎に所要のビット数のディジタル
コードに変換する動作を行う。

（２）はメモリ回路であって、第２図（ｂ）に示すよう
に、次の送信の直前において前記A/D変換回路（１）に
よりディジタルコード化された出力信号（以下、説明で
は単にデータと表現する）を連続した複数周期分だけ記
憶するものである。第２図（ｃ）の斜線区間は表示する
ビデオ信号を取込む表示期間、また、第２図（ｄ）の斜
線区間は表示休止期間であって、この表示休止期間に受
信された信号は表示されず、また、この休止期間の後部
には物標の反射信号は存在しない。

（３）は最小値選択回路であって、メモリ回路（２）で
記憶したデータを第２図（ｅ）に示すタイミングで各デ
ータを同時に読出し、その中の最小値を選んで出力する
ものである。

（４）はシフトレジスタであって、最小値選択回路
（３）より出力されたデータを一時的に記憶し、入力さ
れた順にビット単位（この例では４個）でシフトして、
最新の４個のデータを並列に取出せるようにしたもので
ある。

（５）は平均値回路であって、シフトレジスタ（４）よ
り出力されるデータの平均値を算出し、第２図（ｅ）に
示すタイミングでラッチして出力するものである。

（６）はD/A変換回路であって、平均値回路（５）より
出力されたデータ信号をアナログ値に変換するものであ
る。

（７）はバッファ回路であって、D/A変換回路（６）か
ら出力されるアナログ値をアッテネータ（８）に帰還さ
せるために適当なレベルに増幅もしくは減衰させるもの
である。また、（９）はアッテネータ（８）から出力さ
れる信号を表示する表示部（９）である。

以上のように構成された白色雑音一定化回路におい
て、以下、その動作について説明する。

第３図（ａ）はA/D変換回路（１）において、第２図
（ｂ）に示すタイミングにおけるビデオ信号とV
_REF（１）〜V_REF（７）までの各スレショールド電圧と
の関係を示しており、ディジタル化信号は“0"レベルと
V_REF（１）間に信号レベルがあるときは“0"となり、V
_REF（１）とV_REF（２）間にあるときは“1"となる。こ
のようにしてビデオ信号が大きくなればディジタル化信
号も大きくなり、V_REF（７）より大きいときは“7"とな
る。

メモリ回路（２）には第３図（ａ）に示す平行な２本
の破線間のビデオ信号の最大値がディジタル変換されて
記憶される。図示例ではその最大値は“2"である。ま
た、次の送信における第２図（ｂ）に示すタイミング
におけるビデオ信号が第３図（ｂ）に示す通りであった
とすると、ディジタル化信号値は“6"となる。

このようにして得られた４送信分のデータが例えば
“2",“6",“2",“4"であったとすると、最小値選択回
路（３）はこれらのデータから最小値である“2"を選択
し、これを出力する。更に、続く３送信分のディジタル
信号値が“3",“4",“3"であったとすると、最小値選択
回路（３）の出力は“2",“2",“2"となりシフトレジス
タ（４）に出力する。シフトレジスタ（４）は４個のデ
ータを並列にシフトし、平均値回路（５）に出力する。
平均値回路（５）はこれら４個のデータを平均化し、
“2"を出力する。

D/A変換回路（６）はこのディジタル信号“2"に相当
するアナログ電圧を出力し、バッファ回路（７）がこれ
に基づきアッテネータ（８）の制御電圧を発生し、この
制御電圧によってアッテネータ（８）の減衰量が制御さ
れるものである。

この場合、制御電圧が大であればアッテネータ（８）
の減衰量が大きく、小であれば小さくなる。また、ディ
ジタル化信号の中で特に大きい数値が外来干渉雑音信号
に相当するものであり、各周期の送信から一定時間遅れ
たタイミングに連続して受信される確率は極めて少ない
性質を有するものである。

いま、平均値回路（５）の出力値が“2"で安定してい
る場合、温度変化によってビデオ信号のゲインが上がっ
たとき、ディジタル化信号値は全般に大きくなり、これ
に対応して平均値回路（５）の出力値も大きくなる。し
たがって、D/A変換回路（６）、バッファ回路（７）か
らの出力電圧も増大し、アッテネータ（８）は増大した
制御電圧を受けて減衰量を大きくし、表示部（９）に表
示された白色雑音を一定化するものであり、このような
プロセスによって白色雑音レベルの一定化を図り得るも
のとなった。

なお、第２図（ｂ）のタイミングまたはにおいて
は、最大探知距離よりも充分に遠い距離に対応するよう
に設定することで、物標からの反射信号は微弱となり、
受信が不可能になるのでビデオ信号中には外来干渉雑音
信号と受信系ノイズのみが含まれることになる。

〔発明の効果〕

以上説明したように本発明の白色雑音一定化回路は、
所定の繰返し周期における一周期期間の前半部に所定の
表示期間を後半部に表示休止期間を有し表示休止期間に
出力されるビデオ信号を所定周期のサンプルパルス毎に
所要のビット数のディジタルコードに変換するA/D変換
回路と、A/D変換回路より出力されるディジタルコード
を連続した複数周期分だけ記憶するメモリ回路と、メモ
リ回路に記憶されたディジタルコードを読出すと共に読
出したディジタル値の最小値を選んで出力する最小値選
択回路と、最小値選択回路より出力されたディジタルコ
ードを一時記憶すると同時に記憶された順に前記ビット
単位でシフトさせかつビット単位で並列に出力するシフ
トレジスタと、シフトレジスタより出力されたディジタ
ルコードの平均値を検出する平均値回路と、平均値回路
より出力されたディジタルコードをアナログ信号に変換
するD/A変換回路と、D/A変換回路より出力されたアナロ
グ信号によりビデオ信号を増幅または減衰するアッテネ
ータと、アッテネータから出力される信号を表示する表
示部とにより構成しているので、複数周期中に含まれる
値の大きい外来干渉雑音信号は有効かつ自動的に除去す
ることができ、このように外来干渉雑音信号除去機能の
信頼性が向上することにより、例えば警報装置回路や衝
突予防装置等の信号処理に対して極めて有効かつ信頼性
の高い機能を提供できる上、手動のゲインコントロール
を省いて完全自動感度調整機能を実現できるなどの優れ
た効果を発揮するものとなった。

【図面の簡単な説明】

第１図〜第３図は本発明の一実施例を示しており、第１
図は回路図、第２図はビデオ信号の波形図、第３図はA/
D変換回路におけるビデオ信号とスレショールド電圧と
の関係を示す波形図である。 （１）……A/D変換回路、（２）……メモリ回路、
（３）……最小値選択回路、（４）……シフトレジス
タ、（５）……平均値回路、（６）……D/A変換回路、
（８）……アッテネータ、（９）……表示部。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】所定の繰返し周期における一周期期間の前
   半部に所定の表示期間を後半部に表示休止期間を有し表
   示休止期間に出力されるビデオ信号を所定周期のサンプ
   ルパルス毎に所要のビット数のディジタルコードに変換
   するA/D変換回路と、A/D変換回路より出力されるディジ
   タルコードを連続した複数周期分だけ記憶するメモリ回
   路と、メモリ回路に記憶されたディジタルコードを読出
   すと共に読出したディジタル値の最小値を選んで出力す
   る最小値選択回路と、最小値選択回路より出力されたデ
   ィジタルコードを一時記憶すると同時に記憶された順に
   前記ビット単位でシフトさせかつビット単位で並列に出
   力するシフトレジスタと、シフトレジスタより出力され
   たディジタルコードの平均値を検出する平均値回路と、
   平均値回路より出力されたディジタルコードをアナログ
   信号に変換するD/A変換回路と、D/A変換回路より出力さ
   れたアナログ信号によりビデオ信号を増幅または減衰す
   るアッテネータと、アッテネータから出力される信号を
   表示する表示部とを具備してなることを特徴とする白色
   雑音一定化回路。