JP2605874B2 - DA converter - Google Patents

DA converter

Info

Publication number
JP2605874B2
JP2605874B2 JP1169446A JP16944689A JP2605874B2 JP 2605874 B2 JP2605874 B2 JP 2605874B2 JP 1169446 A JP1169446 A JP 1169446A JP 16944689 A JP16944689 A JP 16944689A JP 2605874 B2 JP2605874 B2 JP 2605874B2
Authority
JP
Japan
Prior art keywords
constant current
ground
current source
circuit
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1169446A
Other languages
Japanese (ja)
Other versions
JPH0334627A (en
Inventor
日出行 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1169446A priority Critical patent/JP2605874B2/en
Publication of JPH0334627A publication Critical patent/JPH0334627A/en
Application granted granted Critical
Publication of JP2605874B2 publication Critical patent/JP2605874B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はD−A変換器に関し、特に定電流源を多数用
いたD−A変換器に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DA converter, and more particularly to a DA converter using a large number of constant current sources.

〔従来の技術〕[Conventional technology]

従来、D−A変換器は種々の形式が考えられている
が、半導体基板上に高精度のD−A変換器を実現するた
めには、定電流源回路を多数用いて各々の電流比精度を
基準にして構成する回路が一般的である。
Conventionally, various types of D / A converters have been considered, but in order to realize a high-precision D / A converter on a semiconductor substrate, a large number of constant current source circuits are used to obtain each current ratio accuracy. Is generally used.

第6図はかかる従来の一例を示す電流加算型D−A変
換器の回路図である。
FIG. 6 is a circuit diagram of a current addition type DA converter showing one example of such a conventional technique.

第6図に示すように、従来の電流加算形D−A変換器
はD−A出力電圧の1LSB分の定電流源回路と電流スイッ
チとを(2m−1)個(mはビット数と同数)並列に接続
したものであり、デジタルデータに応じて電流スイッチ をONさせてアナログ出力を得るようにしている。
As shown in FIG. 6, the conventional current addition type DA converter comprises (2 m -1) constant current source circuits and current switches for 1 LSB of the DA output voltage (m is the number of bits and (Same number) connected in parallel, current switch according to digital data Is turned on to obtain an analog output.

かかるD−A変換器は(2m−1)個の定電流源回路と
同数の電流スイッチとを必要とするため、回路規模が大
きくなる欠点があるが、(2m−1)個の入力端子を有す
ること、変換速度が早いこと、及び単純な構成でD−A
変換出来ることから、直並列形A−D変換器を構成する
D−A変換器として有用である。このD−A変換器は、
例えば、電子通信学会技術研究報告Vol.84,No11中のSSD
84−13「10ビット30MHz直並列形A−D変換器用高速ACD
サブシステムIC」にあるように、周知の構成となってい
る。
For such D-A converter which requires the same number of current switch and (2 m -1) pieces of the constant current source circuit, there is a disadvantage that the circuit scale becomes large, (2 m -1) inputs Terminals, high conversion speed, and simple configuration
Because it can be converted, it is useful as a DA converter constituting a serial-parallel AD converter. This DA converter is:
For example, SSD in IEICE Technical Report Vol.84, No11
84-13 "10-bit 30MHz high-speed ACD for serial-parallel A / D converter
It has a well-known configuration as described in “Subsystem IC”.

第7図は第6図に示すD−A変換器の定電流源回路図
である。
FIG. 7 is a circuit diagram of a constant current source of the DA converter shown in FIG.

第7図に示すように、(2m−1)個の定電流源回路
は、バイアス回路1で発生した共通バイアス電位VBを与
えられた定電流源トランジスタQ1〜Qn(n=2m−1)及
び抵抗R1〜Rnで構成される。
As shown in FIG. 7, (2 m -1) pieces of the constant current source circuit, a constant current source given a common bias potential V B generated by the bias circuit 1 transistor Q 1 ~Q n (n = 2 m -1) and composed of a resistor R 1 to R n.

また、前記直並列形A−D変換器に使用する場合、第
1のA−D変換器を構成する(2l−1)個(lは直並列
形A−D変換器の第1のA−D変換器のビット数)の比
較器と同数の電流スイッチと定電流回路を用いて電流加
算形D−A変換器を構成し、前記比較器の出力とD−A
変換器の電流スイッチの入力とを接続するため、前記電
流スイッチと定電流回路は比較器に含まれて配置される
ことが多い。
When used in the serial-parallel A / D converter, the first A-D converter is composed of (2 l -1) (1 is the first A-D converter of the serial-parallel A / D converter). The number of current switches and the number of constant current circuits are equal to the number of comparators and the number of constant current circuits, and the output of the comparator is compared with the output of the comparator.
In order to connect the input of the current switch of the converter, the current switch and the constant current circuit are often included in the comparator.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来のD−A変換器は、定電流源回路が多数
あるため共通バイアス電圧(端子)VB及び接地配線等の
共通配線が長くなりやすい。接地配線は定電流源回路の
電流が加算されて大きな電流が流れるので配線長が長く
なると、その布線抵抗によりバイアス回路から離れるに
したがって接地電位が上昇し、定電流源回路に流れる電
流が減少する。これによりD−A変換器のステップサイ
ズ(1LSB分の電圧)が位置によって変化するので微分誤
差が生じる。さらに、単調性があるので、積分誤差とし
て積算されてD−A変換精度を低下させるという欠点が
ある。
Conventional D-A converter described above, the common wiring tends to be long, such as a common bias voltage (terminal) V B and ground line for the constant current source circuit is many. Since the ground wire has a large current due to the addition of the current of the constant current source circuit, if the wire length is long, the ground potential rises as the wire is separated from the bias circuit, and the current flowing to the constant current source circuit decreases. I do. This causes a differential error because the step size (voltage for 1 LSB) of the DA converter changes depending on the position. In addition, since there is monotonicity, there is a disadvantage that the integration is performed as an integration error and the DA conversion accuracy is reduced.

これを防止するためには、接地配線による電位上昇を
なくするか、接地配線の電位上昇と共通バイアスVBライ
ンの電位上昇を同一にすればよく、すべての定電流源回
路の電流は等しくなり布線抵抗による精度の低下は生じ
ない。
To prevent this, either eliminate the potential rise by the ground line may be a common bias V potential rise of the B line and the potential rise of the ground wire to the same, the current of all of the constant current source circuit will be equal There is no decrease in accuracy due to wiring resistance.

しかしながら、前者の回路では接地配線の幅を著しく
広げる必要があり、また後者の回路では共通バイアスVB
ラインと接地配線とでは流れる電流が数10〜数100倍異
なり、且つ定電流源トランジスタのhFEの値により変化
するので、実現するのが困難であるという欠点がある。
However, in the former circuit, the width of the ground wiring must be significantly increased, and in the latter circuit, the common bias V B
Since the current flowing between the line and the ground wiring differs by several tens to several hundreds and varies depending on the value of hFE of the constant current source transistor, there is a drawback that it is difficult to realize.

本発明の目的は、かかる布線抵抗による出力電流のず
れを防止するとともに、実装密度を向上させることので
きるD−A変換器を提供することにある。
An object of the present invention is to provide a DA converter capable of preventing the output current from being shifted due to the wiring resistance and improving the mounting density.

〔課題を解決するための手段〕[Means for solving the problem]

本発明のD−A変換器は、半導体基板上に電流スイッ
チと定電流源回路からなる単位電流出力回路を複数配置
し、前記複数の単位電流出力回路を並列接続して電流を
加算するD−A変換器において、前記単位電流出力回路
の各々は、出力側がそれぞれの電流スイッチに共通に接
続される第1および第2の定電流源回路と、前記第1お
よび第2の定電流源回路にバイアス電圧を供給するため
のバイアス配線と、前記第1の定電流源回路の各々に接
地電位を供給するために共通接続された第1の接地配線
と、前記第2の定電流源回路の各々に接地電位を供給す
るために共通接続された第2の接地配線とを備え、前記
バイアス配線および前記第1,第2の接地配線のうち、少
なくとも前記第1,第2の接地配線の給電方向が反対にす
るように前記単位電流出力回路を配置および配線して構
成される。
The DA converter according to the present invention includes a plurality of unit current output circuits each including a current switch and a constant current source circuit arranged on a semiconductor substrate, and connects the plurality of unit current output circuits in parallel to add a current. In the A converter, each of the unit current output circuits includes a first and a second constant current source circuit having an output side commonly connected to a respective current switch, and a first and a second constant current source circuit. A bias line for supplying a bias voltage; a first ground line commonly connected to supply a ground potential to each of the first constant current source circuits; and a respective one of the second constant current source circuits A second ground line commonly connected to supply a ground potential to the first and second ground lines, and a power supply direction of at least the first and second ground lines of the bias line and the first and second ground lines. The opposite to the unit current The output circuit is arranged and wired.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明す
る。
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例によるD−A変換器の
定電流源回路図である。
FIG. 1 is a circuit diagram of a constant current source of a DA converter according to a first embodiment of the present invention.

第1図に示すように、本実施例のD−A変換器は、単
位電流出力回路を電流スイッチと2つの定電流源回路で
構成する手段と、これをブロック化してmビット分配列
し共通電位を与える手段と、2つの定電流源回路の一方
の定電流源回路の共通電位のうち少なくとも接地電位を
与える手段と、他方の定電流源回路の接地電位を与える
手段と、前記mビット配列したブロックについて互いに
反対方向から給電する手段とを有している。
As shown in FIG. 1, the DA converter according to the present embodiment has a unit in which a unit current output circuit is composed of a current switch and two constant current source circuits. Means for giving a potential, means for giving at least a ground potential among common potentials of one of the two constant current source circuits, means for giving a ground potential of the other constant current source circuit, and the m-bit array Means for supplying power to the blocks from opposite directions.

すなわち、本実施例はトランジスタQ1,Q2,……,Qn
び抵抗R1,R2,……,Rnにより形成された第1の定電流源
回路と、トランジスタQ1A,Q2A,……,QnA及び抵抗R1A,R
2A,……,RnAにより形成された第2の定電流源回路とを
有し、各々共通バイアスVB1とVB2及び接地電位VG1,VG2
がそれぞれ与えられる。トランジスタQ1,Q1Aのコレク
タ、トランジスタQ2,Q2Aのコレクタ、トランジスタQn,Q
nAのコレクタは各々接続され、それぞれのトランジスタ
を流れる電流が合わさって出力電流I1,I2,……,Inを形
成している。実施例の特徴は2つの定電流源回路により
出力電流I1〜Inを取り出している点と、さらに第1の定
電流源回路は出力電流I1側からバイアス電位VB1及び接
地電位VG1が与えられ且つ第2の定電流源回路は出力電
流In側からバイアス電位VB2及び接地電位VG2が与えられ
ている点である。
That is, the present embodiment the transistors Q 1, Q 2, ......, Q n and a resistor R 1, R 2, ......, a first constant current source circuit which is formed by R n, transistor Q 1A, Q 2A , ……, Q nA and resistance R 1A , R
2A ,..., R nA and common biases V B1 and V B2 and ground potentials V G1 and V G2, respectively.
Are given. Collectors of transistors Q 1 and Q 1A , collectors of transistors Q 2 and Q 2A , transistors Q n and Q
The collector of nA are respectively connected, the output current I 1 Together, the current flowing through the respective transistors, I 2, ......, to form a I n. Features of embodiments and that I take the output current I 1 ~I n by two constant current source circuit further first constant current source circuit bias potential V B1 and the ground potential V G1 from the output current I 1 side it is and second constant current source circuit given is the point that a bias potential V B2 and a ground potential V G2 is supplied from the output current I n side.

従って、第1及び第2の定電流源回路の接地配線およ
び共通バイアス配線を同一とし、また各単位電流源と共
通配線との接続方法とそのレイアウト上の間隔を同一と
なるように配置・配線しておけば、バイアス電位VB1とV
B2及び接地電位VG1とVG2が各々同一電位を与えるかぎ
り、接地配線の布線抵抗による接地電位の上昇及びバイ
アス配線の布線抵抗による電位低下は、バイアス源から
の距離が同一ならば、第1及び第2の定電流回路の当該
箇所の電位は同一となる。すなわち、トランジスタQ1
トランジスタQnAのベース電位、トランジスタQ1Aとトラ
ンジスタQnのベース電位、抵抗R1と抵抗RnAの接地電
位、抵抗R1Aと抵抗Rnの接地電位は各々同一電位とな
る。これにより、トランジスタQ1とトランジスタQnA
出力電流は等しく、トランジスタQ1AとトランジスタQn
の出力電流も等しいため、出力電流I1とInは等しい電流
値が得られる。同様の理由で、出力電流I2とIn-1、I3
In-2も等しくなり、その結果として出力電流I1,I2,…
…,Inは皆等しくなる。
Therefore, the ground wiring and the common bias wiring of the first and second constant current source circuits are made the same, and the arrangement and wiring are performed so that the connection method between each unit current source and the common wiring and the spacing on the layout are the same. If it is, the bias potentials V B1 and V B1
As long as providing the B2 and a ground potential V G1 and V G2 are each the same potential, increase and decrease potential by wiring resistance of the bias wiring of the ground potential by wiring resistance of the ground wire, if the distance from the bias source is the same, The potentials at the corresponding portions of the first and second constant current circuits are the same. That is, the base potential of the transistor Q 1, the transistor Q nA, the base potential of the transistor Q 1A and the transistor Q n, resistor R 1 and the ground potential of the resistor R nA, the ground potential of the resistor R 1A resistor R n is the respective same potential Become. Thus, the transistor Q 1, the output current of the transistor Q nA is equal, the transistor Q 1A and the transistor Q n
Because also the output current equal, the output current I 1 and I n is the current value is obtained equal. For the same reason, the output current I 2 and I n-1, I 3
I n-2 is also equal, resulting in output currents I 1 , I 2 ,.
..., I n is everyone equally.

第2図は第1図に示す定電流源回路のレイアウト配置
および配線の平面図である。
FIG. 2 is a plan view of the layout and wiring of the constant current source circuit shown in FIG.

第2図に示すように、ブロックB1,ブロックB2,……,
ブロックBnは前述した第1,第2の定電流回路を含むブロ
ックを示している。ブロックB1には、トランジスタQ1
トランジスタQ1A及び抵抗R1と抵抗R1A及び共通配線との
接続端子を含んでおり、ブロックB2,……,ブロックBn
も同様の構成となっている。これらブロック列及び第1
の定電流回路のバイアス配線WB1と接地配線WG1及び第2
の定電流回路のバイアス配線WB2と接地配線WG2等の共通
配線を前記ブロック列の中央で折り返して配置・配線す
る。第1図に示したように、第1の定電流回路のバイア
ス配線WB1と接地配線WG1はブロックB1側からバイアス回
路ブロック1の所定の端子2および3に接続し、第2の
定電流回路のバイアス配線WB2と接地配線WG2はブロック
Bn側からバイアス回路ブロック1の所定の端子2および
3に接続されている。
As shown in FIG. 2, block B 1 , block B 2 ,.
Block Bn indicates a block including the first and second constant current circuits described above. Block B 1 represents, includes a connection terminal of the transistor Q 1, the transistor Q 1A and resistors R 1 and R 1A and the common line, the block B 2, ......, block B n
Has a similar configuration. These block trains and the first
Of the bias line WB1 , the ground line WG1 and the second
Arranged and wired by folding the common wiring of the ground wire W G2 like the bias line W B2 of the constant current circuit in the middle of the block column. As shown in FIG. 1, the bias line W B1 and the ground line W G1 of the first constant current circuit is connected from the block B 1 side to a predetermined terminal 2 and 3 of the bias circuit block 1, a second constant ground line and the bias line W B2 of the current circuit W G2 block
Bn is connected to predetermined terminals 2 and 3 of the bias circuit block 1 from the Bn side.

このように、ブロックを配置・配線することにより、
各々の定電出力回路の出力電流は前述したとおり等しく
出来る。
Thus, by arranging and wiring blocks,
The output current of each constant current output circuit can be made equal as described above.

第3図は本発明の第2実施例によるD−A変換器の定
電流源回路図である。
FIG. 3 is a circuit diagram of a constant current source of a DA converter according to a second embodiment of the present invention.

第3図に示すように、本実施例は前述した第1の実施
例において、第1および第2の定電流回路のバイアス電
圧(端子)VB1及びVB2を共通化したものである。通常、
バイアスラインに流れる電流は、定電流回路を構成する
トランジスタQ1,Q2,……,QnおよびトランジスタQ1A,
Q2A,……,QnAのベース電流であり、このベース電流は接
地ラインの電流に比べてトランジスタhFE分の1とな
る。従って、バイアスラインの電位変化は接地ラインの
電位変化に比べ著しく小さいので、上述した構成でも従
来例に比べて電流出力回路の出力電流のずれを改善する
ことが出来る。本実施例のブロック及び共通配線の配置
は第2図に示したブロック配置のままにし、バイアス配
線WB2あるいはバイアス配線WB1の一方を除去し、他方に
すべての定電流回路を構成するトランジスタのベースを
接続すれば良い。又、左右のブロック列毎にバイアス配
線を設けて、ブロックB1及びブロックBn側より各々バイ
アスブロック1の所定の端子2および3に接続しても良
い。
As shown in FIG. 3, in the present embodiment, the bias voltages (terminals) V B1 and V B2 of the first and second constant current circuits are shared in the first embodiment described above. Normal,
Current flowing through the bias line, the transistor Q 1, Q 2 constituting a constant current circuit, ......, Q n and the transistor Q 1A,
Q 2A, ......, is the base current of Q nA, the base current is 1 of the transistor h FE minute compared to the current in the ground line. Therefore, the change in the potential of the bias line is significantly smaller than the change in the potential of the ground line. Therefore, even with the above-described configuration, the deviation of the output current of the current output circuit can be improved as compared with the conventional example. The arrangement of the blocks and the common wiring in this embodiment is the same as the block arrangement shown in FIG. 2, and one of the bias wiring WB2 or the bias wiring WB1 is removed, and the other of the transistors constituting all the constant current circuits is removed. Just connect the base. Further, by providing a bias line for each of the left and right rows of blocks may be connected to a predetermined terminal 2 and 3 of each bias block 1 than the block B 1 and block B n side.

本実施例では、バイアス配線が1本で良いという点
と、電流出力回路を構成する第1および第2の定電流回
路のトランジスタQ1,Q1Aのベースが共通であるため、同
一ベース領域に2つのエミッタ領域を設けることが出来
る点で有利であり、前述した第1実施例に比べても小さ
い面積でD−A変換器を形成することが出来る。
In this embodiment, the point that only one bias wiring is required and the bases of the transistors Q 1 and Q 1A of the first and second constant current circuits that constitute the current output circuit are common, so that they are in the same base region. This is advantageous in that two emitter regions can be provided, and a DA converter can be formed with a smaller area than in the first embodiment.

第4図は第3図に示す定電流回路を構成するトランジ
スタの電極配置平面図である。
FIG. 4 is a plan view of the electrodes of the transistors constituting the constant current circuit shown in FIG.

第4図に示すように、かかるトランジスタは半導体基
板4内にベース5とコレクタ6および同一ベース領域5
内に形成されたエミッタ7A,7Bとを有している。
As shown in FIG. 4, such a transistor includes a base 5, a collector 6 and the same base region 5 in a semiconductor substrate 4.
And emitters 7A and 7B formed therein.

第5図は本発明の第3の実施例によるD−A変換器の
定電流源回路図である。
FIG. 5 is a circuit diagram of a constant current source of a DA converter according to a third embodiment of the present invention.

第5図に示すように、本実施例は重み付け定電流源に
適用し、D−A変換精度を向上させる回路である。すな
わち、トランジスタQ1,Q2,Q3,Q4及び抵抗R1,R2,R3,R4
より第1の定電流源回路が形成され、トランジスタQ1A,
Q2A,Q3A,Q4A及び抵抗R1A,R2A,R3A,R4Aにより第2の定電
流源回路が形成されている。また、前述した第2の実施
例と同様に第1,第2定電流源回路のベースバイアスVB
共通化され、接地ラインのみ各々分離して反対方向から
接地電位VG1,VG2が与えられている。本実施例ではトラ
ンジスタQ1,Q1Aから得られる出力電流I1と、トランジス
タQ2,Q2Aから得られる出力電流I2と、同様に得られる出
力電流I3,I4との電流比をI1:I2:I3:I4=1:2:4:8にする
ために、トランジスタのエミッタ面積はAQ1:AQ2:AQ3:A
Q4=1:2:4:8に設計し、且つAQ1A:AQ2A:AQ3A:AQ4A=1:2:
3:4に設計される。また、抵抗は とし、 に設計されている。更に、接地配線の布線抵抗rによる
接地電位の上昇は各定電流源回路の出力電流に重み付け
がされているため、バイアス源からの距離が同一でも第
1,第2定電流源回路の当該箇所の電位は同一とはならな
い。したがって、出力電流比にずれが生じるが、本実施
例では従来例よりずれ分は少なくなる。また、接地電位
上昇の大きい方の定電流源回路、ここではトランジスタ
Q1〜Q4と抵抗R1〜R4からなる第1の定電流源回路の各定
電流源トランジスタのエミッタ抵抗R1,R2,R3,R4の接地
点の電位と接地電位上昇の小さい方の定電流源回路のエ
ミッタ抵抗R1A,R2A,R3A,R4Aの接地点の電位が同一なる
ように前記接地電位上昇の小さい方の定電流源回路の接
地配線抵抗を増すことにより、各電流出力回路の出力電
流比のずれを防止することが出来る。
As shown in FIG. 5, the present embodiment is a circuit applied to a weighted constant current source to improve the DA conversion accuracy. That is, the transistors Q 1 , Q 2 , Q 3 , Q 4 and the resistors R 1 , R 2 , R 3 , R 4 form a first constant current source circuit, and the transistors Q 1A ,
Q 2A , Q 3A , Q 4A and the resistors R 1A , R 2A , R 3A , R 4A form a second constant current source circuit. The first as in the second embodiment described above, the base bias V B of the second constant current source circuit is shared, given the ground potential V G1, V G2 from the opposite direction to each separated only ground line Have been. In the present embodiment, the current ratio between the output current I 1 obtained from the transistors Q 1 and Q 1A , the output current I 2 obtained from the transistors Q 2 and Q 2A , and the output currents I 3 and I 4 similarly obtained is To make I 1 : I 2 : I 3 : I 4 = 1: 2: 4: 8, the emitter area of the transistor is A Q1 : A Q2 : A Q3 : A
Q4 = 1: 2: 4: 8 and AQ 1A : AQ 2A : AQ 3A : AQ 4A = 1: 2:
Designed for 3: 4. The resistance is age, Designed for Further, since the rise in the ground potential due to the wiring resistance r of the ground wiring is weighted to the output current of each constant current source circuit, even if the distance from the bias source is the same, the increase in the ground potential will occur.
1. The electric potential at the relevant portion of the second constant current source circuit is not the same. Therefore, a deviation occurs in the output current ratio, but the deviation is smaller in this embodiment than in the conventional example. Also, the constant current source circuit with the larger ground potential rise, here a transistor
The potential at the ground point of the emitter resistors R 1 , R 2 , R 3 and R 4 of the first constant current source transistor of the first constant current source circuit composed of Q 1 to Q 4 and the resistors R 1 to R 4 and the rise of the ground potential Increase the ground wiring resistance of the constant current source circuit with the smaller ground potential rise so that the ground potentials of the emitter resistances R 1A , R 2A , R 3A , R 4A of the smaller constant current source circuit become the same. Thus, it is possible to prevent the output current ratio of each current output circuit from being shifted.

以下に具体的数値を用いて説明する。 This will be described below using specific numerical values.

まず、各定電流源トランジスタのエミッタ抵抗間の接
地配線抵抗をrとすると、第1の定電流源回路の末端
(抵抗R4の接地点)の接地電位V4は抵抗R1の接地点V1
基準にすると、次のように表現することができる。
First, assuming that the ground wiring resistance between the emitter resistors of the respective constant current source transistors is r, the ground potential V 4 at the end of the first constant current source circuit (the ground point of the resistor R 4 ) is the ground point V of the resistor R 1. On the basis of 1 , it can be expressed as follows.

V4=(I2A+I3A+I4A)r+(I3A+I4A)r+I4Ar =34I1Ar 但し、I2A=2I1A,I3A=4I1A,I4A=8I1Aである。 V 4 = (I 2A + I 3A + I 4A) r + (I 3A + I 4A) r + I 4A r = 34I 1A r However, I 2A = 2I 1A, I 3A = 4I 1A, an I 4A = 8I 1A.

ここで、布線抵抗r=0.5Ω,I1A=1mAととすると、V4
=17mVの上昇となる。同様にしてV3=13mV,V2=7mVとな
る。さらに、抵抗R4Aの接地点V4Aを基準にして第2の定
電流源回路の各接地点電位を求めると、 V3A=(I1B+I2B+I3B)r=7I1B×r=3.5mV V2A=V3A+(I1B+I2B)r=10I1B×r=5mV V1A=V2A+I1Br=11I1B×r=5.5mV (但し、I2B=2I1B,I3B=4I1Bする)となる。しかる
に、ベース電位VBは接地電位に比べて1/hFEであるの
で、全てのトランジスタの電位を同一とし且つエミッタ
抵抗の電位VRを400mVで設計した場合、前記接地電位の
上昇により出力電流I1とI4は、 となり、 の電流比が得られる。
Here, assuming that the wiring resistance r = 0.5Ω and I 1A = 1mA, V 4
= 17mV. Similarly, V 3 = 13 mV and V 2 = 7 mV. Further, when the ground point V 4A resistor R 4A based on determining the respective ground point potential of the second constant current source circuit, V 3A = (I 1B + I 2B + I 3B) r = 7I 1B × r = 3.5mV V 2A = V 3A + (I 1B + I 2B ) r = 10I 1B × r = 5mV V 1A = V 2A + I 1B r = 11I 1B × r = 5.5mV (However, I 2B = 2I 1B , I 3B = 4I 1B Do). However, the base potential V B is the 1 / h FE than the ground potential, when designing all of the transistors of the potential V R of the same and to and emitter resistance potential 400 mV, the output current by an increase in the ground potential I 1 and I 4 are Becomes Is obtained.

しかるに、前述した従来例の場合は、第7図の第1の
定電流回路のみで構成することに等しいから、出力電流
I1=I1A=2mA,I2=I2A=4mA,I3=I3A=8mA,I4=I4A=16
mAとして接地電位V4を求めれば、 V4=(I2+I3+I4)r+(I3+I4)r+I4r =34I1r=34mA (但し、I2=2I1,I3=4I1,I4=8I1) となる。また、出力電流I1とI4の比は、 倍の電流比となり、前述した本実施例の7.88にに比べ比
精度は低い。
However, in the case of the above-described conventional example, the output current is equal to the configuration of only the first constant current circuit shown in FIG.
I 1 = I 1A = 2 mA, I 2 = I 2A = 4 mA, I 3 = I 3A = 8 mA, I 4 = I 4A = 16
by obtaining a ground potential V 4 as mA, V 4 = (I 2 + I 3 + I 4) r + (I 3 + I 4) r + I 4 r = 34I 1 r = 34mA ( where, I 2 = 2I 1, I 3 = 4I 1 , I 4 = 8I 1 ). Also, the ratio of the output currents I 1 and I 4 is The current ratio is doubled, and the ratio accuracy is lower than that of 7.88 of the present embodiment described above.

次に、さらに電流比精度を上げるために第2の定電流
源回路の各接地電位V1A,V2A,V3AをV1A=V4,V2A=V3,V3A
=V2となるように接地配線抵抗を増せば、すなわち抵抗
R4AとR3A間を2r、抵抗R3AとR2A間を4r、抵抗R2AとR1A
を8rに選べば、V1A=V4,V2A=V3,V3A=V2となるので、
各出力電流I1,I2,I3,I4は、それぞれ 従って また とすることが出来る。
Next, in order to further improve the current ratio accuracy, the ground potentials V 1A , V 2A , and V 3A of the second constant current source circuit are changed to V 1A = V 4 , V 2A = V 3 , V 3A
= The Maze ground wiring resistance such that V 2, i.e. resistance
If you choose 2r between R 4A and R 3A , 4r between resistors R 3A and R 2A, and 8r between resistors R 2A and R 1A , V 1A = V 4 , V 2A = V 3 , V 3A = V 2 Because
Each output current I 1 , I 2 , I 3 , I 4 Therefore Also It can be.

上述した説明で明らかなように、本実施例では、出力
電流に重み付けを持った定電流源回路に本発明を適用す
ることにより、従来より電流比精度を向上させることが
出来る。また従来接地配線の布線抵抗を著しく小さくし
なければ出力電流比を精度良く出せなかったが、本実施
例によれば一方の定電流源回路の接地配線の布線抵抗を
増すという簡単な構成により出力電流比をより高精度に
することが出来る。
As is clear from the above description, in the present embodiment, by applying the present invention to a constant current source circuit having a weight on the output current, the current ratio accuracy can be improved as compared with the related art. In addition, the output current ratio could not be accurately obtained unless the wiring resistance of the conventional ground wiring was significantly reduced, but according to the present embodiment, a simple configuration in which the wiring resistance of the ground wiring of one constant current source circuit was increased. As a result, the output current ratio can be made more accurate.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明のD−A変換器は単位電
流出力回路を2つの定電流源回路で構成し、これをmビ
ット分配置するとともに一方の定電流回路に与える接地
電位の供給を他方の定電流回路のそれと前記mビット分
配置したレイアウト上で反対方向から供給することによ
り、布線抵抗による接地電位上昇のために電流出力回路
の出力電流がずれることを防止することができるという
効果がある。
As described above, in the DA converter of the present invention, the unit current output circuit is composed of two constant current source circuits, which are arranged for m bits, and which supplies the ground potential to one constant current circuit. By supplying the current from the other constant current circuit in a direction opposite to that of the other constant current circuit on the layout arranged for m bits, it is possible to prevent the output current of the current output circuit from shifting due to the rise of the ground potential due to the wiring resistance. effective.

また、本発明は接地電位が上昇しても電流出力回路の
出力電流がずれないので、前記定電流回路相互を接続す
る接地配線は従来より細い配線で接続でき、基板面積を
小さく出来るという効果もある。すなわち、本発明を電
流加算形D−A変換器に適用したときには、従来よりも
高精度のD−A変換器を小さな面積で実現出来るという
効果がある。
Further, according to the present invention, the output current of the current output circuit does not shift even if the ground potential rises, so that the ground wiring connecting the constant current circuits can be connected by a thinner wiring than before, and the substrate area can be reduced. is there. That is, when the present invention is applied to the current addition type DA converter, there is an effect that a DA converter with higher precision than before can be realized with a smaller area.

尚、本発明はD−A変換器に限らず、比較的規模の大
きな定電流回路に適用してその出力電流のずれを防止し
ても良い。また、トランジスタはNPNトランジスタだけ
でなく、PNPトランジスタで構成する定電流回路に応用
しても同様の効果を得ることが出来る。
The present invention is not limited to the DA converter, but may be applied to a relatively large-scale constant current circuit to prevent the output current from shifting. The same effect can be obtained by applying the invention not only to the NPN transistor but also to a constant current circuit constituted by a PNP transistor.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1実施例によるD−A変換器の定電
流源回路図、第2図は第1図に示す定電流源回路のレイ
アウト配置および配線の平面図、第3図は本発明の第2
実施例によるD−A変換器の定電流源回路図、第4図は
第3図に示す定電流回路を構成するトランジスタの電極
配置平面図、第5図は本発明の第3実施例によるD−A
変換器の定電流源回路図、第6図は従来の一例を示す電
流加算型D−A変換器の回路図、第7図は第6図に示す
D−A変換器の定電流源回路図である。 VB1,VB2……共通バイアス電圧(端子)、VG1,VG2……接
地電位(端子)、Q1〜Qn……第1の定電流源回路用トラ
ンジスタ、Q1A〜QnA……第2の定電流源回路用トランジ
スタ、R1〜Rn,R1A〜RnA……抵抗、r……布線抵抗、I1
〜In,I1A,I1B〜I4A,I4B……出力電流、I……バイアス
回路ブロック、2……VB端子、3……VG端子、B1〜Bn
…ブロック、WG1,WG2……接地配線、WB1,WB2……バイア
ス配線、4……基板、5……ベース、6……コレクタ、
7A,7B……エミッタ。
FIG. 1 is a diagram of a constant current source circuit of a DA converter according to a first embodiment of the present invention, FIG. 2 is a plan view of a layout arrangement and wiring of the constant current source circuit shown in FIG. 1, and FIG. Second embodiment of the present invention
FIG. 4 is a constant current source circuit diagram of a DA converter according to an embodiment, FIG. 4 is a plan view of electrode arrangement of transistors constituting the constant current circuit shown in FIG. 3, and FIG. -A
FIG. 6 is a circuit diagram of a current addition type DA converter showing an example of a conventional converter, and FIG. 7 is a circuit diagram of a constant current source circuit of the DA converter shown in FIG. It is. V B1 , V B2 ... common bias voltage (terminal), V G1 , V G2 ... ground potential (terminal), Q 1 to Q n ... transistors for the first constant current source circuit, Q 1A to Q nA ... ... second constant current source circuit transistor, R 1 ~R n, R 1A ~R nA ...... resistance, r ...... wiring resistance, I 1
~I n, I 1A, I 1B ~I 4A, I 4B ...... output current, I ...... bias circuit block, 2 ...... V B terminal, 3 ...... V G terminals, B 1 ~B n ...
… Block, WG1 , WG2 … Ground wiring, WB1 , WB2 … Bias wiring, 4… Board, 5… Base, 6… Collector
7A, 7B …… Emitter.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に電流スイッチと定電流源回
路からなる単位電流出力回路を複数配置し、前記複数の
単位電流出力回路を並列接続して電流を加算するD−A
変換器において、前記単位電流出力回路の各々は、出力
側がそれぞれの電流スイッチに共通に接続される第1お
よび第2の定電流源回路と、前記第1および第2の定電
流源回路にバイアス電圧を供給するためのバイアス配線
と、前記第1の定電流源回路の各々に接地電位を供給す
るために共通接続された第1の接地配線と、前記第2の
定電流源回路の各々に接地電位を供給するために共通接
続された第2の接地配線とを備え、前記バイアス配線お
よび前記第1,第2の接地配線のうち、少なくとも前記第
1,第2の接地配線の給電方向が反対にするように前記単
位電流出力回路を配置および配線したことを特徴とする
D−A変換器。
1. A DA which comprises a plurality of unit current output circuits each comprising a current switch and a constant current source circuit arranged on a semiconductor substrate, and connecting the plurality of unit current output circuits in parallel to add a current.
In the converter, each of the unit current output circuits has first and second constant current source circuits whose output sides are commonly connected to respective current switches, and a bias is applied to the first and second constant current source circuits. A bias line for supplying a voltage, a first ground line commonly connected to supply a ground potential to each of the first constant current source circuits, and a bias line for supplying a voltage to each of the second constant current source circuits. A second ground wiring commonly connected to supply a ground potential, wherein at least the second ground wiring of the bias wiring and the first and second ground wirings is provided.
1. A DA converter characterized in that the unit current output circuits are arranged and wired such that the power supply direction of the second ground wiring is reversed.
JP1169446A 1989-06-29 1989-06-29 DA converter Expired - Lifetime JP2605874B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1169446A JP2605874B2 (en) 1989-06-29 1989-06-29 DA converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1169446A JP2605874B2 (en) 1989-06-29 1989-06-29 DA converter

Publications (2)

Publication Number Publication Date
JPH0334627A JPH0334627A (en) 1991-02-14
JP2605874B2 true JP2605874B2 (en) 1997-04-30

Family

ID=15886754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1169446A Expired - Lifetime JP2605874B2 (en) 1989-06-29 1989-06-29 DA converter

Country Status (1)

Country Link
JP (1) JP2605874B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745064A (en) * 1994-10-25 1998-04-28 Matsushita Electric Industrial Co., Ltd. D/A conversion device having multiple D/A converters with substantially equal voltages supplied thereto

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5794243A (en) * 1980-12-04 1982-06-11 Kanenobu Sakurada Preparation of smoked salmon
JPS6126330A (en) * 1984-07-16 1986-02-05 Toshiba Corp Resistance type potential dividing circuit
US4875046A (en) * 1986-07-11 1989-10-17 Brooktree Corporation Centroiding algorithm for networks used in A/D and D/A converters

Also Published As

Publication number Publication date
JPH0334627A (en) 1991-02-14

Similar Documents

Publication Publication Date Title
US4533903A (en) Analog-to-digital converter
JP2010074015A (en) Semiconductor device
US4549131A (en) Semiconductor device and technique which employs normally unused interconnection elements as resistor circuit elements
EP0070734B1 (en) Analog-to-digital converters
US3890610A (en) High-precision digital-to-analog converters
JPH05206861A (en) Resistance string circuit
JP2605874B2 (en) DA converter
US3943431A (en) Current-splitting network
JPH0123966B2 (en)
JPH09261060A (en) A/d converter
US3611353A (en) Digital-to-analog converter
JP3028420B2 (en) Semiconductor integrated device
JPS63275141A (en) Characterizable semiconductor chip and method of its wiring
US4831281A (en) Merged multi-collector transistor
JP2663845B2 (en) Digital to analog converter
JP2734029B2 (en) Series-parallel AD converter
JPH0434307B2 (en)
JPH0530072B2 (en)
JP2737927B2 (en) Resistive voltage dividing digital-analog converter
JPH01248535A (en) Semi-custom integrated circuit
JPH0237407A (en) Constant current circuit
US6437721B1 (en) Semiconductor integrated circuit apparatus for performing DA/AD conversion with high accuracy using a potential distribution of a string resistor
JPH03135114A (en) Constant current circuit
JP2735712B2 (en) Digital to analog converter
JPH0448308A (en) Constant current source circuit