JP2604250B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2604250B2 JP2604250B2 JP1298317A JP29831789A JP2604250B2 JP 2604250 B2 JP2604250 B2 JP 2604250B2 JP 1298317 A JP1298317 A JP 1298317A JP 29831789 A JP29831789 A JP 29831789A JP 2604250 B2 JP2604250 B2 JP 2604250B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- solid
- imaging device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 7
- 238000000926 separation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はnpn構造の撮像部を備える固体撮像素子に関
する。
する。
（ロ）従来の技術 第２図（Ａ）は従来のフレーム転送方式の固体撮像素
子撮像部の断面構造を概念的に示すものであって、ｎ型
Si基板（11）にｐウェル（12）が形成され、さらにゲー
トφ１〜φ４（クロック名とゲート名に同一の呼称を使
用する）下にｎ層（13）が形成されてnpn構造とされた
固体撮像素子が示されている。基板（11）表面はSi酸化
膜で被覆され、ポリシリコンによるゲートφ１〜φ４が
２層に形成されている。なお、クロスゲート構造の固体
撮像素子ではゲートφ１φ３とφ２φ４は直交配列され
るが、便宜上、同図の配列を使用して説明する。また、
クロスゲート構造の固体撮像素子を同図のように表すと
きにはそのホトダイオードは紙面鉛直方向に配列される
ことになる。
子撮像部の断面構造を概念的に示すものであって、ｎ型
Si基板（11）にｐウェル（12）が形成され、さらにゲー
トφ１〜φ４（クロック名とゲート名に同一の呼称を使
用する）下にｎ層（13）が形成されてnpn構造とされた
固体撮像素子が示されている。基板（11）表面はSi酸化
膜で被覆され、ポリシリコンによるゲートφ１〜φ４が
２層に形成されている。なお、クロスゲート構造の固体
撮像素子ではゲートφ１φ３とφ２φ４は直交配列され
るが、便宜上、同図の配列を使用して説明する。また、
クロスゲート構造の固体撮像素子を同図のように表すと
きにはそのホトダイオードは紙面鉛直方向に配列される
ことになる。
上記のような断面構造を備える固体撮像素子におい
て、ゲートφ１φ３を画素分離を行うような電圧とし、
ゲートφ２φ４を電荷蓄積するような電圧とすると、第
２図（Ａ）のＡ−Ａ′、Ｂ−Ｂ′線のポテンシャルプロ
フィールは第２図（Ｂ）にそれぞれＡ−Ａ′線、Ｂ−
Ｂ′線で示すものとなり、Ｂ−Ｂ′線のポテンシャル井
戸、即ちゲートφ２下に電荷が蓄積され、ｘ方向のどの
点においてもそれよりポテンシャルが高いＡ−Ａ′線の
ポテンシャル、即ちゲートφ１φ３により電荷分離が行
われる。
て、ゲートφ１φ３を画素分離を行うような電圧とし、
ゲートφ２φ４を電荷蓄積するような電圧とすると、第
２図（Ａ）のＡ−Ａ′、Ｂ−Ｂ′線のポテンシャルプロ
フィールは第２図（Ｂ）にそれぞれＡ−Ａ′線、Ｂ−
Ｂ′線で示すものとなり、Ｂ−Ｂ′線のポテンシャル井
戸、即ちゲートφ２下に電荷が蓄積され、ｘ方向のどの
点においてもそれよりポテンシャルが高いＡ−Ａ′線の
ポテンシャル、即ちゲートφ１φ３により電荷分離が行
われる。
続いて、ゲートφ１φ３を電荷蓄積するような電圧と
すると共にゲートφ２φ４を画素分離を行うような電圧
とすると、ゲートφ２下に蓄積されていた電荷はゲート
φ３に転送される。
すると共にゲートφ２φ４を画素分離を行うような電圧
とすると、ゲートφ２下に蓄積されていた電荷はゲート
φ３に転送される。
（ハ）発明が解決しようとする課題 上記したポテンシャルプロフィールを備える固体撮像
素子撮像部は、その各ゲートが、そのゲート下にポテン
シャル井戸が形成され、電荷が蓄積されるような電圧と
されるときに、ゲート下にSiO2−Si界面の空乏層に連続
してポテンシャル井戸が形成されるため、界面準位から
の電荷がポテンシャル井戸に蓄積される。そして、この
電荷の流入により暗電流が発生し、白色雑音の原因とな
っている。
素子撮像部は、その各ゲートが、そのゲート下にポテン
シャル井戸が形成され、電荷が蓄積されるような電圧と
されるときに、ゲート下にSiO2−Si界面の空乏層に連続
してポテンシャル井戸が形成されるため、界面準位から
の電荷がポテンシャル井戸に蓄積される。そして、この
電荷の流入により暗電流が発生し、白色雑音の原因とな
っている。
本発明は従来の固体撮像素子撮像部の白色雑音の原因
が上記した点にあることの解明に基づくものであり、電
荷蓄積時に、そのゲート電圧によってSiO2−Si界面に空
乏層が形成されない不純物分布およびゲート電圧の選択
により暗電流発生を抑制した固体撮像素子を提供するこ
とを目的とする。
が上記した点にあることの解明に基づくものであり、電
荷蓄積時に、そのゲート電圧によってSiO2−Si界面に空
乏層が形成されない不純物分布およびゲート電圧の選択
により暗電流発生を抑制した固体撮像素子を提供するこ
とを目的とする。
（ニ）課題を解決するための手段 上記した課題は、ｎ型Si基板表面層に形成されるｐウ
ェル内にホトダイオード、埋め込みチャネル等のｎ型領
域が形成されてnpn構造を備える固体撮像素子におい
て、電荷蓄積時のゲート電圧がフラットバンド電圧であ
り、そのフラットバンド電圧印加時にSi基板表面から少
し基板内に入ったところにポテンシャル井戸が形成され
ると共に、画素分離のためのゲート電圧により、Si基板
表面からその内部に向かって一様にポテンシャルが低下
するような不純物分布を備えることを特徴とする本発明
の固体撮像素子により解決される。
ェル内にホトダイオード、埋め込みチャネル等のｎ型領
域が形成されてnpn構造を備える固体撮像素子におい
て、電荷蓄積時のゲート電圧がフラットバンド電圧であ
り、そのフラットバンド電圧印加時にSi基板表面から少
し基板内に入ったところにポテンシャル井戸が形成され
ると共に、画素分離のためのゲート電圧により、Si基板
表面からその内部に向かって一様にポテンシャルが低下
するような不純物分布を備えることを特徴とする本発明
の固体撮像素子により解決される。
（ホ）作 用 電荷蓄積時のゲート電圧をフラットバンド電圧とする
ことにより、ゲート下のSiO2−Si界面が非空乏化し、基
板内部に形成されるポテンシャル井戸への界面準位から
の電荷の流入が回避され、白色雑音の発生が抑制され
る。
ことにより、ゲート下のSiO2−Si界面が非空乏化し、基
板内部に形成されるポテンシャル井戸への界面準位から
の電荷の流入が回避され、白色雑音の発生が抑制され
る。
（ヘ）実 施 例 第１図（Ａ）は本発明の固体撮像素子撮像部の断面構
造を概念的に示すものであって、ｎ型Si基板（１）にｐ
ウェル（２）が形成され、さらにゲートφ１〜φ４（ク
ロック名とゲート名に同一の呼称を使用する）下にｎ層
（３）が形成されたnpn構造の固体撮像素子撮像部断面
が示されている。基板（１）表面はSi酸化膜で被覆さ
れ、ポリシリコンによるゲートφ１〜φ４は通常２層に
形成されている。従来例との差異はその不純物分布およ
びゲート電圧の大きさにある。
造を概念的に示すものであって、ｎ型Si基板（１）にｐ
ウェル（２）が形成され、さらにゲートφ１〜φ４（ク
ロック名とゲート名に同一の呼称を使用する）下にｎ層
（３）が形成されたnpn構造の固体撮像素子撮像部断面
が示されている。基板（１）表面はSi酸化膜で被覆さ
れ、ポリシリコンによるゲートφ１〜φ４は通常２層に
形成されている。従来例との差異はその不純物分布およ
びゲート電圧の大きさにある。
さて、固体撮像素子の基本要素はSi酸化膜を介する金
属−Si接触（MOSダイオード）により構成されるが、通
常のMOSダイオードではゲート電圧が零の場合、金属とS
iのフェルミ準位における電子のエネルギーの差によりS
i酸化膜界面のSiのエネルギーバンドが曲げられて空乏
層が形成される。このSiのエネルギーバンドの曲がりは
ゲート電圧により変更することができ、Si酸化膜界面の
Siのエネルギーバンドが平らになるゲート電圧はフラッ
トバンド電圧と称されている。本発明は電荷蓄積のため
のゲート電圧として、Si酸化膜界面のSiに空乏層が形成
されないこのフラットバンド電圧を使用する点に特徴を
有する。
属−Si接触（MOSダイオード）により構成されるが、通
常のMOSダイオードではゲート電圧が零の場合、金属とS
iのフェルミ準位における電子のエネルギーの差によりS
i酸化膜界面のSiのエネルギーバンドが曲げられて空乏
層が形成される。このSiのエネルギーバンドの曲がりは
ゲート電圧により変更することができ、Si酸化膜界面の
Siのエネルギーバンドが平らになるゲート電圧はフラッ
トバンド電圧と称されている。本発明は電荷蓄積のため
のゲート電圧として、Si酸化膜界面のSiに空乏層が形成
されないこのフラットバンド電圧を使用する点に特徴を
有する。
第１図（Ｂ）を参照すると、同図は第１図（Ａ）のゲ
ートφ１φ３を画素分離を行うような電圧とし、ゲート
φ２φ４を電荷蓄積するような電圧としたときのＡ−
Ａ′、Ｂ−Ｂ′線のポテンシャルプロフィールを示し、
ゲートφ２φ４にフラットバンド電圧を印加したときに
同図にBB0B1で示されるポテンシャル井戸が形成されて
電荷蓄積が可能となり、画素分離を行うような電圧とし
たときに同図にAA1Aで示されるように、Si酸化膜界面か
らSi内部に向かって一様にポテンシャルが低下するよう
不純物分布が設計されている様子が示されている。そこ
で、BB0B1で示すポテンシャル井戸、即ちゲートφ２下
に電荷が蓄積され、ｘ方向のどの点においてもそれより
ポテンシャルが高いAA′Ａで示されるポテンシャル、即
ちゲートφ１φ３により電荷分離が行われる。
ートφ１φ３を画素分離を行うような電圧とし、ゲート
φ２φ４を電荷蓄積するような電圧としたときのＡ−
Ａ′、Ｂ−Ｂ′線のポテンシャルプロフィールを示し、
ゲートφ２φ４にフラットバンド電圧を印加したときに
同図にBB0B1で示されるポテンシャル井戸が形成されて
電荷蓄積が可能となり、画素分離を行うような電圧とし
たときに同図にAA1Aで示されるように、Si酸化膜界面か
らSi内部に向かって一様にポテンシャルが低下するよう
不純物分布が設計されている様子が示されている。そこ
で、BB0B1で示すポテンシャル井戸、即ちゲートφ２下
に電荷が蓄積され、ｘ方向のどの点においてもそれより
ポテンシャルが高いAA′Ａで示されるポテンシャル、即
ちゲートφ１φ３により電荷分離が行われる。
続いて、ゲートφ１φ３を電荷蓄積するような電圧と
すると共にゲートφ２φ４を画素分離を行うような電圧
とすると、ゲートφ２下に蓄積されていた電荷はゲート
φ３に転送される。
すると共にゲートφ２φ４を画素分離を行うような電圧
とすると、ゲートφ２下に蓄積されていた電荷はゲート
φ３に転送される。
上記のようなポテンシャルプロフィールは、電荷蓄積
時にゲート下のSiO2−Si界面が非空乏化し、基板内部に
形成されるポテンシャル井戸への界面準位からの電荷の
流入が回避される。なお、上記条件を満足する不純物分
布並びにフラットバンド電圧の組み合わせは多様であ
り、当業者に明らかであるので具体的数値については言
及しない。
時にゲート下のSiO2−Si界面が非空乏化し、基板内部に
形成されるポテンシャル井戸への界面準位からの電荷の
流入が回避される。なお、上記条件を満足する不純物分
布並びにフラットバンド電圧の組み合わせは多様であ
り、当業者に明らかであるので具体的数値については言
及しない。
以上、本発明を説明したが、明らかなように不純物分
布は相対的なものであり、本発明は第２図に示すポテン
シャルプロフィールが得られる不純物分布が得られれば
不純物の導電型に制限されることなく実施できる。
布は相対的なものであり、本発明は第２図に示すポテン
シャルプロフィールが得られる不純物分布が得られれば
不純物の導電型に制限されることなく実施できる。
（ト）発明の効果 以上述べたように本発明の固体撮像素子はその電荷蓄
積時のゲート電圧をフラットバンド電圧としたため、ゲ
ート下のSiO2−Si界面が非空乏化し、基板内部に形成さ
れるポテンシャル井戸への界面準位からの電荷の流入が
回避され、白色雑音の発生が抑制される。
積時のゲート電圧をフラットバンド電圧としたため、ゲ
ート下のSiO2−Si界面が非空乏化し、基板内部に形成さ
れるポテンシャル井戸への界面準位からの電荷の流入が
回避され、白色雑音の発生が抑制される。
【図面の簡単な説明】 第１図（Ａ）は本発明の実施例の断面構造を概略説明す
る図、第１図（Ｂ）は第１図（Ａ）のＡ−Ａ′およびＢ
−Ｂ′線のポテンシャルプロフィールを説明する図、第
２図（Ａ）は従来例の断面構造を概略説明する図、第２
図（Ｂ）は第２図（Ａ）のＡ−Ａ′およびＢ−Ｂ′線の
ポテンシャルプロフィールを説明する図である。
る図、第１図（Ｂ）は第１図（Ａ）のＡ−Ａ′およびＢ
−Ｂ′線のポテンシャルプロフィールを説明する図、第
２図（Ａ）は従来例の断面構造を概略説明する図、第２
図（Ｂ）は第２図（Ａ）のＡ−Ａ′およびＢ−Ｂ′線の
ポテンシャルプロフィールを説明する図である。
Claims (1)
- 【請求項１】ｎ型Si基板の表面領域にｐウェル領域が形
成され、このｐウェル領域内に電荷の蓄積転送チャネル
となるｎ型領域が形成されてnpn構造を成し、上記表面
領域を被って絶縁膜及び複数のゲートが形成されてMOS
ダイオード構造を成す固体撮像素子において、 上記ゲートの電圧を上記Si基板内の上記絶縁膜との界面
を非空乏化するフラットバンド電圧としたときに界面か
ら離れてｎ型領域内で極小となり、且つ、上記ゲートの
電圧を上記フラットバンド電圧よりも低くくして上記チ
ャネル領域内を電気的に分離したときに界面から内部に
向かって低下するポテンシャル勾配が、上記Si基板内の
不純物濃度分布により上記Si基板の深さ方向に与えられ
ることを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298317A JP2604250B2 (ja) | 1989-11-16 | 1989-11-16 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298317A JP2604250B2 (ja) | 1989-11-16 | 1989-11-16 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03159171A JPH03159171A (ja) | 1991-07-09 |
| JP2604250B2 true JP2604250B2 (ja) | 1997-04-30 |
Family
ID=17858079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1298317A Expired - Fee Related JP2604250B2 (ja) | 1989-11-16 | 1989-11-16 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604250B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8000998A (nl) * | 1980-02-19 | 1981-09-16 | Philips Nv | Vaste stof opneemcamera met een halfgeleidende photogevoelige trefplaat. |
| JPS572573A (en) * | 1980-06-06 | 1982-01-07 | Sony Corp | Charge transfer element |
| JPH01165271A (ja) * | 1987-12-21 | 1989-06-29 | Sony Corp | 固体撮像装置 |
-
1989
- 1989-11-16 JP JP1298317A patent/JP2604250B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03159171A (ja) | 1991-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3167457B2 (ja) | 半導体装置 | |
| JPH0582070B2 (ja) | ||
| EP0174133B1 (en) | A solid-state image sensor | |
| US4742027A (en) | Method of fabricating a charge coupled device | |
| JPS5817676A (ja) | 高耐圧プレ−ナ型半導体装置 | |
| US5041392A (en) | Method for making solid state image sensing device | |
| JP2832136B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2604250B2 (ja) | 固体撮像素子 | |
| JPS58500388A (ja) | Ｐｎ接合を有するプレ−ナ半導体デバイス | |
| JPH098291A (ja) | 半導体装置 | |
| JP3048011B2 (ja) | 電荷結合素子 | |
| US5340766A (en) | Method for fabricating charge-coupled device | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP3384509B2 (ja) | 固体撮像素子 | |
| JP2958061B2 (ja) | 電荷転送装置 | |
| JPS6051376A (ja) | 固体撮像装置 | |
| JPH05175238A (ja) | 接合型電界効果トランジスタ | |
| JP2009016876A (ja) | 半導体要素 | |
| JPS6366965A (ja) | 積層型固体撮像装置 | |
| JP2522250B2 (ja) | 電荷転送装置 | |
| JPS63152167A (ja) | 固体撮像装置 | |
| JPS6018931A (ja) | 半導体装置とその使用方法 | |
| JPH03177029A (ja) | 半導体装置 | |
| JPS59108362A (ja) | 半導体装置 | |
| JPH10190010A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |