JP2601488B2 - 膜形成装置 - Google Patents
膜形成装置Info
- Publication number
- JP2601488B2 JP2601488B2 JP62256403A JP25640387A JP2601488B2 JP 2601488 B2 JP2601488 B2 JP 2601488B2 JP 62256403 A JP62256403 A JP 62256403A JP 25640387 A JP25640387 A JP 25640387A JP 2601488 B2 JP2601488 B2 JP 2601488B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- frequency application
- electrode
- application electrode
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は、グロー放電により連続的に薄膜を形成する
成膜装置に関するものであり、とくに、高性能の半導体
薄膜を高成膜速度において均一に形成する成膜装置に関
する。
成膜装置に関するものであり、とくに、高性能の半導体
薄膜を高成膜速度において均一に形成する成膜装置に関
する。
［従来技術］ シリコン化合物のグロー放電分解や光分解により得ら
れる非晶質シリコン系の半導体薄膜は、光−電気エネル
ギーの変換能力に優れ、光起電力素子として利用されて
いる。しかも、電卓等民生用機器ばかりでなく、電力用
太陽電池としての利用も検討されているが、このために
は、大面積の太陽電池を安価に製造する必要がある。こ
の点においても、非晶質シリコン系太陽電池は、基本的
に面積の拡大が比較的容易であり、大面積化の研究が行
われている。
れる非晶質シリコン系の半導体薄膜は、光−電気エネル
ギーの変換能力に優れ、光起電力素子として利用されて
いる。しかも、電卓等民生用機器ばかりでなく、電力用
太陽電池としての利用も検討されているが、このために
は、大面積の太陽電池を安価に製造する必要がある。こ
の点においても、非晶質シリコン系太陽電池は、基本的
に面積の拡大が比較的容易であり、大面積化の研究が行
われている。
しかしながら、従来の容量結合型の平行平板電極を用
いる成膜装置においては、高性能の半導体薄膜を高成膜
速度で均一に形成するとき、いくつかの問題があった。
いる成膜装置においては、高性能の半導体薄膜を高成膜
速度で均一に形成するとき、いくつかの問題があった。
すなわち、まず第一にこの成膜方法は高周波が印加さ
れる電極（高周波印加電極）と接地されている電極（接
地電極）の間に膜が形成される基板が設置されるもので
あるが、この場合、高周波印加電極面内において、グロ
ー放電の均一性が確保されなければ、薄膜の均一性は得
られない。次に、大面積の基板に成膜する場合には、当
然のことながら、高周波印加電極の面積を基板よりも大
きくせねばならないが、大面積の電極においては、高周
波電流独特の表皮効果が生じて有効に高周波電流を導入
することができない。また、電気力線にもとづく端効果
および先の表皮効果の結果、高周波印加電極周辺部のグ
ロー放電が強くなり、成膜速度が不均一になるばかりで
なく、得られた薄膜の特性も不均一となるうえ、高速成
膜条件においては、高周波印加電極周辺部のグロー放電
はより一層強くなり、かかる問題点がさらに一層強調さ
れる。
れる電極（高周波印加電極）と接地されている電極（接
地電極）の間に膜が形成される基板が設置されるもので
あるが、この場合、高周波印加電極面内において、グロ
ー放電の均一性が確保されなければ、薄膜の均一性は得
られない。次に、大面積の基板に成膜する場合には、当
然のことながら、高周波印加電極の面積を基板よりも大
きくせねばならないが、大面積の電極においては、高周
波電流独特の表皮効果が生じて有効に高周波電流を導入
することができない。また、電気力線にもとづく端効果
および先の表皮効果の結果、高周波印加電極周辺部のグ
ロー放電が強くなり、成膜速度が不均一になるばかりで
なく、得られた薄膜の特性も不均一となるうえ、高速成
膜条件においては、高周波印加電極周辺部のグロー放電
はより一層強くなり、かかる問題点がさらに一層強調さ
れる。
［発明の目的］ 本発明の目的は、高周波印加電極と接地電極間におい
て、高濃度プラズマを生じさせ、均一な半導体薄膜を高
成膜速度で基板上に形成することのできる半導体薄膜の
所謂インライン成膜装置を提供することである。
て、高濃度プラズマを生じさせ、均一な半導体薄膜を高
成膜速度で基板上に形成することのできる半導体薄膜の
所謂インライン成膜装置を提供することである。
［基本的着想］ 本発明者らは、かかる観点から鋭意検討した結果、連
続形成に用いられる種々のプラズマCVD装置およびグロ
ー放電の詳細な検討の結果、高周波印加電極表面を凹凸
に形成することにより、電極全体に高濃度プラズマが均
一に拡がることを見いだして、本発明を完成するに至っ
た。すなわち、 大面積の平行平板電極においては上記のごとく電極面
上でプラズマが局在すると云う問題点があるところ、本
発明者らは、特定の表面形状の電極を用いると、高密度
のプラズマが電極全面に一様に生成することをみいだ
し、これをインライン方式の成膜装置による高速成膜に
利用したものである。
続形成に用いられる種々のプラズマCVD装置およびグロ
ー放電の詳細な検討の結果、高周波印加電極表面を凹凸
に形成することにより、電極全体に高濃度プラズマが均
一に拡がることを見いだして、本発明を完成するに至っ
た。すなわち、 大面積の平行平板電極においては上記のごとく電極面
上でプラズマが局在すると云う問題点があるところ、本
発明者らは、特定の表面形状の電極を用いると、高密度
のプラズマが電極全面に一様に生成することをみいだ
し、これをインライン方式の成膜装置による高速成膜に
利用したものである。
［発明の開示］ 本発明は、高周波印加電極と接地電極の間に発生する
グロー放電中に、基板を設置・もしくは進行せしめて該
基板上に薄膜を形成するインライン成膜装置において、
該高周波印加電極表面が凹凸状に形成されていることを
特徴とする成膜装置、にかかるものである。
グロー放電中に、基板を設置・もしくは進行せしめて該
基板上に薄膜を形成するインライン成膜装置において、
該高周波印加電極表面が凹凸状に形成されていることを
特徴とする成膜装置、にかかるものである。
本発明の対象としているインライン成膜装置とは、真
空を破ることなく基板（実際には、基板保持具に保持固
定された基板）を成膜室に搬送し、基板は成膜室内に設
置され、もしくは室内を移動・進行しながら半導体薄膜
が形成される装置である。
空を破ることなく基板（実際には、基板保持具に保持固
定された基板）を成膜室に搬送し、基板は成膜室内に設
置され、もしくは室内を移動・進行しながら半導体薄膜
が形成される装置である。
第１図に本発明の一実施例たる具体的な態様を模式的
な断面図で示した。
な断面図で示した。
すなわち、高周波印加電極１と接地電極２の間に発生
するグロー放電中に、基板４を設置せしめて該基板上に
薄膜を形成するインライン成膜装置において、該高周波
印加電極表面が凹凸状に形成されている成膜装置であ
る。なお、第２図はその斜視図である。もちろん、基板
４はグロー放電中を移動・進行せしめられ、該基板上に
薄膜が連続的に形成されることも出来る。
するグロー放電中に、基板４を設置せしめて該基板上に
薄膜を形成するインライン成膜装置において、該高周波
印加電極表面が凹凸状に形成されている成膜装置であ
る。なお、第２図はその斜視図である。もちろん、基板
４はグロー放電中を移動・進行せしめられ、該基板上に
薄膜が連続的に形成されることも出来る。
本発明において、凹凸の形状は特に限定されないが、
製作上からは、断面を矩形に作ることがプラズマの均一
性もそこなわれないので実用的であり好ましい。第１図
に示したものの外に、断面が矩形である高周波印加電極
の凹凸形状における具体的な示例のいくつかを第３図に
示す。
製作上からは、断面を矩形に作ることがプラズマの均一
性もそこなわれないので実用的であり好ましい。第１図
に示したものの外に、断面が矩形である高周波印加電極
の凹凸形状における具体的な示例のいくつかを第３図に
示す。
第１図に示すような高周波印加電極の凹凸における山
の高さｈ、すなち凹部の深さは、電極間隔ｄの1/2以
上、好ましくはｄと同じかそれ以上である。けだし、高
速成膜条件においては成膜時の圧力を高めることが要求
されるので、山の高さｈが電極間隔ｄに比べて1/2未満
のように小さい場合には、電極表面を凹凸に形成した効
果が小さくなり、好ましいものではない。また、薄膜の
均一性は高周波印加電極と接地電極との間隔ｄや高周波
印加電極と基板との間隔等の装置形状によっても影響さ
れるが、高周波印加電極の凹凸における山の高さｈを電
極間隔ｄの1/2以上、好ましくはｄと同じかそれ以上と
することにより、これらの装置形状による影響をほとん
ど無くすことが可能である。
の高さｈ、すなち凹部の深さは、電極間隔ｄの1/2以
上、好ましくはｄと同じかそれ以上である。けだし、高
速成膜条件においては成膜時の圧力を高めることが要求
されるので、山の高さｈが電極間隔ｄに比べて1/2未満
のように小さい場合には、電極表面を凹凸に形成した効
果が小さくなり、好ましいものではない。また、薄膜の
均一性は高周波印加電極と接地電極との間隔ｄや高周波
印加電極と基板との間隔等の装置形状によっても影響さ
れるが、高周波印加電極の凹凸における山の高さｈを電
極間隔ｄの1/2以上、好ましくはｄと同じかそれ以上と
することにより、これらの装置形状による影響をほとん
ど無くすことが可能である。
一方、第１図、第２図に示すような高周波印加電極の
凹凸における山の巾ｗすなわち凸部の幅は、電極間隔ｄ
の1/2以上、好ましくはｄと同じかそれ以上である。し
かしながら、あまり巾が広い場合には、電極の凹凸によ
る均一成膜の効果が小さくなり好ましいものではない。
凹凸における山の巾ｗすなわち凸部の幅は、電極間隔ｄ
の1/2以上、好ましくはｄと同じかそれ以上である。し
かしながら、あまり巾が広い場合には、電極の凹凸によ
る均一成膜の効果が小さくなり好ましいものではない。
成膜の均一性は高周波印加電極と接地電極との間隔や
高周波印加電極と基板との間隔等の装置形状によっても
影響されるが、高周波印加電極の山の巾ｗを5cm以下と
することにより、これらの装置形状による影響はほとん
ど無くすことが可能である。さらに、この場合も高周波
印加電極と接地電極および基板等との間隔はとくに限定
されるものではない。
高周波印加電極と基板との間隔等の装置形状によっても
影響されるが、高周波印加電極の山の巾ｗを5cm以下と
することにより、これらの装置形状による影響はほとん
ど無くすことが可能である。さらに、この場合も高周波
印加電極と接地電極および基板等との間隔はとくに限定
されるものではない。
さらに、第１図、第２図に示すような、高周波印加電
極の凹凸における谷の巾Ｌは、5mm以上で、好ましくは
ｄと同じかそれ以上である。この場合もＬがあまり広い
と電極表面を凹凸状に形成したことによる均一成膜の効
果は小さくなり、5cm以下であることが好ましい。
極の凹凸における谷の巾Ｌは、5mm以上で、好ましくは
ｄと同じかそれ以上である。この場合もＬがあまり広い
と電極表面を凹凸状に形成したことによる均一成膜の効
果は小さくなり、5cm以下であることが好ましい。
本発明において、凹凸形状の高周波印加電極にアース
シールド５、５′を設備することは必須の条件ではない
が、高周波印加電極にアースシールドを設備することに
より、放電を有効に対向する接地電極側に方向づけるこ
とができる。このために、アースシールドを形成できる
間隔をとることが好ましい。具体的な示例としては、5m
m以上の間隔が存在すれば十分である。第１図に具体的
な示例を示した。
シールド５、５′を設備することは必須の条件ではない
が、高周波印加電極にアースシールドを設備することに
より、放電を有効に対向する接地電極側に方向づけるこ
とができる。このために、アースシールドを形成できる
間隔をとることが好ましい。具体的な示例としては、5m
m以上の間隔が存在すれば十分である。第１図に具体的
な示例を示した。
これら高周波印加電極や接地電極等の材質について
は、とくに制限されるものではないが、形成される半導
体薄膜に与える不純物量、電気伝導性、熱的安定性等を
考慮するとステンレス鋼であるSUS316やSUS304やアルミ
ニウムが好ましい材料として用いられる。
は、とくに制限されるものではないが、形成される半導
体薄膜に与える不純物量、電気伝導性、熱的安定性等を
考慮するとステンレス鋼であるSUS316やSUS304やアルミ
ニウムが好ましい材料として用いられる。
本発明のインライン成膜装置とは、上記したごとく、
真空を破ることなく基板を成膜室に搬送することのでき
る、基板導入室および基板取り出し室、または基板取り
出し室を兼ねる基板導入室、またはこれらの機能を果た
す基板導入手段や基板取り出し手段を少なくとも有する
成膜装置であり、基板は成膜室内に設置され、もしくは
室内を移動しながら半導体薄膜が形成される装置であ
る。成膜室は反応ガス導入手段および排気手段を備えた
金属製の反応容器であり、少なくとも基板を加熱するた
めの加熱手段、高密度のプラズマを発生するための巾狭
の高周波印加電極および接地電極、基板保持具（基板キ
ャリヤー）を移動させるための搬送手段が設備されてい
るものである。なお、基板保持具とは、半導体薄膜が形
成される基板は、はめ込み、設置等により固定して搬送
するための搬送具である。従って、基板の主面が露出し
ており、この面上に薄膜が形成されうるものである限
り、基板の基板キャリアへの設置方法については、何ら
限定されるものはない。通常、基板保持具は、基板と略
同一の大きさか、これよりやや大きいのが普通である。
基板保持具上に保持された基板は、高周波印加電極と接
地電極の間に発生する高周波プラズマ中を、高周波印加
電極および対向する接地電極とに対して垂直方向に設置
され、もしくは該方向に進行し、半導体薄膜等が移動中
の基板上に形成されるのである。
真空を破ることなく基板を成膜室に搬送することのでき
る、基板導入室および基板取り出し室、または基板取り
出し室を兼ねる基板導入室、またはこれらの機能を果た
す基板導入手段や基板取り出し手段を少なくとも有する
成膜装置であり、基板は成膜室内に設置され、もしくは
室内を移動しながら半導体薄膜が形成される装置であ
る。成膜室は反応ガス導入手段および排気手段を備えた
金属製の反応容器であり、少なくとも基板を加熱するた
めの加熱手段、高密度のプラズマを発生するための巾狭
の高周波印加電極および接地電極、基板保持具（基板キ
ャリヤー）を移動させるための搬送手段が設備されてい
るものである。なお、基板保持具とは、半導体薄膜が形
成される基板は、はめ込み、設置等により固定して搬送
するための搬送具である。従って、基板の主面が露出し
ており、この面上に薄膜が形成されうるものである限
り、基板の基板キャリアへの設置方法については、何ら
限定されるものはない。通常、基板保持具は、基板と略
同一の大きさか、これよりやや大きいのが普通である。
基板保持具上に保持された基板は、高周波印加電極と接
地電極の間に発生する高周波プラズマ中を、高周波印加
電極および対向する接地電極とに対して垂直方向に設置
され、もしくは該方向に進行し、半導体薄膜等が移動中
の基板上に形成されるのである。
反応容器の材質は限定されるものではないが、好まし
い材質としてはステンレススチール、ニッケルおよびそ
の合金、アルミニウムおよびその合金などである。加工
性や耐蝕性を考慮した取扱い上からはステンレススチー
ル（SUS316,SUS304）あるいはアルミニウムおよびその
合金が好ましいものである。
い材質としてはステンレススチール、ニッケルおよびそ
の合金、アルミニウムおよびその合金などである。加工
性や耐蝕性を考慮した取扱い上からはステンレススチー
ル（SUS316,SUS304）あるいはアルミニウムおよびその
合金が好ましいものである。
本発明において、基板の材質は限定されるものではな
い。ガラス基板、酸化スズや酸化スズ・インジウムの様
な透明導電膜付きガラス基板、セラミックス基板、アル
ミニウム、クロム、ステンレス（SUS316,SUS304）など
の金属薄板やアルミニウム、クロム、ステンレス（SUS3
16,SUS304）などの金属を蒸着したセラミックス基板や
ポリエチレンテレフタレートなどの高分子基板、ステン
レス基板、多結晶および単結晶シリコンウェハーなどが
基板として有効に用いられる。
い。ガラス基板、酸化スズや酸化スズ・インジウムの様
な透明導電膜付きガラス基板、セラミックス基板、アル
ミニウム、クロム、ステンレス（SUS316,SUS304）など
の金属薄板やアルミニウム、クロム、ステンレス（SUS3
16,SUS304）などの金属を蒸着したセラミックス基板や
ポリエチレンテレフタレートなどの高分子基板、ステン
レス基板、多結晶および単結晶シリコンウェハーなどが
基板として有効に用いられる。
本発明で用いる反応性ガスは、主にシリコン化合物ガ
スであり、一般式SinH2n+2（ここでｎは自然数）で示さ
れるシラン、例えばモノシラン、ジシランである。さら
に、一般式SiHXF4-x（ｘは、０〜４の整数）で示される
フルオロシラン、一般式GenH2n+2（ｎは、自然数）で示
される水素化ゲルマンなどである。また、目的に応じ
て、フォスフィンPH3、ジボランB2H6、ヘリウムHe、炭
化水素ガスCyH2y+2、CyH2y、CyH2y-2（ｙは、自然
数）、モノメチルシランなどの有機けい素ガスなどを単
独ないし混合して用いることができる。
スであり、一般式SinH2n+2（ここでｎは自然数）で示さ
れるシラン、例えばモノシラン、ジシランである。さら
に、一般式SiHXF4-x（ｘは、０〜４の整数）で示される
フルオロシラン、一般式GenH2n+2（ｎは、自然数）で示
される水素化ゲルマンなどである。また、目的に応じ
て、フォスフィンPH3、ジボランB2H6、ヘリウムHe、炭
化水素ガスCyH2y+2、CyH2y、CyH2y-2（ｙは、自然
数）、モノメチルシランなどの有機けい素ガスなどを単
独ないし混合して用いることができる。
［実施例］ まず、基板挿入室に基板保持具を設置し、真空系で0.
01torr以下に排気しつつ、加熱手段で基板を所定の温度
になるまで加熱する。所定の圧力並びに基板温度に達し
た後、第１図に示される形状の凹凸状の高周波印加電極
（ｈ＝20mm、ｗ＝0mm、Ｌ＝20mm）を用い、ジシランの
放電を発生させている反応室内に基板保持具に保持せし
めて搬送し、接地電極に固定した後アモルファスシリコ
ン薄膜を成膜した。成膜条件 ； ジシラン 10 cc/min 高周波電力 50 Ｗ 基板温度 250 ℃ 反応圧力 0.1 torr 電極寸法 100mm φ 基板寸法 20 ＊80 mm成膜結果 ； 平均成膜速度 25 A/sec 基板上の成膜速度分布（第４図） ±５％ 代表的な光伝導度 3.5＊10-5 S/cm 代表的な暗伝導度 4.6＊10-11 S/cm 〔比較例〕 成膜条件を実施例と同条件にして電極のみを通常の平
衡平板型高周波印加電極を用いて成膜した結果、 成膜速度は11A/sec〜27A/secの間で変化し、均一成膜
が極めて困難であるを確認した。
01torr以下に排気しつつ、加熱手段で基板を所定の温度
になるまで加熱する。所定の圧力並びに基板温度に達し
た後、第１図に示される形状の凹凸状の高周波印加電極
（ｈ＝20mm、ｗ＝0mm、Ｌ＝20mm）を用い、ジシランの
放電を発生させている反応室内に基板保持具に保持せし
めて搬送し、接地電極に固定した後アモルファスシリコ
ン薄膜を成膜した。成膜条件 ； ジシラン 10 cc/min 高周波電力 50 Ｗ 基板温度 250 ℃ 反応圧力 0.1 torr 電極寸法 100mm φ 基板寸法 20 ＊80 mm成膜結果 ； 平均成膜速度 25 A/sec 基板上の成膜速度分布（第４図） ±５％ 代表的な光伝導度 3.5＊10-5 S/cm 代表的な暗伝導度 4.6＊10-11 S/cm 〔比較例〕 成膜条件を実施例と同条件にして電極のみを通常の平
衡平板型高周波印加電極を用いて成膜した結果、 成膜速度は11A/sec〜27A/secの間で変化し、均一成膜
が極めて困難であるを確認した。
［発明の効果］ 以上のごとく、本発明においては、本発明で規定する
特定の表面に凹凸を形成した高周波印加電極を用いるこ
とにより、高成膜速度で大面積の基板上に均質に成膜す
ることができる。得られた薄膜の特性は優れたものであ
り、本発明の産業上の利用可能性は、極めて大きいもの
でる。
特定の表面に凹凸を形成した高周波印加電極を用いるこ
とにより、高成膜速度で大面積の基板上に均質に成膜す
ることができる。得られた薄膜の特性は優れたものであ
り、本発明の産業上の利用可能性は、極めて大きいもの
でる。
第１図は、表面を凹凸状に形勢した高周波印加電極を有
する反応室の模式的な断面図であり、第２図はおなじく
その斜視図である。 第３図は、断面が矩形である高周波印可電極の凹凸形状
および配置の実施の態様の例を示す説明図である。第４
図は実施例において成膜速度分布を計測した基板上の位
置を示す説明図である。長方形の中心を通り長辺と平行
に5mm間隔で測定点を設けた。 図において、１……高周波印加電極、２……接地電極、
３、３′……ヒーター、４……基板、５、５′……アー
スシールド、ｈ……凹凸における山の高さ、ｗ……凹凸
における山の巾、Ｌ……凹凸における谷の巾
する反応室の模式的な断面図であり、第２図はおなじく
その斜視図である。 第３図は、断面が矩形である高周波印可電極の凹凸形状
および配置の実施の態様の例を示す説明図である。第４
図は実施例において成膜速度分布を計測した基板上の位
置を示す説明図である。長方形の中心を通り長辺と平行
に5mm間隔で測定点を設けた。 図において、１……高周波印加電極、２……接地電極、
３、３′……ヒーター、４……基板、５、５′……アー
スシールド、ｈ……凹凸における山の高さ、ｗ……凹凸
における山の巾、Ｌ……凹凸における谷の巾
Claims (1)
- 【請求項１】高周波印加電極と接地電極の間に発生する
グロー放電中に、基板を設置・もしくは進行せしめて該
基板上に薄膜を形成するインライン成膜装置において、
該高周波印加電極表面が凹凸状に形成されていることを
特徴とする成膜装置であって、該凹凸部の深さ（ｈ）を
該高周波印加電極と該接地電極の間隔（ｄ）の1/2以上
に充分深く形成してあり、形成される薄膜の均一性を確
保しつつ、高速成膜する成膜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256403A JP2601488B2 (ja) | 1987-10-13 | 1987-10-13 | 膜形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256403A JP2601488B2 (ja) | 1987-10-13 | 1987-10-13 | 膜形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0199213A JPH0199213A (ja) | 1989-04-18 |
| JP2601488B2 true JP2601488B2 (ja) | 1997-04-16 |
Family
ID=17292192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62256403A Expired - Fee Related JP2601488B2 (ja) | 1987-10-13 | 1987-10-13 | 膜形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601488B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2515719Y2 (ja) * | 1990-01-11 | 1996-10-30 | 三井東圧化学株式会社 | 着脱式の放電電極 |
| JP4601104B2 (ja) * | 1999-12-20 | 2010-12-22 | キヤノンアネルバ株式会社 | プラズマ処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5374372A (en) * | 1976-12-15 | 1978-07-01 | Hitachi Ltd | Plasma cvd device |
| JPS59125615A (ja) * | 1982-12-28 | 1984-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6075460U (ja) * | 1983-10-28 | 1985-05-27 | 富士通株式会社 | プラズマ気相成長装置 |
| JPS60128613A (ja) * | 1983-12-15 | 1985-07-09 | Ricoh Co Ltd | プラズマｃｖｄ装置 |
| JPS61267315A (ja) * | 1985-05-22 | 1986-11-26 | Anelva Corp | プラズマｃｖｄ装置 |
| DE3606959A1 (de) * | 1986-03-04 | 1987-09-10 | Leybold Heraeus Gmbh & Co Kg | Vorrichtung zur plasmabehandlung von substraten in einer durch hochfrequenz angeregten plasmaentladung |
-
1987
- 1987-10-13 JP JP62256403A patent/JP2601488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0199213A (ja) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009339B1 (ko) | 성막장치 및 그것을 사용하여 박막을 형성하는 방법 및 그 방법으로 얻어진 박막 | |
| US4825806A (en) | Film forming apparatus | |
| JPS6342115A (ja) | 被膜作製方法 | |
| JP2601488B2 (ja) | 膜形成装置 | |
| US7964430B2 (en) | Silicon layer on a laser transparent conductive oxide layer suitable for use in solar cell applications | |
| JP2667665B2 (ja) | 成膜装置 | |
| JP2602873B2 (ja) | 成膜装置 | |
| JPH01226148A (ja) | 膜形成装置 | |
| JP2602881B2 (ja) | 成膜装置 | |
| JP2708503B2 (ja) | 薄膜形成装置 | |
| JP2601488C (ja) | ||
| JP2637143B2 (ja) | 成膜装置 | |
| JP2515329B2 (ja) | 薄膜形成方法 | |
| JPH01196118A (ja) | 膜形成装置 | |
| JPH01226147A (ja) | 成膜装置および成膜方法 | |
| JPS63142627A (ja) | 半導体薄膜の製造装置 | |
| JP2004363523A (ja) | 薄膜形成装置の電極支持構造 | |
| JP2602881C (ja) | ||
| JP2573970B2 (ja) | 半導体薄膜製造装置 | |
| JP3069714B2 (ja) | 水素化非晶質シリコン成膜装置 | |
| JPH11111622A (ja) | プラズマ化学蒸着装置 | |
| JPS63274125A (ja) | 高周波印加電極体構造 | |
| JPH0351971Y2 (ja) | ||
| WO1985003803A1 (en) | Film forming method and apparatus | |
| JPS621535B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |