JP2600839B2 - Etching method of silicon nitride film - Google Patents

Etching method of silicon nitride film

Info

Publication number
JP2600839B2
JP2600839B2 JP63218774A JP21877488A JP2600839B2 JP 2600839 B2 JP2600839 B2 JP 2600839B2 JP 63218774 A JP63218774 A JP 63218774A JP 21877488 A JP21877488 A JP 21877488A JP 2600839 B2 JP2600839 B2 JP 2600839B2
Authority
JP
Japan
Prior art keywords
film
etching
sio
silicon nitride
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63218774A
Other languages
Japanese (ja)
Other versions
JPH0266943A (en
Inventor
勉 齋藤
弘 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63218774A priority Critical patent/JP2600839B2/en
Publication of JPH0266943A publication Critical patent/JPH0266943A/en
Application granted granted Critical
Publication of JP2600839B2 publication Critical patent/JP2600839B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔概 要〕 窒化シリコン膜のエッチング方法、特に薄い酸化シリ
コン膜上に堆積された窒化シリコン膜を選択的に除去す
る際のエッチング方法に関し、 酸化シリコン膜とのエッチングレートの比が大きい窒
化シリコン膜の反応性イオンエッチング方法の提供を目
的とし、 酸化シリコン膜上に堆積された窒化シリコン膜を選択
的にエッチングするに際して、主エッチングガスに3弗
化塩素を用い、0.3〜1.0Torrの圧力を有する該エッチン
グガス中において反応性イオンエッチングを行う構成を
有する。
The present invention relates to a method for etching a silicon nitride film, and more particularly to an etching method for selectively removing a silicon nitride film deposited on a thin silicon oxide film. The purpose of the present invention is to provide a method for reactive ion etching of a silicon nitride film having a large ratio of silicon nitride. When selectively etching a silicon nitride film deposited on a silicon oxide film, chlorine trifluoride is used as a main etching gas. The reactive ion etching is performed in the etching gas having a pressure of about 1.0 Torr.

〔産業上の利用分野〕[Industrial applications]

本発明は窒化シリコン膜のエッチング方法、特に薄い
酸化シリコン膜上に堆積された窒化シリコン膜を選択的
に除去する際のエッチング方法に関する。
The present invention relates to a method for etching a silicon nitride film, and more particularly to an etching method for selectively removing a silicon nitride film deposited on a thin silicon oxide film.

近年半導体デバイスの高集積化・高速化に伴いドライ
エッチングプロセスにおいては、一層精度の良いエッチ
ングが要求されており、特に下地の膜をエッチングする
ことなく被エッチング膜をエッチングすることが重要に
なってきている。
In recent years, with higher integration and higher speed of semiconductor devices, more accurate etching is required in a dry etching process, and it is particularly important to etch a film to be etched without etching a base film. ing.

そして窒化シリコン(Si3N4)膜においては、通常LOC
OSと呼ばれる選択酸化法に代表されるようにSi3N4膜と
シリコン(Si)基体との間に応力緩和用に設けられる二
酸化シリコン(SiO2)の下地膜が、半導体デバイスの高
集積化に伴って一層薄く形成される傾向にあり、Si3N4
とSiO2とのエッチングの選択比が大きい即ちSi3N4とSiO
2とのエッチングレートの比が大きいエッチング手段が
要望されている。
And in silicon nitride (Si 3 N 4 ) films,
As represented by the selective oxidation method called OS, a silicon dioxide (SiO 2 ) underlayer is provided between the Si 3 N 4 film and the silicon (Si) substrate to relieve the stress. Tend to be formed thinner with Si 3 N 4
Etching selectivity between SiO 2 and SiO 2 is large, that is, Si 3 N 4 and SiO 2
There is a demand for an etching means having a large ratio of the etching rate to 2 .

〔従来の技術〕[Conventional technology]

半導体IC等の製造工程において選択酸化によって素子
間分離用酸化膜を形成する際には、シリコン(Si)基体
上に薄い下地SiO2膜を介して形成された厚さ1000Å程度
の耐酸化性を有するSi3N4膜をドライエッチング手段に
より所定のマスク形状にパターニングした後、このSi3N
4パターンをマスクにして上記Si基板面の選択酸化が行
われる。
When forming an oxide film for element isolation by selective oxidation in the manufacturing process of semiconductor ICs, etc., the oxidation resistance of about 1000 mm thick formed on a silicon (Si) substrate through a thin underlying SiO 2 film after patterning with the mask shape by dry etching means an Si 3 N 4 film having, the Si 3 N
Using the four patterns as masks, the selective oxidation of the Si substrate surface is performed.

上記工程においてSi3N4膜のドライエッチング手段に
は、従来、4弗化炭素と酸素との混合ガス〔(CF4/O2
ガス〕、或いは6弗化硫黄と酸素との混合ガス〔(SF6/
O2)ガス〕を用いた反応性イオンエッチング(RIE)処
理が多く用いられていた。
In the above process, the dry etching means of the Si 3 N 4 film has conventionally been a mixed gas of carbon tetrafluoride and oxygen [(CF 4 / O 2 )
Gas] or a mixed gas of sulfur hexafluoride and oxygen [(SF 6 /
O 2 ) gas] is often used.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし上記従来の方法においては、Si3N4とSiO2との
エッチングレートの比が、(CF4/O2)ガスを用いた場合
3程度、(SF6/O2)ガスを用いた場合5程度と何れの場
合も小さかったために、基板面内のエッチングの分布を
カバーするために例えば50%程度のオーバエッチングを
行った際には、下地のSiO2膜の厚さが100Å程度に薄く
形成された場合、この下地SiO2膜が部分的に底部まで除
去されてSi基板面が弗素イオン等に直に曝されてその衝
撃によるダメージを受けて、素子間リーク、素子間分離
耐圧の低下等を生じ、該半導体ICの性能を劣化せしめる
という問題があった。
However, in the above conventional method, the etching rate ratio of Si 3 N 4 and SiO 2 is about 3 when (CF 4 / O 2 ) gas is used, and about 3 when (SF 6 / O 2 ) gas is used. In each case, which was as small as about 5, when over-etching was performed by, for example, about 50% to cover the distribution of etching in the substrate surface, the thickness of the underlying SiO 2 film was reduced to about 100 °. When formed, the underlying SiO 2 film is partially removed to the bottom, and the Si substrate surface is directly exposed to fluorine ions and the like, and is damaged by the impact, resulting in leakage between devices and reduction in breakdown voltage between devices. And the like, which degrades the performance of the semiconductor IC.

そこで本発明はSiO2膜とのエッチングレートの比が大
きいSi3N4膜の反応性イオンエッチング方法の提供を目
的とする。
Therefore, an object of the present invention is to provide a reactive ion etching method for a Si 3 N 4 film having a large etching rate ratio with respect to an SiO 2 film.

〔課題を解決するための手段〕[Means for solving the problem]

上記課題は、酸化シリコン膜上に堆積された窒化シリ
コン膜を選択的にエッチングするに際して、主エッチン
グガスに3弗化塩素を用い、0.3〜1.0Torrの圧力を有す
る該エッチングガス中において反応性イオンエッチング
を行う本発明による窒化シリコン膜とエッチング方法に
よって解決される。
The object is to selectively etch a silicon nitride film deposited on a silicon oxide film by using chlorine trifluoride as a main etching gas and reacting reactive ions in the etching gas having a pressure of 0.3 to 1.0 Torr. The problem is solved by a silicon nitride film and an etching method according to the present invention for performing etching.

〔作 用〕(Operation)

第1図は本発明の原理を示すSi3N4膜及びSiO2膜のエ
ッチング特性図である。図において横軸は圧力、左の縦
軸はエッチングレート、右の縦軸はSi3N4膜のSiO2膜に
対するエッチングレートの比、AはSi3N4膜のエッチン
グレート(E.R)のカーブ、BはSiO2膜のエッチングレ
ート(E.R)のカーブ、CはSi3N4膜とSiO2膜とのエッチ
ングレートの比(Si3N4/SiO2)のカーブを示している。
なおエッチングガスは3弗化塩素(ClF3)、ガス流量10
0SCCM、印加されるパワー密度0.4W/cm2によって測定し
た値である。
FIG. 1 is an etching characteristic diagram of a Si 3 N 4 film and a SiO 2 film showing the principle of the present invention. In the figure, the horizontal axis is pressure, the left vertical axis is the etching rate, the right vertical axis is the ratio of the etching rate of the Si 3 N 4 film to the SiO 2 film, and A is the curve of the etching rate (ER) of the Si 3 N 4 film. , B shows the curve of the etching rate (ER) of the SiO 2 film, and C shows the curve of the etching rate ratio (Si 3 N 4 / SiO 2 ) between the Si 3 N 4 film and the SiO 2 film.
The etching gas was chlorine trifluoride (ClF 3 ) and the gas flow rate was 10
It is a value measured at 0 SCCM and an applied power density of 0.4 W / cm 2 .

この図によると、Si3N4膜は比較的エッチングレート
が大きく、圧力の上昇と共にエッチングレートが除々に
減少し、1.0Torr近傍で実用の限界である600Å/min程度
に減少することがわかる。またSiO2膜はSi3N4膜に比べ
てエッチングレートが小さく、且つ圧力0.3Torr近傍で
エッチングレートが大幅に減少し、0.7Torr以上では全
くエッチングされないことがわかる。
According to this figure, it can be seen that the etching rate of the Si 3 N 4 film is relatively high, and the etching rate gradually decreases with an increase in pressure, and decreases to about 600 ° / min near 1.0 Torr, which is a practical limit. Also, it can be seen that the etching rate of the SiO 2 film is smaller than that of the Si 3 N 4 film, and the etching rate is significantly reduced near the pressure of 0.3 Torr, and is not etched at 0.7 Torr or more.

そこで本発明においてはエッチングガスにClF3を用い
てRIE処理を行い、この際のエッチングガスの圧力を、S
i3N4膜の実用的なエッチングレートが得られ、且つSiO2
膜とのエッチングレートの比が実用上充分な10以上得ら
れる圧力0.3〜1.0Torrに限定する。
Therefore, in the present invention, RIE treatment is performed using ClF 3 as an etching gas, and the pressure of the etching gas at this time is set to S
Practical etching rate of i 3 N 4 film is obtained, and SiO 2
The ratio of the etching rate to the film is limited to a pressure of 0.3 to 1.0 Torr at which a practically sufficient 10 or more can be obtained.

〔実施例〕〔Example〕

以下本発明を図示実施例について具体的に説明する。 Hereinafter, the present invention will be described specifically with reference to the illustrated embodiments.

第2図(a)〜(c)は本発明の一実施例の工程断面
図、第3図は反応性イオンエッチング(RIE)装置の模
式断面図、第4図(a)〜(b)は本発明の他の実施例
の工程断面図である。
2 (a) to 2 (c) are process sectional views of an embodiment of the present invention, FIG. 3 is a schematic sectional view of a reactive ion etching (RIE) apparatus, and FIGS. 4 (a) to 4 (b) are FIG. 6 is a process sectional view of another embodiment of the present invention.

全図を通じ同一対象物は同一符合で示す。 The same objects are denoted by the same reference symbols throughout the drawings.

第2図(a)参照 高集積化される半導体ICにおける素子間分離を行うフ
ィールドSiO2膜を選択酸化法によって形成するに際して
は、所望の導電型を有するSi基板1上に熱酸化により例
えば100Å程度の厚さを有する下地SiO2膜2を形成し、
次いで該下地SiO2膜2上に気相成長(CVD)法により厚
さ1000Å程度のSi3N4膜3を形成する。
Referring to FIG. 2 (a), when a field SiO 2 film for element isolation in a highly integrated semiconductor IC is formed by a selective oxidation method, for example, 100 ° C. is thermally oxidized on a Si substrate 1 having a desired conductivity type. Forming a base SiO 2 film 2 having a thickness of about
Next, a Si 3 N 4 film 3 having a thickness of about 1000 ° is formed on the underlying SiO 2 film 2 by a vapor phase growth (CVD) method.

第2図(b)参照 次いで上記Si3N4膜3上に通常のフォトリソグラフィ
手段により素子領域に対応する形状を有する厚さ1μm
程度のレジストパターン4を形成した後、該基板をRIE
装置内に挿入し、エッチングガスにClF3を用い、例えば
0.3Torrの該ClF3ガス中においてパワー密度0.4W/cm
2で、前記レジストパターン4をマスクにしてSi3N4膜3
の選択エッチングを行う。なおこの際、基板面内でエッ
チング条件及びSi3N4膜厚の分布が存在するので、基板
面全域のエッチングを完了せしめるために標準のエッチ
ング時間に対して50%程度のオーバエッチングを行う。
ClF3ガスの上記ガス圧におけるSi3N4膜とSiO2膜のエッ
チングレートは前記第1図に示されるようにそれぞれ約
1700Å/minと約100Å/minで、そのエッチングレート比
が17程度あるので、前記50%程度のオーバエッチングに
相当する0.3min程度のオーバエッチングによって目減り
する下地SiO2膜2の厚さΔt1は高々30Å程度であり、該
Si3N4膜3のパターニングに際して下地SiO2膜2が完全
に除去される領域は発生しない。従って該エッチングに
際して、Si基板1面が直にイオンに曝されその衝撃によ
ってダメージを受けることがない。
Next, as shown in FIG. 2 (b), a thickness of 1 μm having a shape corresponding to the element region is formed on the Si 3 N 4 film 3 by ordinary photolithography.
After forming a resist pattern 4 of about
Inserted into the apparatus, using ClF 3 as an etching gas, for example
Power density 0.4 W / cm in the ClF 3 gas of 0.3 Torr
In step 2 , using the resist pattern 4 as a mask, the Si 3 N 4 film 3
Is selectively etched. At this time, since the etching conditions and the distribution of the Si 3 N 4 film thickness exist in the substrate surface, over-etching is performed by about 50% with respect to the standard etching time in order to complete the etching of the entire substrate surface.
As shown in FIG. 1, the etching rates of the Si 3 N 4 film and the SiO 2 film at the above gas pressure of ClF 3 gas were about
Since the etching rate ratio is about 17 at 1700 ° / min and about 100 ° / min, the thickness Δt 1 of the base SiO 2 film 2 reduced by over-etching of about 0.3 min corresponding to the over-etching of about 50% is: At most 30Å
When the Si 3 N 4 film 3 is patterned, there is no region where the underlying SiO 2 film 2 is completely removed. Therefore, at the time of the etching, the surface of the Si substrate 1 is not directly exposed to the ions and is not damaged by the impact.

第3図は上記エッチング処理に用いたRIE装置を模式
的に示した図で、図中、51は真空容器、52は真空排気
口、53はターゲット電極、54は絶縁体、55は対向電極、
56はガス導入口、57はガス噴出孔、58は13.56MHzの高周
波電源、59は接地点、60は第2図(b)に示された被エ
ッチング基板を示す。そして、ガス導入口56から例えば
100SCCMのClF3ガスを供給し、該ガスを対向電極55の表
面に形成された複数のガス噴出孔57から真空容器51内へ
導入しながら、所要速度の真空排気を行って該真空容器
51内の圧力を0.3Torrに維持し、この状態で被エッチン
グ基板60が固定されているターゲット電極53にパワー密
度が0.4W/cm2程度になるように高周波電源58から高周波
電力を印加して前記Si3N4膜のエッチングを行う。
FIG. 3 is a diagram schematically showing the RIE apparatus used for the above etching process. In the figure, 51 is a vacuum vessel, 52 is a vacuum exhaust port, 53 is a target electrode, 54 is an insulator, 55 is a counter electrode,
56 is a gas inlet, 57 is a gas outlet, 58 is a 13.56 MHz high frequency power supply, 59 is a ground point, and 60 is the substrate to be etched shown in FIG. 2 (b). Then, for example, from the gas inlet 56
While supplying 100 SCCM ClF 3 gas and introducing the gas into the vacuum vessel 51 from a plurality of gas ejection holes 57 formed on the surface of the counter electrode 55, the vacuum vessel
The pressure in the inside 51 is maintained at 0.3 Torr, and in this state, high frequency power is applied from the high frequency power source 58 to the target electrode 53 to which the substrate 60 to be etched is fixed so that the power density becomes about 0.4 W / cm 2. The Si 3 N 4 film is etched.

第2図(c)の参照 次いでレジストパターン4を除去した後、レジストパ
ターン4に整合して素子領域に対応する形状にパターニ
ングされたSi3N4膜3をマスクにして通常の条件で選択
酸化を行い、Si3N4膜3の側方に露出しているSi基板1
面に例えば6000Å程度の厚さを有する素子間分離用のフ
ィールドSiO2膜5を形成する。
Next, after the resist pattern 4 is removed, selective oxidation is performed under normal conditions using the Si 3 N 4 film 3 which has been patterned into a shape corresponding to the element region in conformity with the resist pattern 4 as shown in FIG. The Si substrate 1 exposed on the side of the Si 3 N 4 film 3
A field SiO 2 film 5 having a thickness of, for example, about 6000 ° for element isolation is formed on the surface.

なお下地SiO2膜2上のSi3N4膜3の選択エッチングは
以下の実施例に示す別の方法によって行ってもよい。
The selective etching of the Si 3 N 4 film 3 on the underlying SiO 2 film 2 may be performed by another method shown in the following embodiment.

第4図(a)参照 即ちレジストパターン4をマスクにして、先ずSi3N4
膜に対して2000Å/min程度の大きなエッチングレートが
得られる0.1Torr程度のClF3圧力下においてSi3N4膜3
を、レジストパターン4から露出している領域の残り厚
さΔt2が100Å程度になるまでエッチングする。
Figure 4: (a) see i.e. resist pattern 4 as a mask, first Si 3 N 4
A Si 3 N 4 film 3 under a ClF 3 pressure of about 0.1 Torr at which a large etching rate of about 2000 ° / min can be obtained for the film 3
Is etched until the remaining thickness Δt 2 of the region exposed from the resist pattern 4 becomes about 100 °.

第4図(b)参照 続いてClF3の圧力をSiO2膜2が全くエッチングされな
い0.7Torr程度に制御して、上記100Å程度のSi3N4膜3
の残膜を完全にエッチング除去する。
Subsequently, the pressure of ClF 3 is controlled to about 0.7 Torr at which the SiO 2 film 2 is not etched at all, and the Si 3 N 4 film
Is completely removed by etching.

この方法によれば、下地SiO2膜2が全くエッチングさ
れずにSi3N4膜3の異方性形状パターンが形成できる。
According to this method, the anisotropic shape pattern of the Si 3 N 4 film 3 can be formed without etching the underlying SiO 2 film 2 at all.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、酸化シリコン膜
上に堆積された窒化シリコン膜を反応性イオンエッチン
グによって選択的にエッチングする際に、下地の酸化シ
リコン膜を殆どエッチングすることなく窒化シリコン膜
を良好な異方性形状にエッチングすることができる。
As described above, according to the present invention, when a silicon nitride film deposited on a silicon oxide film is selectively etched by reactive ion etching, the silicon nitride film without etching the underlying silicon oxide film is hardly etched. Can be etched into a good anisotropic shape.

従って半導体IC等の製造に際して、窒化シリコン膜の
下部に設ける下地の酸化シリコン膜を一層薄く形成して
も、該窒化シリコン膜のパターニングに際して基板にイ
オン衝撃によるダメージをあたえることがなくなるの
で、本発明は該半導体IC等の高集積化・高速化に大きく
貢献する。
Therefore, in the manufacture of semiconductor ICs and the like, even if the underlying silicon oxide film provided below the silicon nitride film is formed thinner, the substrate is not damaged by ion bombardment during the patterning of the silicon nitride film. Greatly contributes to high integration and high speed of the semiconductor IC and the like.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の原理を示す図、 第2図(a)〜(c)は本発明の一実施例の工程断面
図、 第3図は反応性イオンエッチング(RIE)装置の模式断
面図、 第4図(a)〜(b)は本発明の他の実施例の工程断面
図である。 図において、 1はSi基板、 2は下地SiO2膜、 3はSi3N4膜、 4はレジストパターン、 5はフィールド酸化膜、 Δt1は下地SiO2膜の目減り厚さ、 Δt2はSi3N4膜の残り厚さ を示す。
FIG. 1 is a view showing the principle of the present invention, FIGS. 2 (a) to 2 (c) are process sectional views of an embodiment of the present invention, and FIG. 3 is a schematic sectional view of a reactive ion etching (RIE) apparatus. 4 (a) and 4 (b) are process sectional views of another embodiment of the present invention. In the figure, 1 is a Si substrate, 2 is a base SiO 2 film, 3 is a Si 3 N 4 film, 4 is a resist pattern, 5 is a field oxide film, Δt 1 is a reduced thickness of the base SiO 2 film, and Δt 2 is Si shows the residual thickness of 3 N 4 film.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】酸化シリコン膜上に堆積された窒化シリコ
ン膜を選択的にエッチングするに際して、 主エッチングガスに3弗化塩素を用い、 0.3〜1.0Torrの圧力を有する該エッチングガス中におい
て反応性イオンエッチングを行うことを特徴とする窒化
シリコン膜のエッチング方法。
When selectively etching a silicon nitride film deposited on a silicon oxide film, chlorine trifluoride is used as a main etching gas and reactive gas is used in the etching gas having a pressure of 0.3 to 1.0 Torr. A method for etching a silicon nitride film, comprising performing ion etching.
JP63218774A 1988-09-01 1988-09-01 Etching method of silicon nitride film Expired - Lifetime JP2600839B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63218774A JP2600839B2 (en) 1988-09-01 1988-09-01 Etching method of silicon nitride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63218774A JP2600839B2 (en) 1988-09-01 1988-09-01 Etching method of silicon nitride film

Publications (2)

Publication Number Publication Date
JPH0266943A JPH0266943A (en) 1990-03-07
JP2600839B2 true JP2600839B2 (en) 1997-04-16

Family

ID=16725174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63218774A Expired - Lifetime JP2600839B2 (en) 1988-09-01 1988-09-01 Etching method of silicon nitride film

Country Status (1)

Country Link
JP (1) JP2600839B2 (en)

Also Published As

Publication number Publication date
JPH0266943A (en) 1990-03-07

Similar Documents

Publication Publication Date Title
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
JP2009076661A (en) Method for manufacturing semiconductor device
JP2913936B2 (en) Method for manufacturing semiconductor device
US6878612B2 (en) Self-aligned contact process for semiconductor device
US6410451B2 (en) Techniques for improving etching in a plasma processing chamber
JP4351806B2 (en) Improved technique for etching using a photoresist mask.
JP3088178B2 (en) Polysilicon film etching method
JPH11243084A (en) Oxide-film etching method
US6500727B1 (en) Silicon shallow trench etching with round top corner by photoresist-free process
JPH08321484A (en) Manufacture of semiconductor device
JP2600839B2 (en) Etching method of silicon nitride film
JP2907314B2 (en) Method for manufacturing semiconductor device
JPS59167021A (en) Manufacture of semiconductor device
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
JPH09293727A (en) Manufacture of semiconductor device
JP2000306882A (en) Method of improving step coverage at thin film deposition in recessed portion and application to manufacture of semiconductor element
JPH0318023A (en) Manufacture of semiconductor device
JP2000156404A (en) Element isolation etching
KR20010060984A (en) Manufacturing method for contact hole in semiconductor device
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
JPH07135198A (en) Etching
JPH05267246A (en) Manufacture of semiconductor device
JPH01146328A (en) Etching method
JPH09260349A (en) Manufacture of semiconductor device
JPH03125427A (en) Manufacture of semiconductor device