JP2591842B2 - デジタル形信号断検出回路 - Google Patents
デジタル形信号断検出回路Info
- Publication number
- JP2591842B2 JP2591842B2 JP5103490A JP5103490A JP2591842B2 JP 2591842 B2 JP2591842 B2 JP 2591842B2 JP 5103490 A JP5103490 A JP 5103490A JP 5103490 A JP5103490 A JP 5103490A JP 2591842 B2 JP2591842 B2 JP 2591842B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- input
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル衛星通信システムの受信装置に用い
られる信号断検出回路に関する。
られる信号断検出回路に関する。
従来、デジタル衛星通信システムでは衛星のスピン運
動によるドップラ効果により、衛星が送出する送信電波
に含まれるクロック信号に周波数変動が生ずる。一方地
上局の受信装置が衛星からの送信電波を受信した時のク
ロック信号は衛星の送出電波のクロック信号とは同期し
ておらず、両者間の位相は常に変動している。
動によるドップラ効果により、衛星が送出する送信電波
に含まれるクロック信号に周波数変動が生ずる。一方地
上局の受信装置が衛星からの送信電波を受信した時のク
ロック信号は衛星の送出電波のクロック信号とは同期し
ておらず、両者間の位相は常に変動している。
このような衛星通信システムの受信装置に用いられる
信号断検出回路として従来は第４図に示すような回路構
成が一般的であった。
信号断検出回路として従来は第４図に示すような回路構
成が一般的であった。
次に従来のデジタル形信号断検出回路について説明す
る。第４図において、信号入力端子１の受信入力信号
は、入力信号の変化を監視する検出器３によりその状態
変化が検出され、受信入力信号に変化があれば「Ｈ」レ
ベルを出力する。一方クロック分周器８は、所定の周波
数を発振する発振器９の出力を1/M（Ｍ≧１）に分周し
計数器７に出力する。計数器７は検出器３の出力が
「Ｌ」レベルの時、即ち入力信号に変化がない時は、分
周器８の出力を計数し、検出器３の出力が「Ｈ」レベル
の時は計数器７はリセットする。計数器７の計数が予め
定められた所定の値以上になった時「Ｈ」レベルを出力
し、入力「断」と判定する。
る。第４図において、信号入力端子１の受信入力信号
は、入力信号の変化を監視する検出器３によりその状態
変化が検出され、受信入力信号に変化があれば「Ｈ」レ
ベルを出力する。一方クロック分周器８は、所定の周波
数を発振する発振器９の出力を1/M（Ｍ≧１）に分周し
計数器７に出力する。計数器７は検出器３の出力が
「Ｌ」レベルの時、即ち入力信号に変化がない時は、分
周器８の出力を計数し、検出器３の出力が「Ｈ」レベル
の時は計数器７はリセットする。計数器７の計数が予め
定められた所定の値以上になった時「Ｈ」レベルを出力
し、入力「断」と判定する。
次に検出器３について説明する。
第５図は検出器３ブロック図である。第５図におい
て、信号入力端子１に接続された受信入力信号が「Ｌ」
レベルから「Ｈ」レベルに変化すると、論理和回路６の
入力端子18およびフリップフロップ回路20の入力端子21
も同様に「Ｈ」レベルに変化する。フリップフロップ回
路20の入力端子21に入力した受信入力信号は、クロック
入力端子23を介しフリップフロップ回路20の入力端子22
に入力される、クロック信号により打ち抜かれ論理和回
路６の入力端子19が、「Ｌ」から「Ｈ」レベルに変化す
る。これにより論理和回路６の入力端子18,19は共に
「Ｈ」レベルに変化するが、２つの入力には時間差があ
るため論理和回路６は、その時間差に相当する期間だけ
「Ｈ」レベルが出力される。
て、信号入力端子１に接続された受信入力信号が「Ｌ」
レベルから「Ｈ」レベルに変化すると、論理和回路６の
入力端子18およびフリップフロップ回路20の入力端子21
も同様に「Ｈ」レベルに変化する。フリップフロップ回
路20の入力端子21に入力した受信入力信号は、クロック
入力端子23を介しフリップフロップ回路20の入力端子22
に入力される、クロック信号により打ち抜かれ論理和回
路６の入力端子19が、「Ｌ」から「Ｈ」レベルに変化す
る。これにより論理和回路６の入力端子18,19は共に
「Ｈ」レベルに変化するが、２つの入力には時間差があ
るため論理和回路６は、その時間差に相当する期間だけ
「Ｈ」レベルが出力される。
ここで信号入力端子１に接続された受信入力信号が、
「Ｈ」レベルから「Ｌ」レベルに変化すると、クロック
入力端子23のクロック信号により、論理和回路６の入力
端子19が「Ｈ」から「Ｌ」に変化し、同様に２つの信号
間の位相差期間分だけ「Ｈ」レベルが出力される。
「Ｈ」レベルから「Ｌ」レベルに変化すると、クロック
入力端子23のクロック信号により、論理和回路６の入力
端子19が「Ｈ」から「Ｌ」に変化し、同様に２つの信号
間の位相差期間分だけ「Ｈ」レベルが出力される。
このように信号入力端子１の受信入力信号が、「Ｌ」
レベルから「Ｈ」レベルに、あるいは「Ｈ」レベルから
「Ｌ」レベルに変化すると、論理和回路６の出力は、あ
る時間「Ｌ」レベルから「Ｈ」レベルに変化し、受信信
号に変化があった。ことを断検出出力端子11に出力す
る。
レベルから「Ｈ」レベルに、あるいは「Ｈ」レベルから
「Ｌ」レベルに変化すると、論理和回路６の出力は、あ
る時間「Ｌ」レベルから「Ｈ」レベルに変化し、受信信
号に変化があった。ことを断検出出力端子11に出力す
る。
上述した従来の衛星通信システムの受信方式では信号
入力端子１の受信信号の変化と、クロック入力端子23の
クロック信号の変化が一致する場合、フリップフロップ
回路20が正常に動作せず、そのため入力信号の状態変化
が検出できない状態が起る。一方先に説明したようにデ
ジタル衛星通信方式では受信入力信号と受信装置のクロ
ック信号とは同期しておらず、常に受信信号の変化とク
ロック信号の不一致が存在し、第４図の従来例では信号
断検出に後動作を生ずる危険性があった。
入力端子１の受信信号の変化と、クロック入力端子23の
クロック信号の変化が一致する場合、フリップフロップ
回路20が正常に動作せず、そのため入力信号の状態変化
が検出できない状態が起る。一方先に説明したようにデ
ジタル衛星通信方式では受信入力信号と受信装置のクロ
ック信号とは同期しておらず、常に受信信号の変化とク
ロック信号の不一致が存在し、第４図の従来例では信号
断検出に後動作を生ずる危険性があった。
本発明の目的は衛星通信システムの受信方式におい
て、受信入力信号の変化を検出する複数の出力回路を設
け、その検出回路数に相当する分周比で入力信号を分周
することにより、入力信号の状態変化に的確に対応でき
る、デジタル形信号断検出回路を提供することにある。
て、受信入力信号の変化を検出する複数の出力回路を設
け、その検出回路数に相当する分周比で入力信号を分周
することにより、入力信号の状態変化に的確に対応でき
る、デジタル形信号断検出回路を提供することにある。
（１）本発明の衛星通信システムの受信方式は、入力信
号を1/K）（Ｋ≧１）に分周する分周器と、該分周器出
力を受け互いにｎ・π/L（Ｌ＝1,2,3…、ｎ＝1,2,3…）
ずつの位相差を有するＬ個の位相器と、該位相器の出力
に接続されるＬ個の位相検出器と、該位相検出器の内少
くとも一つが出力する情報を予め設定した所定の条件に
応じ選択する選択器と、所定の周波数で発振する発振器
と、前記選択器出力がとだえた時前記発信器出力を計数
して計数値が所定値を越えた時信号断情報を出力し、且
つ所定値を越える前に前記選択器出力が加わると計数を
リセットする計数器を有する。
号を1/K）（Ｋ≧１）に分周する分周器と、該分周器出
力を受け互いにｎ・π/L（Ｌ＝1,2,3…、ｎ＝1,2,3…）
ずつの位相差を有するＬ個の位相器と、該位相器の出力
に接続されるＬ個の位相検出器と、該位相検出器の内少
くとも一つが出力する情報を予め設定した所定の条件に
応じ選択する選択器と、所定の周波数で発振する発振器
と、前記選択器出力がとだえた時前記発信器出力を計数
して計数値が所定値を越えた時信号断情報を出力し、且
つ所定値を越える前に前記選択器出力が加わると計数を
リセットする計数器を有する。
（２）請求項（１）記載の信号断検出回路において、分
周器は分周比1/K（Ｋ≦１）を、発振器は発振周波数
を、Ｌ個の位相器は各出力の位相差を、各々任意に変更
可能なプログラマブルに構成してなるデジタル形信号断
検出回路を有している。
周器は分周比1/K（Ｋ≦１）を、発振器は発振周波数
を、Ｌ個の位相器は各出力の位相差を、各々任意に変更
可能なプログラマブルに構成してなるデジタル形信号断
検出回路を有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第一実施例の衛星通信受信システム
のデジタル形信号断検出回路のブロック図、第２図は、
第二実施例の衛星通信受信システムのデジタル形信号断
検出回路のブロック図、第３図は本発明の第三実施例の
衛星通信受信システムのデジタル形信号断検出回路のブ
ロック図、第４図は従来の衛星通信受信システムのデジ
タル形信号断検出回路のブロック図、第５図は第４図の
検出回路図である。
のデジタル形信号断検出回路のブロック図、第２図は、
第二実施例の衛星通信受信システムのデジタル形信号断
検出回路のブロック図、第３図は本発明の第三実施例の
衛星通信受信システムのデジタル形信号断検出回路のブ
ロック図、第４図は従来の衛星通信受信システムのデジ
タル形信号断検出回路のブロック図、第５図は第４図の
検出回路図である。
第１図において、信号入力端子１より入力される位相
差のある受信入力信号を1/2に分周する入力分周器２
と、入力分周器２が出力する受信入力信号の状態変化を
検出する検出器3,4と、入力分周器２が出力する受信入
力信号の状態変化の極性を反転して一方の検出回路４に
加える極性反転回路５と、検出回路3,4のそれぞれの出
力を入力として受信入力信号の変化を出力する論理和回
路６と、発振器９と、発振器９が出力する発振周波数を
所定の周波数に分周するクロック分周器８と、クロック
分周器８の分周比を制御する制御信号が接続される分周
比制御入力端子10と、クロック分周器８の出力を計数・
監視信号断情報出力を制御する計数器７と信号断出力端
子11で構成される。
差のある受信入力信号を1/2に分周する入力分周器２
と、入力分周器２が出力する受信入力信号の状態変化を
検出する検出器3,4と、入力分周器２が出力する受信入
力信号の状態変化の極性を反転して一方の検出回路４に
加える極性反転回路５と、検出回路3,4のそれぞれの出
力を入力として受信入力信号の変化を出力する論理和回
路６と、発振器９と、発振器９が出力する発振周波数を
所定の周波数に分周するクロック分周器８と、クロック
分周器８の分周比を制御する制御信号が接続される分周
比制御入力端子10と、クロック分周器８の出力を計数・
監視信号断情報出力を制御する計数器７と信号断出力端
子11で構成される。
信号入力端子１より入力される位相差のある受信入力
信号は，入力分周器２で1/2に分周される。これにより
先に述べた第５図の検出回路のクロック信号と入力信号
が同一周波数であっても、入力信号の状態変化を検出す
ることができる。入力分周器２で1/2に分周された受信
入力信号は検出機３に入力されると共に極性反転回路５
を介して位相を180度遅延して、もう１つの検出器４に
入力される。この極性反転回路５により位相が遅延され
たため、一方の検出器の不感時間に入力信号の状態変化
が生じても他の一方の検出器により検出され論理和回路
６に出力される。所定の周波数で発振する発振器９の発
振出力はクロック分周器８で分周され計数器７の基準ク
ロックを生成する。計数器７は論理和回路６の出力が入
力されない期間、クロック分周器８の出力を計数し、こ
の計数値が所定値を越えた時に断検出出力端子11に信号
断情報を出力し、所定値を越える前に論理和回路６の出
力が入力されると計数をリセットする。
信号は，入力分周器２で1/2に分周される。これにより
先に述べた第５図の検出回路のクロック信号と入力信号
が同一周波数であっても、入力信号の状態変化を検出す
ることができる。入力分周器２で1/2に分周された受信
入力信号は検出機３に入力されると共に極性反転回路５
を介して位相を180度遅延して、もう１つの検出器４に
入力される。この極性反転回路５により位相が遅延され
たため、一方の検出器の不感時間に入力信号の状態変化
が生じても他の一方の検出器により検出され論理和回路
６に出力される。所定の周波数で発振する発振器９の発
振出力はクロック分周器８で分周され計数器７の基準ク
ロックを生成する。計数器７は論理和回路６の出力が入
力されない期間、クロック分周器８の出力を計数し、こ
の計数値が所定値を越えた時に断検出出力端子11に信号
断情報を出力し、所定値を越える前に論理和回路６の出
力が入力されると計数をリセットする。
第２図は、第１図において入力分周器２の分周比を1/
1にし、検出器3,4,17を３並列接続して、検出器４およ
び17には遅延回路15および16を介し受信入力信号を供給
すると共に検出器3,4,17の検出情報を選択器14で所定の
時間間隔で走査して選択し、計数器７に出力するように
構成したものである。
1にし、検出器3,4,17を３並列接続して、検出器４およ
び17には遅延回路15および16を介し受信入力信号を供給
すると共に検出器3,4,17の検出情報を選択器14で所定の
時間間隔で走査して選択し、計数器７に出力するように
構成したものである。
受信入力信号の状態が変化すると、検出器3,4,17の内
最低１つにより検出され、選択器14を経て計数器７に入
力される計数器７では発振器より出力されクロック分周
器８で分周されたクロックを計数し、所定値を計数する
間に選択器14から新らたに検出情報が入力されなければ
断検出出力端子11に信号断検出情報を出力し、選択器14
から検出情報が入力されると形数をリセットする。
最低１つにより検出され、選択器14を経て計数器７に入
力される計数器７では発振器より出力されクロック分周
器８で分周されたクロックを計数し、所定値を計数する
間に選択器14から新らたに検出情報が入力されなければ
断検出出力端子11に信号断検出情報を出力し、選択器14
から検出情報が入力されると形数をリセットする。
第３図は第１図において、入力分周器２の分周比を1/
K（Ｋ≧１）に、検出器をＬ個並列接続したものであ
る。
K（Ｋ≧１）に、検出器をＬ個並列接続したものであ
る。
ここで信号断検出時間Ｂ〔Ｓ〕は、発振器９の発振周
波数を入力信号のＮ倍（Ｎ≧１），クロック分周器８の
分周比1/M（Ｍ≧１），計数器７の計数をＪ（Ｊ＝1,2,3
…），断検出すべき入力信号の信号速度をfHzとする
と、 Ｂ＝Ｍ×Ｊ×1/（ｆ×Ｎ）… （１） となり、発振器９に安定な発振器を用いることにより、
高精度で安定度の高い信号断検出を行なうことができ
る。またクロック分周器８の分周比（1/M）を変えるこ
とにより信号断検出時間を容易に変更できる。更に入力
分周器２の分周比（1/K）を変化させることにより、バ
ースト状のデータ信号や周波数の高い信号等、あらゆる
信号に対応することができる。
波数を入力信号のＮ倍（Ｎ≧１），クロック分周器８の
分周比1/M（Ｍ≧１），計数器７の計数をＪ（Ｊ＝1,2,3
…），断検出すべき入力信号の信号速度をfHzとする
と、 Ｂ＝Ｍ×Ｊ×1/（ｆ×Ｎ）… （１） となり、発振器９に安定な発振器を用いることにより、
高精度で安定度の高い信号断検出を行なうことができ
る。またクロック分周器８の分周比（1/M）を変えるこ
とにより信号断検出時間を容易に変更できる。更に入力
分周器２の分周比（1/K）を変化させることにより、バ
ースト状のデータ信号や周波数の高い信号等、あらゆる
信号に対応することができる。
以上説明したように本発明は、検出器をＬ個並列に接
続し、受信入力信号の状態に対応させて、入力信号を分
周する入力分周器の分周比を1/Kに、発振器の発振周波
数を1/Mに分周し、この発振周波数をクロックとして計
数するよう構成することにより、あらゆる入力信号に対
し高精度，高安定な且信号断検出時間の設定変更を容易
に行なうことができる効果がある。
続し、受信入力信号の状態に対応させて、入力信号を分
周する入力分周器の分周比を1/Kに、発振器の発振周波
数を1/Mに分周し、この発振周波数をクロックとして計
数するよう構成することにより、あらゆる入力信号に対
し高精度，高安定な且信号断検出時間の設定変更を容易
に行なうことができる効果がある。
第１図は本発明の第一実施例の衛星通信受信システムの
デジタル形信号断検出回路のブロック図、第２図は本発
明の第二実施例の衛星通信受信システムのデジタル形信
号断検出回路のブロック図、第３図は本発明の第三実施
例の衛星通信受信システムのデジタル形信号断検出回路
のブロック図、第４図は従来の衛星通信受信システムの
デジタル形信号断検出回路のブロック図、第５図は第４
図の検出回路である。 １……信号入力端子、２……入力分周器、3,4,17……検
出器、５……極性反転回路、６……論理和回路、７……
計数器、８……クロック分周器、９……発振器、10……
分周比制御入力端子、11……断検出出力端子、12……Ｌ
形位相器、13……Ｌ形検出器、14……選択回路、15,16
……遅延回路、18,19……論理和回路の入力端子、20…
…フリップフロップ回路、21,22……フリップフロップ
回路の入力端子、23……クロック入力端子。
デジタル形信号断検出回路のブロック図、第２図は本発
明の第二実施例の衛星通信受信システムのデジタル形信
号断検出回路のブロック図、第３図は本発明の第三実施
例の衛星通信受信システムのデジタル形信号断検出回路
のブロック図、第４図は従来の衛星通信受信システムの
デジタル形信号断検出回路のブロック図、第５図は第４
図の検出回路である。 １……信号入力端子、２……入力分周器、3,4,17……検
出器、５……極性反転回路、６……論理和回路、７……
計数器、８……クロック分周器、９……発振器、10……
分周比制御入力端子、11……断検出出力端子、12……Ｌ
形位相器、13……Ｌ形検出器、14……選択回路、15,16
……遅延回路、18,19……論理和回路の入力端子、20…
…フリップフロップ回路、21,22……フリップフロップ
回路の入力端子、23……クロック入力端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−19858（ＪＰ，Ａ) 実開 昭63−169736（ＪＰ，Ｕ) 実開 昭61−352（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】デジタル衛星通信システムの受信装置に用
いられる信号断検出回路において、入力信号を1/K（Ｋ
≧１）に分周する分周器と、該分周器出力を受け互いに
ｎ・π/L（Ｌ＝1,2,3…、ｎ＝1,2,3…）ずつの位相差を
有するＬ個の位相器と、該位相器の出力に接続されるＬ
個の位相検出器と、該位相検出器の内少くとも一つが出
力する情報を予め設定した所定の条件に応じて選択する
選択器と、所定の周波数で発振する発振器と、前記選択
器出力がとだえた時前記発振器出力を計数して計数値が
所定値を越えた時信号断情報を出力し、且つ所定値を越
える前に前記選択器出力が加わると計数をリセットする
計数器を有することを特徴とするデジタル形信号断検出
回路。 - 【請求項２】請求項（１）記載の信号断検出回路におい
て、分周器は分周比1/K（Ｋ≦１）を、発振器は発振周
波数を、Ｌ個の位相器は各出力の位相差を、各々任意に
変更可能なプログラマブルに構成してなくなることを特
徴とするデジタル形信号断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5103490A JP2591842B2 (ja) | 1990-03-01 | 1990-03-01 | デジタル形信号断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5103490A JP2591842B2 (ja) | 1990-03-01 | 1990-03-01 | デジタル形信号断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03253125A JPH03253125A (ja) | 1991-11-12 |
| JP2591842B2 true JP2591842B2 (ja) | 1997-03-19 |
Family
ID=12875523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5103490A Expired - Fee Related JP2591842B2 (ja) | 1990-03-01 | 1990-03-01 | デジタル形信号断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591842B2 (ja) |
-
1990
- 1990-03-01 JP JP5103490A patent/JP2591842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03253125A (ja) | 1991-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0652642B1 (en) | Phase-locked loop circuit with holdover mode | |
| US4400817A (en) | Method and means of clock recovery in a received stream of digital data | |
| EP0112043B1 (en) | Self-clocking binary receiver | |
| CN101078763B (zh) | 在ip网络中依靠卫星定位系统校准时钟频率的方法及设备 | |
| US4764737A (en) | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication | |
| US3739282A (en) | Radio receiver for single sideband reception | |
| US5457428A (en) | Method and apparatus for the reduction of time interval error in a phase locked loop circuit | |
| US4468797A (en) | Swallow counters | |
| EP0610911B1 (en) | Narrow-band filter having a variable center frequency | |
| US5436591A (en) | Demodulator for radio data signals | |
| US3800125A (en) | Omni-converter with digital phase shifter | |
| JP2591842B2 (ja) | デジタル形信号断検出回路 | |
| US5073973A (en) | Method and circuitry for automatic control of the frequency for a radio telephone | |
| GB1573765A (en) | Time division multiplex transmission system | |
| JPH05243988A (ja) | ディジタルフェーズロックループの同期化検出装置 | |
| JPH06507769A (ja) | クロック同期方法および回路 | |
| JPS6320051B2 (ja) | ||
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| JPS5931043Y2 (ja) | 分周回路 | |
| US4086429A (en) | Synchronizing system for use in telecommunication | |
| SU1596282A1 (ru) | Индикатор синхронизма цифровой системы фазовой автоподстройки частоты | |
| JP2752613B2 (ja) | クロツク再生回路 | |
| US4547751A (en) | System for frequency modulation | |
| JPH08195691A (ja) | 受信回路 | |
| JPH04178047A (ja) | スキュー補償方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |