JP2584117B2 - Method for manufacturing thin film transistor - Google Patents
Method for manufacturing thin film transistorInfo
- Publication number
- JP2584117B2 JP2584117B2 JP2253248A JP25324890A JP2584117B2 JP 2584117 B2 JP2584117 B2 JP 2584117B2 JP 2253248 A JP2253248 A JP 2253248A JP 25324890 A JP25324890 A JP 25324890A JP 2584117 B2 JP2584117 B2 JP 2584117B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- source
- forming
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、液晶表示素子のアクティブマトリックスア
レイ,イメージセンサー,三次元集積回路、半導体メモ
リー等に利用される薄膜トランジスタの製造方法に関す
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor used for an active matrix array of a liquid crystal display device, an image sensor, a three-dimensional integrated circuit, a semiconductor memory, and the like.
従来の技術 薄膜トランジスタをマトリックス状に集積化した液晶
ディスプレイ用アクティブマトリックスアレイの製造方
法を例にとって説明する。2. Description of the Related Art A method of manufacturing an active matrix array for a liquid crystal display in which thin film transistors are integrated in a matrix will be described as an example.
アクティブマトリックスアレイに用いる薄膜トランジ
スタの活性層には300℃前後の比較的低温で、かつ大面
積基板に成膜可能な非晶質シリコンが主に用いられてき
たが、この非晶質シリコンを用いた薄膜トランジスタは
移動度が小さいために駆動回路を同一基板上へ作成する
ことが困難である。そのため近年非晶質シリコンに比べ
移動度が大きい駆動回路を同一基板上に作成可能な多結
晶シリコンを活性層に用いた薄膜トランジスタの研究が
活発に行われている。For the active layer of the thin film transistor used for the active matrix array, amorphous silicon that can be formed on a large-area substrate at a relatively low temperature of around 300 ° C. has been mainly used. Since a thin film transistor has low mobility, it is difficult to form a driver circuit over the same substrate. Therefore, in recent years, research on a thin film transistor using polycrystalline silicon as an active layer, which can form a driver circuit with higher mobility than amorphous silicon on the same substrate, is being actively conducted.
第3図に順スタガー型nチャネル多結晶シリコン薄膜
トランジスタの製造方法を例にとって説明する。FIG. 3 illustrates a method of manufacturing a staggered n-channel polycrystalline silicon thin film transistor as an example.
第3図(a)に示すようにガラス基板等の透光性基板
1上にCr薄膜等の金属薄膜2を形成し、金属薄膜2上に
燐(P)をドーピングした非晶質シリコン薄膜3を形成
する。第3図(b)に示すようにPをドーピングした非
晶質シリコン薄膜3および金属薄膜2をフォトリソグラ
フィー技術を用いてソース・ドレイン電極の形状に選択
的に除去する。ついで第3図(c)に示すようにアンド
ープ非晶質シリコン薄膜4aをソース・ドレイン電極を被
覆するように形成する。第3図(d)に示すように非晶
質シリコン薄膜4に対してレーザー光を照射し非晶質シ
リコン薄膜を結晶化し、シリコン薄膜(4b)を得る。つ
ぎに第3図(e)に示すように結晶化したシリコン薄膜
4を島状にエッチング除去した後、SiNx膜等からなるゲ
ート絶縁膜5を全面に形成する。最後に第3図(f)に
示すようにゲート電極6を形成し、薄膜トランジスタが
完成する。As shown in FIG. 3 (a), a metal thin film 2 such as a Cr thin film is formed on a light transmitting substrate 1 such as a glass substrate, and an amorphous silicon thin film 3 doped with phosphorus (P) is formed on the metal thin film 2. To form As shown in FIG. 3 (b), the P-doped amorphous silicon thin film 3 and metal thin film 2 are selectively removed into the shape of source / drain electrodes by using photolithography technology. Next, as shown in FIG. 3C, an undoped amorphous silicon thin film 4a is formed so as to cover the source / drain electrodes. As shown in FIG. 3D, the amorphous silicon thin film 4 is irradiated with a laser beam to crystallize the amorphous silicon thin film, thereby obtaining a silicon thin film (4b). Next, as shown in FIG. 3 (e), after the crystallized silicon thin film 4 is etched and removed in an island shape, a gate insulating film 5 made of a SiNx film or the like is formed on the entire surface. Finally, a gate electrode 6 is formed as shown in FIG. 3 (f), and a thin film transistor is completed.
上記技術に関しては、例えばアイ・イー・イー・イー
トランザクション オン エレクトロン デバイシス
〔IEEE Trans.on Electron Devices,Vol.36 No.12 pp.2
868−2872 December 1989〕を参照できる。Regarding the above technology, for example, IEE Transactions on Electron Devices [IEEE Trans.on Electron Devices, Vol.36 No.12 pp.2
868-2872 December 1989].
発明が解決しようとする課題 このような従来の薄膜トランジスタの製造方法では、
アンドープ非晶質シリコン薄膜4aと不純物をドーピング
した非晶質シリコン薄膜3の2種類の薄膜を個別に作成
する必要がある。Problems to be Solved by the Invention In such a conventional method of manufacturing a thin film transistor,
It is necessary to separately produce two types of thin films, an undoped amorphous silicon thin film 4a and an amorphous silicon thin film 3 doped with impurities.
また多結晶シリコン薄膜トランジスタを用いて液晶表
示装置を作成する場合、液晶表示装置の駆動回路を同一
基板上に形成することが重要である。そのためには低消
費電力化が可能であるC−MOS構造(nチャネル薄膜ト
ランジスタとpチャネル薄膜トランジスタを集積化した
構造)が必要となる。しかし第3図に記載の従来の製造
方法では、同一基板上にnチャネルとpチャネルの2種
類の薄膜トランジスタを作成するためにはアンドープ非
晶質シリコン薄膜の他にドナーおよびアクセプタを含ん
だ2種類の非晶質シリコン薄膜が必要となり、合計3種
類の非晶質シリコン薄膜を作成する必要があり、作成プ
ロセスが非常に複雑となるという課題がある。When a liquid crystal display device is manufactured using a polycrystalline silicon thin film transistor, it is important to form a driver circuit of the liquid crystal display device on the same substrate. For that purpose, a C-MOS structure (a structure in which an n-channel thin film transistor and a p-channel thin film transistor are integrated) that can reduce power consumption is required. However, according to the conventional manufacturing method shown in FIG. 3, in order to form two types of n-channel and p-channel thin film transistors on the same substrate, two types including a donor and an acceptor in addition to an undoped amorphous silicon thin film are used. Therefore, it is necessary to prepare three types of amorphous silicon thin films in total, and there is a problem that the forming process becomes very complicated.
本発明は上記課題を解決するもので、作成プロセスが
簡単で、同一基板にもC−MOS構造が容易に作成できる
薄膜トランジスタの製造方法を提供することを目的とし
ている。An object of the present invention is to provide a method of manufacturing a thin film transistor in which the manufacturing process is simple and a C-MOS structure can be easily manufactured even on the same substrate.
課題を解決するための手段 本発明は上記目的を達成するために、透光性基板上に
活性層に用いる半導体薄膜に対してドナーあるいはアク
セプタとなる不純物を導入した金属、不純物を導入した
金属シリサイドまたは不純物を導入した導電性金属酸化
物からなるソース・ドレイン電極を選択的に形成し、そ
のソース・ドレイン電極を被覆するように活性層となる
半導体薄膜を形成する工程と、その半導体薄膜に対して
エネルギービームの照射を行い半導体薄膜を結晶化する
工程と、その結晶化された半導体薄膜上に絶縁膜を形成
し、その絶縁膜上にゲート電極を形成する構成よりなる
ものと、さらにC−MOS構造のための、反対のタイプの
不純物をドーピングしたソース・ドレイン電極を追加し
た構成のものとからなる。Means for Solving the Problems In order to achieve the above object, the present invention provides a semiconductor thin film used for an active layer on a light-transmitting substrate, a metal in which an impurity serving as a donor or an acceptor is introduced, a metal silicide in which an impurity is introduced. Alternatively, a step of selectively forming a source / drain electrode made of a conductive metal oxide doped with an impurity, and forming a semiconductor thin film serving as an active layer so as to cover the source / drain electrode; Irradiating an energy beam to crystallize the semiconductor thin film, forming an insulating film on the crystallized semiconductor thin film, and forming a gate electrode on the insulating film; It has a configuration in which source / drain electrodes doped with impurities of the opposite type for a MOS structure are added.
作用 本発明は上記した構成により、スパッタリング法等の
同一装置で連続して、Cr薄膜等の金属薄膜と不純物をド
ーピングした金属シリサイド薄膜等とを形成することが
でき、半導体薄膜に対してエネルギービームの照射を行
うことにより半導体薄膜が結晶化されると同時に金属シ
リサイド薄膜等からなるソース・ドレイン電極中に含ま
れる不純物が半導体薄膜中へ拡散し電気的に活性化する
ことにより不純物ドーピング領域が形成される。Function The present invention can form a metal thin film such as a Cr thin film and a metal silicide thin film doped with impurities continuously by the same apparatus such as a sputtering method by the above-described configuration, and apply an energy beam to the semiconductor thin film. The semiconductor thin film is crystallized by performing the irradiation, and at the same time, the impurities contained in the source / drain electrodes composed of the metal silicide thin film diffuse into the semiconductor thin film and are electrically activated, thereby forming an impurity-doped region. Is done.
さらに同一透光性基板上に活性層である半導体薄膜に
対してドナーおよびアクセプタとなる不純物を各々に含
む、金属,金属シリサイドまたは導電性金属酸化物から
なる2種類のソース・ドレイン電極を選択的に形成して
おけば同一透光性基板上にnチャネルおよびpチャネル
の薄膜トランジスタを容易に作成することが可能とな
る。Further, two types of source / drain electrodes made of metal, metal silicide or conductive metal oxide, each containing an impurity serving as a donor and an acceptor for a semiconductor thin film serving as an active layer on the same light-transmitting substrate, are selectively used. In this case, n-channel and p-channel thin film transistors can be easily formed on the same light-transmitting substrate.
実施例 以下、本発明の一実施例について第1図および第2図
を参照しながら説明する。Embodiment An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.
第1図は本発明の第1の実施例の薄膜トランジスタの
製造方法を示す工程図である。FIG. 1 is a process chart showing a method for manufacturing a thin film transistor according to a first embodiment of the present invention.
まず第1図(a)に示すように、ガラス基板等の透光
性基板11上にCr薄膜等の金属薄膜12を形成する。ここま
では従来例と同様で、つぎにCr薄膜12上に燐(P)をド
ーピングしたMoSixx薄膜(以下MoSix:Pと略す)13を形
成する。Cr薄膜12およびMoSix:P薄膜13はスパッタリン
グ法によって同一装置により連続形成している。ついで
第1図(b)に示ようにソース・ドレイン電極の形状に
MoSix:P薄膜13およびCr薄膜12をエッチング除去する。
第1図(c)に示すようにソース・ドレイン電極の金属
を被覆するように従来例と同じようにアンドープ非晶質
シリコン薄膜14aを形成する。非晶質シリコン薄膜14aの
形成には従来同様プラズマ気相成長法(PECVD法)を用
いている。ついで第1図(d)に示すように非晶質シリ
コン薄膜14aに対してエネルギービームの照射を行う。
第1図中ではエネルギービームとしてXeClエキシマレー
ザー(波長308nm)を用いており、エネルギービームの
照射により非晶質シリコン薄膜14aが結晶化してシリコ
ン薄膜14bとなると同時にソース・ドレイン電極中に含
まれていた不純物(P)が半導体薄膜中に取り込まれ電
気的に活性化する。第1図(e)に示すように結晶化し
たシリコン薄膜14bを島状にエッチングした後、SiNx膜
等からなるゲート絶縁膜15を従来例同様PECVD法により
形成し、さらに第1図(f)に示すように従来例同様ゲ
ート電極16を形成して薄膜トランジスタが完成する。First, as shown in FIG. 1A, a metal thin film 12 such as a Cr thin film is formed on a light transmitting substrate 11 such as a glass substrate. Up to this point, a MoSixx thin film (hereinafter abbreviated as MoSix: P) 13 doped with phosphorus (P) is formed on the Cr thin film 12 in the same manner as in the conventional example. The Cr thin film 12 and the MoSix: P thin film 13 are continuously formed by the same apparatus by a sputtering method. Next, as shown in FIG.
The MoSix: P thin film 13 and the Cr thin film 12 are removed by etching.
As shown in FIG. 1C, an undoped amorphous silicon thin film 14a is formed in the same manner as in the conventional example so as to cover the metal of the source / drain electrodes. For forming the amorphous silicon thin film 14a, a plasma vapor deposition method (PECVD method) is used as in the related art. Next, as shown in FIG. 1D, the amorphous silicon thin film 14a is irradiated with an energy beam.
In FIG. 1, a XeCl excimer laser (wavelength: 308 nm) is used as an energy beam, and the amorphous silicon thin film 14a is crystallized into a silicon thin film 14b by irradiation with the energy beam, and is simultaneously contained in the source / drain electrodes. The impurity (P) is taken into the semiconductor thin film and is electrically activated. After the crystallized silicon thin film 14b is etched into an island shape as shown in FIG. 1 (e), a gate insulating film 15 made of a SiNx film or the like is formed by PECVD as in the conventional example, and further, FIG. As shown in FIG. 7, a gate electrode 16 is formed in the same manner as in the conventional example to complete a thin film transistor.
このような薄膜トランジスタの製造方法では、不純物
(P)を含んだ非晶質シリコン薄膜3を従来例のように
PECVD法で形成する必要がなくMoSix:Pをスパッタ法によ
りCrとともに連続して堆積できるので作成プロセスが簡
略化され、スループットの増大が図られ、コストが低減
した。In such a method of manufacturing a thin film transistor, an amorphous silicon thin film 3 containing an impurity (P) is formed as in a conventional example.
Since MoSix: P can be continuously deposited together with Cr by sputtering without the need to form by PECVD, the fabrication process is simplified, throughput is increased, and cost is reduced.
なお第1図のnチャネル薄膜トランジスタを作成する
ために金属電極としてPをドーピングしたMoSix薄膜を
用いたが、ソース・ドレイン電極として例えばホウ素
(B)をドーピングしたMoSix薄膜を用いることにより
pチャネル薄膜トランジスタが実現できる。Although the P-doped MoSix thin film was used as a metal electrode to form the n-channel thin film transistor of FIG. 1, for example, a p-channel thin film transistor was formed by using a boron (B) -doped MoSix thin film as a source / drain electrode. realizable.
本実施例では不純物を含むソース・ドレイン電極とし
てMoSix薄膜13すなわち金属シリサイドを用いた場合を
示したが、金属または導電性金属酸化物でもよい。In the present embodiment, the case where the MoSix thin film 13, that is, the metal silicide is used as the source / drain electrodes containing impurities is shown, but a metal or a conductive metal oxide may be used.
第2図は本発明の第2の実施例の薄膜トランジスタの
製造方法の工程図である。FIG. 2 is a process chart of a method for manufacturing a thin film transistor according to a second embodiment of the present invention.
第2図(a)に示すようにガラス基板等の透光性基板
21上に燐(P)をドーピングしたMoSix膜23aを形成す
る。第2図(b)に示すように第1のソース・ドレイン
電極23aの形状にMoSix:P膜23aをエッチングした後、全
面にBをドーピングしたWSix薄膜(以下WSix:Bと略す)
23bを形成する。ついで第2図(c)に示すように第1
のソース・ドレイン電極の形状と異なる形状にWSix:B膜
23bをエッチングし第2のソース・ドレイン電極23bを形
成する。MoSix:P薄膜23a,WSix:B薄膜23bはスパッタリン
グ法により作成している。第2図(d)に示すように第
1および第2のソース・ドレイン電極23a,23bを被覆す
るようにアンドープ非晶質シリコン薄膜24を形成する。
非晶質シリコン薄膜24aの形成にはプラズマ気相成長法
(PECVD法)を用いている。ついで第2図(e)に示す
ように非晶質シリコン薄膜24aに対してエネルギービー
ムの照射を行う。第2図(e)でも第1図(d)と同様
にエネルギービームとしてXeClエキシマレーザー(波長
308nm)を用いており、エネルギービームの照射により
非晶質シリコン薄膜24aが結晶化してシリコン薄膜24bと
なり、同時に第1および第2のソース・ドレイン電極中
に含まれていた不純物(PおよびB)がシリコン薄膜24
b中に取り込まれ電気的に活性化する。第2図(f)に
示すように結晶化したシリコン薄膜24bを島状にエッチ
ングした後、SiNx膜等からなるゲート絶縁膜25をPECVD
法により形成し、第2図(f)に示すようにゲート電極
26を形成し、薄膜トランジスタが完成する。As shown in FIG. 2 (a), a translucent substrate such as a glass substrate
A MoSix film 23 a doped with phosphorus (P) is formed on 21. As shown in FIG. 2 (b), after the MoSix: P film 23a is etched in the shape of the first source / drain electrode 23a, the entire surface is doped with B to form a WSix thin film (hereinafter abbreviated as WSix: B).
Form 23b. Then, as shown in FIG.
WSix: B film with different shape from source / drain electrode
23b is etched to form a second source / drain electrode 23b. The MoSix: P thin film 23a and the WSix: B thin film 23b are formed by a sputtering method. As shown in FIG. 2D, an undoped amorphous silicon thin film 24 is formed so as to cover the first and second source / drain electrodes 23a and 23b.
The amorphous silicon thin film 24a is formed by a plasma vapor deposition method (PECVD method). Next, as shown in FIG. 2 (e), the amorphous silicon thin film 24a is irradiated with an energy beam. In FIG. 2 (e), similarly to FIG. 1 (d), an XeCl excimer laser (wavelength
308 nm), and the amorphous silicon thin film 24a is crystallized into a silicon thin film 24b by irradiation with an energy beam, and at the same time, impurities (P and B) contained in the first and second source / drain electrodes. Is silicon thin film 24
It is taken into b and is electrically activated. After the crystallized silicon thin film 24b is etched into an island shape as shown in FIG. 2 (f), a gate insulating film 25 made of a SiNx film or the like is formed by PECVD.
The gate electrode is formed by a method as shown in FIG.
26 is formed, and the thin film transistor is completed.
本発明の製造方法を用いて薄膜トランジスタを作成し
たところ、nチャネルおよびpチャネルの薄膜トランジ
スタを同一基板上に容易に作成でき、製造工程の簡略化
を図ることが可能となった。When a thin film transistor was manufactured by using the manufacturing method of the present invention, n-channel and p-channel thin film transistors could be easily formed on the same substrate, and the manufacturing process could be simplified.
なお第2図に記載の薄膜トランジスタの製造方法にお
いて、第1のソース・ドレイン電極(MoSix:P薄膜23a)
と第2のソース・ドレイン電極(WSix:B薄膜23b)の形
成順序を逆にしても第2図のものと同様の効果を得るこ
とが可能である。従って第1および第2のソース・ドレ
イン電極材料のエッチング特性等により電極の形成順序
を選択でき、作成プロセスの自由度が増加する。In the method of manufacturing a thin film transistor shown in FIG. 2, the first source / drain electrode (MoSix: P thin film 23a)
Even if the order of forming the second source / drain electrodes (WSix: B thin film 23b) is reversed, the same effect as that of FIG. 2 can be obtained. Therefore, the order in which the electrodes are formed can be selected according to the etching characteristics of the first and second source / drain electrode materials, and the degree of freedom in the fabrication process is increased.
なお本実施例では不純物を導入した電極の作成に一般
的なスパッタリング法を用いたが、他の方法を用いても
可能であり、例えば多元スパッタ法や気相成長法あるい
はイオン注入等を用いても同様の効果が得られる。さら
に活性層にシリコン半導体を用いる場合には、不純物を
導入する電極材料としては硅化物(シリサイド)あるい
はエネルギービームの照射で硅化物(シリサイド)を形
成するような金属が望ましい。In this embodiment, a general sputtering method was used to form an electrode into which impurities were introduced, but other methods can be used, for example, by using a multi-source sputtering method, a vapor phase growth method, or ion implantation. Has the same effect. Further, when a silicon semiconductor is used for the active layer, the electrode material for introducing the impurity is preferably a silicide (silicide) or a metal that forms a silicide (silicide) by irradiation with an energy beam.
発明の効果 以上の実施例から明らかなように本発明によれば、不
純物をドーピングした金属シリサイド薄膜等からなるソ
ース・ドレイン電極を用いているので、従来プラズマCV
Dにより作成していた不純物をドーピングした半導体薄
膜の作成が不要となり製造工程の簡略化が図れ、ソース
・ドレイン電極中に導入する不純物を選択することによ
りpチャネルおよびnチャネルのトランジスタを容易に
作成することが可能で、同一基板上にnチャネル薄膜ト
ランジスタとpチャネル薄膜トランジスタを集積化した
C−MOS構造を容易に作成でき製造コストの低減が図れ
る薄膜トランジスタを提供できる。Effects of the Invention As is apparent from the above embodiments, according to the present invention, since the source / drain electrodes composed of the metal silicide thin film doped with impurities are used, the conventional plasma CV
There is no need to create a semiconductor thin film doped with impurities, which was created by D. This simplifies the manufacturing process, and allows easy creation of p-channel and n-channel transistors by selecting the impurities to be introduced into the source / drain electrodes. A C-MOS structure in which an n-channel thin-film transistor and a p-channel thin-film transistor are integrated on the same substrate can be easily formed, and a thin-film transistor capable of reducing manufacturing cost can be provided.
第1図(a)〜(f)は本発明の第1の実施例の薄膜ト
ランジスタの製造方法を示す工程断面図、第2図(a)
〜(g)は本発明の第2の実施例の薄膜トランジスタの
製造方法を示す工程断面図、第3図(a)〜(f)は従
来の薄膜トランジスタの製造方法を示す工程断面図であ
る。 11……透光性基板、13……PドープMoSix薄膜(不純物
をドーピングした、金属,金属シリサイド,導電性金属
酸化物等からなるソース・ドレイン電極)、14a……ア
ンドープ非晶質シリコン薄膜(半導体薄膜)、14b……
シリコン薄膜(半導体薄膜)、15……ゲート絶縁膜、6
……ゲート電極。1 (a) to 1 (f) are process cross-sectional views showing a method for manufacturing a thin film transistor according to a first embodiment of the present invention, and FIG. 2 (a).
3 (g) to 3 (g) are process sectional views showing a method for manufacturing a thin film transistor according to a second embodiment of the present invention, and FIGS. 3 (a) to 3 (f) are process sectional views showing a method for manufacturing a conventional thin film transistor. 11: translucent substrate; 13: P-doped MoSix thin film (source / drain electrode made of metal, metal silicide, conductive metal oxide, etc. doped with impurities); 14a: undoped amorphous silicon thin film ( Semiconductor thin film), 14b ……
Silicon thin film (semiconductor thin film), 15 ... gate insulating film, 6
... Gate electrode.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/40 H01L 27/14 C (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 吉岡 達男 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平1−225363(JP,A) 特開 平2−10742(JP,A) 特開 昭61−184882(JP,A)──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication location H01L 29/40 H01L 27/14 C (72) Inventor Yutaka Miyata 1006 Kazuma Kazuma, Kadoma City, Osaka Matsushita Inside Electric Industry Co., Ltd. (72) Inventor Tatsuo Yoshioka 1006 Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (56) References JP-A-1-225363 (JP, A) JP-A-2-10742 (JP, A) JP-A-61-184882 (JP, A)
Claims (5)
属、金属シリサイド、導電性金属酸化物の内何れか1つ
の材料からなるソース・ドレイン電極を選択的に形成す
る工程と、そのソース・ドレイン電極を被覆するように
活性層となる半導体薄膜を形成する工程と、その半導体
薄膜に対してエネルギービームの照射を行い結晶化する
とともに前記ソース・ドレイン電極中に含まれる不純物
を前記半導体薄膜中に拡散させてその半導体薄膜を電気
的に活性化させる工程と、その半導体薄膜をパターン形
成する工程と、そのパターン化された半導体薄膜上を含
む前記透光性基板上にゲート絶縁膜を形成する工程と、
その絶縁膜上にゲート電極を形成する工程とを少なくと
も有する薄膜トランジスタの製造方法。A step of selectively forming a source / drain electrode made of any one of a metal doped with an impurity, a metal silicide, and a conductive metal oxide on a light transmitting substrate; Forming a semiconductor thin film to be an active layer so as to cover the drain electrode, and irradiating the semiconductor thin film with an energy beam to crystallize and remove impurities contained in the source / drain electrodes in the semiconductor thin film; Electrically activating the semiconductor thin film by diffusing the semiconductor thin film, forming a pattern on the semiconductor thin film, and forming a gate insulating film on the translucent substrate including the patterned semiconductor thin film. Process and
Forming a gate electrode on the insulating film.
グした金属、金属シリサイド、導電性金属酸化物の内何
れか1つの材料からなる第1のソース・ドレイン電極を
選択的に形成する工程と、その第1のソース・ドレイン
電極とは別の前記透光性基板上に第2の不純物を、ドー
ピングし金属、金属シリサイド、導電性金属酸化物の内
何れか1つの材料からなる第2のソース・ドレイン電極
を選択的に形成する工程と、前記第1および第2のソー
ス・ドレイン電極を被覆するように活性層となる半導体
薄膜を形成する工程と、その半導体薄膜に対してエネル
ギービームの照射を行い結晶化するとともに前記第1お
よび第2のソース・ドレイン電極中に含まれる第1およ
び第2の不純物を前記半導体薄膜中の前記第1および第
2のソース・ドレイン電極相当部にそれぞれ拡散させて
その半導体薄膜を電気的に活性化させる工程と、その半
導体薄膜をパターン形成する工程と、そのパターン化さ
れた半導体薄膜上を含む前記透光性基板上にゲート絶縁
膜を形成する工程と、その絶縁膜上にゲート電極を形成
する工程とを少なくとも有する薄膜トランジスタの製造
方法。2. A first source / drain electrode made of any one of a metal doped with a first impurity, a metal silicide, and a conductive metal oxide is selectively formed on a light transmitting substrate. And doping a second impurity on the light-transmitting substrate different from the first source / drain electrode and made of any one of metal, metal silicide, and conductive metal oxide A step of selectively forming a second source / drain electrode; a step of forming a semiconductor thin film serving as an active layer so as to cover the first and second source / drain electrodes; An energy beam is irradiated for crystallization, and the first and second impurities contained in the first and second source / drain electrodes are removed from the first and second source / drain electrodes in the semiconductor thin film. A step of electrically activating the semiconductor thin film by diffusing the semiconductor thin film, a step of patterning the semiconductor thin film, and a step of forming a gate on the translucent substrate including the patterned semiconductor thin film. A method for manufacturing a thin film transistor, comprising at least a step of forming an insulating film and a step of forming a gate electrode over the insulating film.
成する工程と第2のソース・ドレイン電極を選択的に形
成する工程との工程順序を入れ換えた請求項2記載の薄
膜トランジスタの製造方法。3. The method of manufacturing a thin film transistor according to claim 2, wherein a step of selectively forming the first source / drain electrode and a step of selectively forming the second source / drain electrode are interchanged. .
体薄膜を用いた請求項1,2または3記載の薄膜トランジ
スタの製造方法。4. The method for manufacturing a thin film transistor according to claim 1, wherein a semiconductor thin film containing silicon is used as the semiconductor thin film to be an active layer.
た請求項1,2,3または4記載の薄膜トランジスタの製造
方法。5. The method of manufacturing a thin film transistor according to claim 1, wherein a laser beam is used as an energy beam.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2253248A JP2584117B2 (en) | 1990-09-21 | 1990-09-21 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2253248A JP2584117B2 (en) | 1990-09-21 | 1990-09-21 | Method for manufacturing thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04130735A JPH04130735A (en) | 1992-05-01 |
JP2584117B2 true JP2584117B2 (en) | 1997-02-19 |
Family
ID=17248627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2253248A Expired - Fee Related JP2584117B2 (en) | 1990-09-21 | 1990-09-21 | Method for manufacturing thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2584117B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940012653A (en) * | 1992-11-09 | 1994-06-24 | 이헌조 | Method of manufacturing thin film transistor |
GB9406900D0 (en) * | 1994-04-07 | 1994-06-01 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin -film transistors |
US6916693B2 (en) * | 2000-03-08 | 2005-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7098084B2 (en) | 2000-03-08 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6774397B2 (en) * | 2000-05-12 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2008311545A (en) * | 2007-06-18 | 2008-12-25 | Hitachi Displays Ltd | Display device |
-
1990
- 1990-09-21 JP JP2253248A patent/JP2584117B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04130735A (en) | 1992-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
TWI224868B (en) | Method of forming poly-silicon thin film transistor | |
JPH10510955A (en) | Manufacturing of electronic devices | |
US5183780A (en) | Method of fabricating semiconductor device | |
TW200427095A (en) | Thin film transistor and method for fabricating thereof | |
JP2009158982A (en) | Thin film transistor, circuit apparatus and liquid crystal display | |
JP3359689B2 (en) | Semiconductor circuit and manufacturing method thereof | |
JPH0437144A (en) | Manufacture of thin film transistor | |
JP2584117B2 (en) | Method for manufacturing thin film transistor | |
JPH0680685B2 (en) | Thin film transistor and manufacturing method thereof | |
JPH0917729A (en) | Manufacture of semiconductor device | |
JP3431681B2 (en) | Method for manufacturing semiconductor circuit | |
CN110047800B (en) | Array substrate and preparation method thereof | |
CN108878354B (en) | CMOS thin film transistor and manufacturing method of LTPS array substrate | |
KR101157915B1 (en) | A polycrystalline silicon thin film transistor and a fabricating method with the same and a polycrystalline silicon thin film transistor palte with the same | |
JPH0411226A (en) | Manufacture of display device | |
JPH08316486A (en) | Thin-film semiconductor element | |
KR100540130B1 (en) | Method of manufacturing thin film transistor | |
CN107527819A (en) | The preparation method of bottom gate type low-temperature polycrystalline silicon transistor | |
JPH0645355A (en) | Manufacture of thin film transitor | |
JPH04130734A (en) | Polycrystalline semiconductor thin-film transistor and manufacture thereof | |
JPH02224339A (en) | Formation of thin film transistor | |
JP2561572B2 (en) | Method for manufacturing insulated gate field effect transistor | |
JPH1187724A (en) | Manufacture of semiconductor device | |
JPH08213632A (en) | Thin film semiconductor device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |