JP2584079B2 - Majority logic code decoder - Google Patents
Majority logic code decoderInfo
- Publication number
- JP2584079B2 JP2584079B2 JP1342067A JP34206789A JP2584079B2 JP 2584079 B2 JP2584079 B2 JP 2584079B2 JP 1342067 A JP1342067 A JP 1342067A JP 34206789 A JP34206789 A JP 34206789A JP 2584079 B2 JP2584079 B2 JP 2584079B2
- Authority
- JP
- Japan
- Prior art keywords
- soft decision
- majority logic
- data
- code
- decision value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル移動通信等に利用する多数決論
理符号復号装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a majority logic code decoding device used for digital mobile communication and the like.
従来の技術 一般に、多数決論理（ML:Majorty Logic）符号は、符
号化率が小さいが誤り訂正能力が比較的高いために、誤
り訂正能力が要求されるディジタル移動通信用の音声コ
ーデックへの適用が検討されている（8Kbit/s TC−WVQ
符号化の陸上移動通信への適用;SP88−138）。このML符
号としては、例えば１ビットの情報ビット「１」又は
「０」に対し、ｎ−１（ｎはML符号の奇数の符号長）の
情報ビットと同じ値の検査符号を付加したML（n,1）符
号が用いられている。2. Description of the Related Art In general, Majority Logic (ML) codes have a small coding rate but a relatively high error correction capability, so that they can be applied to a voice codec for digital mobile communication requiring an error correction capability. Considered (8Kbit / s TC-WVQ
Application of coding to land mobile communication; SP88-138). As the ML code, for example, a check code having the same value as an information bit of n-1 (n is an odd code length of the ML code) is added to 1-bit information bit "1" or "0". n, 1) code is used.
第３図は、従来の多数決論理符号復号装置の構成を示
している。FIG. 3 shows a configuration of a conventional majority logic code decoder.
第３図において、11は、上記ML（n,1）符号のような
ディジタル変調波10をベースバンド信号に復調する検波
器、12は、検波器11により復調されたベースバンド信号
を等化する等化器、13は、等化器12により等化されたベ
ースバンド信号によりML符号を「１」又は「０」に識別
する識別器である。In FIG. 3, reference numeral 11 denotes a detector for demodulating the digitally modulated wave 10 such as the ML (n, 1) code into a baseband signal, and 12 equalizes the baseband signal demodulated by the detector 11. The equalizer 13 is an identifier that identifies the ML code as “1” or “0” based on the baseband signal equalized by the equalizer 12.
第４図（ａ）は、ML（5,1）符号（ｎ＝５）を識別す
る場合を示し、R1〜R5は、ML（5,1）符号の５ビットに
対する等化器12の軟判定出力値である。尚、ここでは
「1001」（＝−7/7）から「0111」（＝＋7/7）までの15
段階（４ビット）で表されている。Figure 4 (a) shows a case where identifying the ML (5,1) code (n = 5), R 1 ~R 5 is ML (5,1) of the equalizer 12 for 5-bit code This is a soft decision output value. In this case, 15 from “1001” (= −7 / 7) to “0111” (= + 7/7)
It is represented by stages (4 bits).
識別器13は、第４図（ａ）に示すように、等化器12に
より等化された軟判定値「1001」（＝−7/7）〜「111
1」（＝−1/7）をデータ「０」に識別し、「0000」（＝
０）〜「0111」（＝＋7/7）をデータ「１」に識別す
る。As shown in FIG. 4A, the discriminator 13 outputs the soft decision value “1001” (= −7 / 7) to “111” equalized by the equalizer 12.
1 ”(= −1 / 7) is identified as data“ 0 ”, and“ 0000 ”(=
0) to “0111” (= + 7/7) are identified as data “1”.
第３図に戻り、14は、識別器13により識別されたデー
タ「１」又は「０」を復号する復号器であり、復号器14
は、識別器13の識別信号のｎビットのうち、データ
「１」の数が（ｎ＋１）/2以上の場合にｎビットのデー
タを全てデータ「１」に復号し、（ｎ−１）/2以下の場
合にｎビットのデータを全てデータ「０」に復号する。Returning to FIG. 3, reference numeral 14 denotes a decoder for decoding the data "1" or "0" identified by the identifier 13;
Is used to decode all n-bit data into data "1" when the number of data "1" among the n bits of the identification signal of the discriminator 13 is (n + 1) / 2 or more, and (n-1) / In the case of 2 or less, all n-bit data is decoded into data "0".
したがって、第４図（ａ）に示すように、識別器13に
より識別された５ビットのデータが「11000」である場
合、データ「１」の数が（５−１）/2（＝２）以下であ
るので、復号器14は、第４図（ｂ）に示すように、識別
器13により識別された５ビットのデータ「11000」を全
て「０」に復号する（図示r1〜r5）。Therefore, as shown in FIG. 4A, when the 5-bit data identified by the identifier 13 is “11000”, the number of data “1” is (5-1) / 2 (= 2). As shown in FIG. 4B, the decoder 14 decodes the 5-bit data “11000” identified by the identifier 13 into all “0” as shown in FIG. 4B (r 1 to r 5 in the drawing). ).
したがって、上記従来例において、識別器13により識
別されたｎビットのデータのうち、（ｎ−１）/2以下の
識別誤りが発生しても正しい情報ビットに復号すること
ができる。Therefore, in the above conventional example, even if an identification error of (n-1) / 2 or less occurs in the n-bit data identified by the identifier 13, it can be decoded into a correct information bit.
発明が解決しようとする課題 しかしながら、上記従来の多数決論理符号復号装置で
は、識別器13が１ビット毎にデータ「１」又は「０」に
識別するので、検波器11により検波された波形や、等化
器12により等化された波形の振幅器が識別値の近傍にあ
る場合であっても、識別値から大きく離れている場合で
あっても同一の識別を行い、したがって、振幅が有する
アナログ的な情報を利用することができず、アナログ情
報を用いた場合に比べて誤り訂正能力が低いという問題
点がある。SUMMARY OF THE INVENTION However, in the above-described conventional majority logic code decoder, since the discriminator 13 discriminates data “1” or “0” for each bit, the waveform detected by the detector 11, The same identification is performed regardless of whether the amplitude of the waveform equalized by the equalizer 12 is in the vicinity of the identification value or when the amplitude is significantly apart from the identification value. Information cannot be used, and the error correction capability is lower than when analog information is used.
本発明は上記従来の問題点を解決するものであり、誤
り訂正能力を向上することができる多数決論理符号復号
装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and has as its object to provide a majority logic code decoder capable of improving error correction capability.
課題を解決するための手段 本発明は上記目的を達成するために、多数決論理（n,
1）符号の信号の波形の軟判定値を生成して、この軟判
定値から、多数決論理（n,1）符号が施されたｎビット
分の軟判定値を分離し、この軟判定値とその軟判定値の
最大値「１」、最小値「−１」との間のユークリッド距
離のｎビット分の第１、第２の和をそれぞれ算出し、第
１の和が第２の和より大きい場合に多数決論理（n,1）
符号を全てデータ「０」に復号し、第１の和が第２の和
以下の場合に多数決論理（n,1）符号を全てデータ
「１」に復号するようにしたものである。Means for Solving the Problems In order to achieve the above object, the present invention provides a majority decision logic (n,
1) Generate a soft-decision value of a code signal waveform and separate n bits of soft-decision values to which a majority logic (n, 1) code has been applied from the soft-decision values. First and second sums of n bits of the Euclidean distance between the maximum value “1” and the minimum value “−1” of the soft decision value are calculated, and the first sum is calculated from the second sum. Majority logic (n, 1) if large
All codes are decoded to data "0", and when the first sum is less than or equal to the second sum, all majority logic (n, 1) codes are decoded to data "1".
作用 本発明は上記構成により、軟判定値を用いて復号する
ので、振幅が有するアナログ的な情報を利用することが
でき、したがって、誤り訂正能力を向上することができ
る。Operation In the present invention, decoding is performed using the soft decision value according to the above configuration, so that analog information having amplitude can be used, and therefore, error correction capability can be improved.
実施例 以下、図面を参照して本発明の実施例を説明する。第
１図は、本発明に係る多数決論理符号復号装置の一実施
例を示すブロック図、第２図は、第１図の多数決論理符
号復号装置の動作を示す説明図である。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a majority logic decoding device according to the present invention, and FIG. 2 is an explanatory diagram showing the operation of the majority logic decoding device shown in FIG.
第１図において、２は、ML（n,1）符号のようなディ
ジタル変調波１をベースバンド信号に復調する検波器、
３は、検波器２により復調されたベースバンド信号を軟
判定等することにより等化する等化器であり、等化器３
の出力信号の最大値は「１」であり、最小値は「−１」
である。In FIG. 1, reference numeral 2 denotes a detector for demodulating a digital modulation wave 1 such as an ML (n, 1) code into a baseband signal.
Reference numeral 3 denotes an equalizer that equalizes the baseband signal demodulated by the detector 2 by performing soft decision or the like.
The maximum value of the output signal is “1” and the minimum value is “−1”.
It is.
４は、等化器３から出力される軟判定値を、ML（n,
1）符号を施されたｎビット分の軟判定値と、ML（n,1）
符号を施されていない他のビット分の軟判定値に分離す
る分離器、５は、分離器４により分離され、ML（n,1）
符号を施されたｎビット分の軟判定値と、最大値
「１」、最小値「−１」との間のユークリッド距離の２
乗のｎビット分の和M1、M2をそれぞれ計算する計量器、
６は計量器５により計算された和M1、M2を比較し、M1＞
M2（又はM1≧M2）の場合にｎビットを全てデータ「０」
に復号し、M1≦M2（又はM1＜M2）の場合にｎビットを全
てデータ「１」に復号する復号器である。4 represents a soft decision value output from the equalizer 3 as ML (n,
1) Signed n-bit soft decision value and ML (n, 1)
Separator 5, which separates into soft decision values for other unsigned bits, is separated by separator 4, and ML (n, 1)
The Euclidean distance between the signed n-bit soft decision value and the maximum value “1” and the minimum value “−1” is 2
A measuring device that calculates sums M 1 and M 2 of n bits of the power,
6 compares the sums M 1 and M 2 calculated by the scale 5, and M 1 >
When M 2 (or M 1 ≧ M 2 ), all n bits are data “0”
, And decodes all n bits into data “1” when M 1 ≦ M 2 (or M 1 <M 2 ).
７は、分離器４により分離され、ML（n,1）符号を施
されていない他のビット分の軟判定値とデータ「０」を
比較し、データ「０」より大きい軟判定値データ「１」
に復号し、データ「０」以下の軟判定値をデータ「０」
に復号する識別器、８は、復号器６、識別器７によりそ
れぞれ復号、識別されたデータ「０」又は「１」を所定
のビット列に多重化し、誤り訂正後の復号データ９とし
て出力する多重器である。7 is compared with the soft-decision values of other bits not subjected to the ML (n, 1) code and separated by the separator 4 and the data "0", and the soft-decision value data " 1 "
And the soft decision value of data “0” or less is converted to data “0”.
A multiplexor 8 multiplexes the data “0” or “1” decoded and identified by the decoder 6 and the identifier 7 into a predetermined bit string and outputs the decoded data 9 after error correction. It is a vessel.
尚、上記等化器３、分離器４、計量器５、復号器６、
識別器７、多重器８はそれぞれ、同一のDSP（Digital S
ignal Processor）を用い、ソフトウエアを変更するこ
とにより構成することができる。The equalizer 3, the separator 4, the weigher 5, the decoder 6,
The discriminator 7 and the multiplexer 8 each have the same DSP (Digital S
It can be configured by changing the software using an ignal processor).
次に、第１図及び第２図を参照して上記実施例の動作
を説明する。Next, the operation of the above embodiment will be described with reference to FIG. 1 and FIG.
第２図は、ML（5,1）符号（ｎ＝５）を復号する場合
を示し、第２図（ａ）において、R1〜R5は、ML（5,1）
符号の５ビットに対する等化器３の軟判定出力値であ
る。尚、ここでは「1001」（＝−7/7）から「0111」
（＝＋7/7）までの15段階（４ビット）で表されてい
る。FIG. 2 shows a case of decoding an ML (5,1) code (n = 5). In FIG. 2 (a), R 1 to R 5 are ML (5,1)
This is a soft decision output value of the equalizer 3 for 5 bits of the code. Here, "1001" (= -7 / 7) to "0111"
(= + 7/7) up to 15 levels (4 bits).
計量器５は、第２図（ａ）に示すように、分離器４に
より分離され、ML（n,1）符号を施されたｎビット分の
軟判定値と、最大値「１」、最小値「−１」との間ユー
クリッド距離の２乗のｎビット分の和M1、M2をそれぞれ
次式 により計算する。As shown in FIG. 2A, the weighing device 5 has n bits of soft decision values separated by the separator 4 and subjected to the ML (n, 1) code, a maximum value of “1”, a minimum value of “1”, and a minimum value of “1”. The sums M 1 and M 2 for n bits of the square of the Euclidean distance between the value “−1” and Is calculated by
したがって、第２図（ａ）に示すように、等化器３の
５ビットの軟判定値がそれぞれ「＋7/7」、「＋6/7」、
「−2/7」、「−1/7」、「−3/7」である場合、和M1、M
2はそれぞれ、「246/49」、「442/49」となる。Therefore, as shown in FIG. 2A, the 5-bit soft decision values of the equalizer 3 are “+7/7”, “+6/7”,
If “−2/7”, “−1/7”, “−3/7”, the sum M 1 , M
2 is “246/49” and “442/49”, respectively.
復号器６がこの和M1、M2を比較し、例えばM1＞M2の場
合に５ビットを全てデータ「０」に復号し、M1≦M2の場
合に５ビットを全てデータ「１」に復号すると、第２図
（ｂ）に示すように、復号データは全て「１」になる。The decoder 6 compares the sums M 1 and M 2. For example, when M 1 > M 2 , all 5 bits are decoded into data “0”, and when M 1 ≦ M 2 , all 5 bits are data “ When the data is decoded to "1", all the decoded data becomes "1" as shown in FIG. 2 (b).
したがって、上記実施例では、等化器３により等化さ
れた波形の振幅値のアナログ的情報を利用するので、誤
り訂正能力を向上することができる。Therefore, in the above embodiment, since the analog information of the amplitude value of the waveform equalized by the equalizer 3 is used, the error correction capability can be improved.
また、上記実施例では、計量器５において必要な軟判
定値は、等化器３により求めることができるので、軟判
定値を求めるためのA/D変換は不要となる。Further, in the above embodiment, since the soft decision value required in the measuring device 5 can be obtained by the equalizer 3, the A / D conversion for obtaining the soft decision value becomes unnecessary.
尚、上記実施例では、等化器３により等化された波形
の振幅値のアナログ的情報を利用したが、等化を行わな
い場合には、検波器２により検波された波形の振幅値の
アナログ的情報を利用してもよい。In the above embodiment, the analog information of the amplitude value of the waveform equalized by the equalizer 3 is used. However, when equalization is not performed, the amplitude value of the waveform detected by the detector 2 is used. Analog information may be used.
発明の効果 以上説明したように、本発明は、多数決論理（n,1）
符号の信号の波形の軟判定値を生成してこの軟判定値か
ら、多数決論理（n,1）符号が施されたｎビット分の軟
判定値を分離し、この軟判定値と軟判定値の最大値
「１」、最小値「−１」との間のユークリッド距離のｎ
ビット分の第１、第２の和をそれぞれ算出し、第１の和
が第２の和より大きい場合に多数決論理（n,1）符号を
全てデータ「０」に復号し、第１の和が第２の和以下の
場合に多数決論理（n,1）符号を全てデータ「１」に復
号するようにしたので、振幅が有するアナログ的な情報
を利用することができ、したがって、誤り訂正能力を向
上することができる。Effect of the Invention As described above, the present invention provides a majority logic (n, 1)
A soft decision value of a code signal waveform is generated, and from this soft decision value, n bits of soft decision values subjected to majority logic (n, 1) code are separated, and the soft decision value and the soft decision value are separated. N of the Euclidean distance between the maximum value “1” and the minimum value “−1”
First and second sums of bits are calculated, and if the first sum is greater than the second sum, the majority logic (n, 1) code is decoded to all data “0”, and the first sum is calculated. Is smaller than or equal to the second sum, the majority logic (n, 1) code is decoded into data "1", so that analog information having amplitude can be used. Can be improved.
第１図は、本発明に係る多数決論理符号復号装置の一実
施例を示すブロック図、第２図は、第１図の多数決論理
符号復号装置の動作を示す説明図、第３図は、従来の多
数決論理符号復号装置を示すブロック図、第４図は、第
３図の多数決論理符号復号装置の動作を示す説明図であ
る。 １……ディジタル変調波、２……検波器、３……等化
器、４……分離器、５……計量器、６……復号器、７…
…識別器、８……多重器、９……復号データ。FIG. 1 is a block diagram showing an embodiment of a majority logic decoding device according to the present invention, FIG. 2 is an explanatory diagram showing the operation of the majority logic decoding device of FIG. 1, and FIG. FIG. 4 is a block diagram showing the majority logic code decoding apparatus of FIG. 3, and FIG. 4 is an explanatory diagram showing the operation of the majority logic code decoding apparatus of FIG. 1 Digital modulated wave, 2 Detector, 3 Equalizer, 4 Separator, 5 Meter, 6 Decoder, 7
... discriminator, 8 ... multiplexer, 9 ... decoded data.
Claims (4)
判定値を生成する手段と、 前記軟判定値から、多数決論理（n,1）符号が施された
ｎビット分の軟判定値を分離する手段と、 前記分離された軟判定値とその軟判定値の最大値
「１」、最小値「−１」との間のユークリッド距離のｎ
ビット分の第１、第２の和をそれぞれ算出する手段と、 前記第１の和が第２の和より大きい場合に多数決論理
（n,1）符号を全てデータ「０」に復号し、前記第１の
和が第２の和以下の場合に多数決論理（n,1）符号を全
てデータ「１」に復号する手段とを有する多数決論理符
号復号装置。A means for generating a soft decision value of a waveform of a signal of majority logic (n, 1) code; and a soft decision value of n bits to which a majority logic (n, 1) code is applied from the soft decision value. Means for separating a decision value; n of a Euclidean distance between the separated soft decision value and a maximum value “1” and a minimum value “−1” of the soft decision value
Means for calculating first and second sums of bits, respectively, decoding the majority logic (n, 1) code into data "0" when the first sum is larger than the second sum, Means for decoding all majority logic (n, 1) codes into data "1" when the first sum is equal to or less than the second sum.
波をベースバンド信号に検波することにより、軟判定値
を生成することを特徴とする請求項（１）記載の多数決
論理符号復号装置。2. The majority logic code decoding apparatus according to claim 1, wherein said soft decision value generating means generates a soft decision value by detecting a digital modulation wave into a baseband signal.
号を等化することにより、軟判定値を生成することを特
徴とする請求項（１）記載の多数決論理符号復号装置。3. The majority logic code decoding apparatus according to claim 1, wherein said soft decision value generating means generates a soft decision value by equalizing a baseband signal.
ト分の軟判定値が正の場合にデータ「１」に復号し、負
の場合にデータ「０」に識別する手段と、 前記復号手段により復号されたデータと前記識別手段に
より識別されたデータを所定のビット列に多重化する手
段とを有する請求項（１）〜（３）のいずれかに記載の
多数決論理符号復号装置。4. A means for decoding data to "1" when the soft decision value of a bit to which no majority logic (n, 1) code is applied is positive and for discriminating to data "0" when negative. 4. The majority logic code decoding apparatus according to claim 1, further comprising: means for multiplexing the data decoded by the decoding means and the data identified by the identification means into a predetermined bit string.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342067A JP2584079B2 (en) | 1989-12-27 | 1989-12-27 | Majority logic code decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342067A JP2584079B2 (en) | 1989-12-27 | 1989-12-27 | Majority logic code decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03201625A JPH03201625A (en) | 1991-09-03 |
| JP2584079B2 true JP2584079B2 (en) | 1997-02-19 |
Family
ID=18350904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342067A Expired - Fee Related JP2584079B2 (en) | 1989-12-27 | 1989-12-27 | Majority logic code decoder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584079B2 (en) |
-
1989
- 1989-12-27 JP JP1342067A patent/JP2584079B2/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| １９９０年電子情報通信学会春季全国大会講演論文集［分冊１］Ａ−２７７ |
| 電子情報通信学会論文誌Ａ，Ｖｏｌ．Ｊ７１−Ａ，Ｎｏ．８（１９８８）Ｐ．１６０７−１６１４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03201625A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0758825B1 (en) | Method and apparatus for generating dc-free sequences with conveying partial information by the sequence of codeword digital sums of successive codewords | |
| JP2000516415A (en) | Decoder using soft information output to minimize error rate | |
| JP3238448B2 (en) | Signal transmission equipment | |
| JP2001506447A (en) | Error correction decoder for vocoding system | |
| JPH0783348B2 (en) | Digital signal decoding device | |
| JP2584079B2 (en) | Majority logic code decoder | |
| US4498173A (en) | Technique for digital split-channel transmission using interpolative coders and decoders | |
| EP1432128A2 (en) | Method and device for soft demodulation using a code table | |
| JPS60134545A (en) | Data communication signal structure | |
| US6408037B1 (en) | High-speed data decoding scheme for digital communication systems | |
| JP3368443B2 (en) | Voice coded transmission system and receiving device | |
| JP2004015171A (en) | Tfci decoder circuit and decoding method | |
| JP3658395B2 (en) | Signal demodulating apparatus and method | |
| JP3223943B2 (en) | Vector code decoding method | |
| JP2725896B2 (en) | Unique word detection device | |
| US7054386B1 (en) | Method and apparatus for assigning bit metrics for soft decision decoding | |
| JPS5912646A (en) | Error correcting decoder | |
| JPS63122323A (en) | Viterbi decoder | |
| JPH05244017A (en) | Viterbi decoder | |
| JP3256006B2 (en) | Error correction code decoding method and error correction code decoding device | |
| JPH03135116A (en) | Error control system | |
| JPH07112161B2 (en) | Block code decoding method | |
| JP6514626B2 (en) | Digital wireless microphone transmitter, receiver and system | |
| EP0110352B1 (en) | Digital information transmitting system and digital information receiving apparatus | |
| JPH04117821A (en) | Data transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |