JP2582520B2 - メモリと補助記憶装置間のデータ転送方法 - Google Patents
メモリと補助記憶装置間のデータ転送方法Info
- Publication number
- JP2582520B2 JP2582520B2 JP5156443A JP15644393A JP2582520B2 JP 2582520 B2 JP2582520 B2 JP 2582520B2 JP 5156443 A JP5156443 A JP 5156443A JP 15644393 A JP15644393 A JP 15644393A JP 2582520 B2 JP2582520 B2 JP 2582520B2
- Authority
- JP
- Japan
- Prior art keywords
- sector
- storage device
- intermediate buffer
- sectors
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F2003/0697—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers device management, e.g. handlers, drivers, I/O schedulers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はページド・メモリ（page
d memory）を有するデータ処理システムの分野に関す
る。
d memory）を有するデータ処理システムの分野に関す
る。
【０００２】
【従来の技術】ページングは仮想メモリをページと称さ
れる固定長ブロックとして管理する多くの仮想メモリ・
コンピュータ・システムにおいて使用される技術であ
る。ページド・メモリ環境をサポートするシステムの例
に、ＩＢＭ ＯＳ／２ Ｖ２．０オペレーティング・シ
ステムがある。
れる固定長ブロックとして管理する多くの仮想メモリ・
コンピュータ・システムにおいて使用される技術であ
る。ページド・メモリ環境をサポートするシステムの例
に、ＩＢＭ ＯＳ／２ Ｖ２．０オペレーティング・シ
ステムがある。
【０００３】データ記憶装置におけるページド主記憶装
置と補助記憶装置との間のデータ転送は直接メモリ・ア
クセス（ＤＭＡ）により首尾よく実行される。この技術
はプロセッサからの対話を要せずに、データをＤＭＡ制
御装置により移動する。ＤＭＡオペレーションはプロセ
ッサにより開始されるが、データ転送においてはプロセ
ッサは必要とされない。ＤＭＡ装置はＤＭＡ制御装置を
組込み、それによりデータを直接、ディスクから主記憶
装置へＤＭＡにより転送する装置である。
置と補助記憶装置との間のデータ転送は直接メモリ・ア
クセス（ＤＭＡ）により首尾よく実行される。この技術
はプロセッサからの対話を要せずに、データをＤＭＡ制
御装置により移動する。ＤＭＡオペレーションはプロセ
ッサにより開始されるが、データ転送においてはプロセ
ッサは必要とされない。ＤＭＡ装置はＤＭＡ制御装置を
組込み、それによりデータを直接、ディスクから主記憶
装置へＤＭＡにより転送する装置である。
【０００４】ページド・メモリ環境は、そのデータ転送
をＤＭＡに依存する装置に対し、ある問題を提供する。
大部分の現存のＤＭＡ装置は連続的な物理メモリを仮定
する。しかしながら、ページド環境においては、仮想ア
ドレス空間において連続的なＩ／Ｏバッファは、通常、
不連続な物理ページを含む。分散／集合（scatter-gath
er）Ｉ／Ｏは、データ・ブロックをそのページが物理的
に不連続であるバッファとの間で転送する機構である。
集合書込み（gather-write）オペレーションは、物理的
に不連続なＩ／Ｏバッファを補助記憶装置上の連続的な
セクタ領域に書込む。分散読出し（scatter-read）オペ
レーションは、補助記憶装置から物理的に不連続なバッ
ファに、連続的なセクタ領域を読出す。
をＤＭＡに依存する装置に対し、ある問題を提供する。
大部分の現存のＤＭＡ装置は連続的な物理メモリを仮定
する。しかしながら、ページド環境においては、仮想ア
ドレス空間において連続的なＩ／Ｏバッファは、通常、
不連続な物理ページを含む。分散／集合（scatter-gath
er）Ｉ／Ｏは、データ・ブロックをそのページが物理的
に不連続であるバッファとの間で転送する機構である。
集合書込み（gather-write）オペレーションは、物理的
に不連続なＩ／Ｏバッファを補助記憶装置上の連続的な
セクタ領域に書込む。分散読出し（scatter-read）オペ
レーションは、補助記憶装置から物理的に不連続なバッ
ファに、連続的なセクタ領域を読出す。
【０００５】分散／集合機能をサポートするＤＭＡ装置
には、データが転送される物理メモリ内のロケーション
を決定する分散／集合ハードウェアが含まれ、Ｉ／Ｏ要
求において指定される全てのデータを、直接、主記憶装
置にＤＭＡ転送できる。ＯＳ／２ Ｖ２．０では、連続
的仮想アドレスを不連続な物理アドレスにマップする分
散／集合リストがカーネルにより生成される。分散／集
合機能をサポートするＤＭＡ装置に関連するデバイス・
ドライバは、このリストを使用して、補助記憶装置と主
記憶装置との間で要求データをＤＭＡ転送する。分散／
集合機能を実施するＤＭＡ装置の例に、ＩＢＭ ＰＳ／
２ ＳＣＳＩアダプタがある。
には、データが転送される物理メモリ内のロケーション
を決定する分散／集合ハードウェアが含まれ、Ｉ／Ｏ要
求において指定される全てのデータを、直接、主記憶装
置にＤＭＡ転送できる。ＯＳ／２ Ｖ２．０では、連続
的仮想アドレスを不連続な物理アドレスにマップする分
散／集合リストがカーネルにより生成される。分散／集
合機能をサポートするＤＭＡ装置に関連するデバイス・
ドライバは、このリストを使用して、補助記憶装置と主
記憶装置との間で要求データをＤＭＡ転送する。分散／
集合機能を実施するＤＭＡ装置の例に、ＩＢＭ ＰＳ／
２ ＳＣＳＩアダプタがある。
【０００６】
【発明が解決しようとする課題】分散／集合機能をサポ
ートしない周辺装置においては、補助記憶装置から主記
憶装置へのデータ転送のために、全Ｉ／Ｏ要求を中間バ
ッファに読出し、ここからこれらの要求をアプリケーシ
ョン・アドレス空間にコピーする機構が存在する。書込
みオペレーションでは、全Ｉ／Ｏ要求は中間バッファに
コピーされ、次に補助記憶装置に書込まれる。補助記憶
装置を最適に使用するために、通常、同時に３つのオペ
レーションが処理される。それらは（ｉ）現実行中のＩ
／Ｏオペレーション、（ｉｉ）丁度実行を完了してステ
ータスを返却中のＩ／Ｏオペレーション、（ｉｉｉ）現
Ｉ／Ｏの完了時のために備えられるＩ／Ｏオペレーショ
ンである。これにより、補助記憶装置を最適に使用する
ためには、１ディスク当たり３つの中間バッファを用意
することが必要となり、各中間バッファは全Ｉ／Ｏオペ
レーションをバッファするために十分な長さを有する必
要がある。１ディスク当たり１つのバッファだけが割当
てられる場合には、直ちに１つのＩ／Ｏオペレーション
だけが実行可能となり、ディスクから主記憶装置へのデ
ータ転送レートを圧迫する。更に、プロセッサにより中
間バッファに或いは中間バッファからコピーされる大量
のデータのために、プロセッサのオーバヘッドは増加す
る。
ートしない周辺装置においては、補助記憶装置から主記
憶装置へのデータ転送のために、全Ｉ／Ｏ要求を中間バ
ッファに読出し、ここからこれらの要求をアプリケーシ
ョン・アドレス空間にコピーする機構が存在する。書込
みオペレーションでは、全Ｉ／Ｏ要求は中間バッファに
コピーされ、次に補助記憶装置に書込まれる。補助記憶
装置を最適に使用するために、通常、同時に３つのオペ
レーションが処理される。それらは（ｉ）現実行中のＩ
／Ｏオペレーション、（ｉｉ）丁度実行を完了してステ
ータスを返却中のＩ／Ｏオペレーション、（ｉｉｉ）現
Ｉ／Ｏの完了時のために備えられるＩ／Ｏオペレーショ
ンである。これにより、補助記憶装置を最適に使用する
ためには、１ディスク当たり３つの中間バッファを用意
することが必要となり、各中間バッファは全Ｉ／Ｏオペ
レーションをバッファするために十分な長さを有する必
要がある。１ディスク当たり１つのバッファだけが割当
てられる場合には、直ちに１つのＩ／Ｏオペレーション
だけが実行可能となり、ディスクから主記憶装置へのデ
ータ転送レートを圧迫する。更に、プロセッサにより中
間バッファに或いは中間バッファからコピーされる大量
のデータのために、プロセッサのオーバヘッドは増加す
る。
【０００７】ＯＳ／２ Ｖ２．０環境では、ＯＳ／２カ
ーネルがデバイス・ドライバからの情報により、その装
置が分散／集合機能をサポートせず、従って生成される
分散／集合リストが１つの入力だけしか含んでいないこ
とを認識する。
ーネルがデバイス・ドライバからの情報により、その装
置が分散／集合機能をサポートせず、従って生成される
分散／集合リストが１つの入力だけしか含んでいないこ
とを認識する。
【０００８】
【課題を解決するための手段】本発明はシステム・メモ
リがページ形式に配列され、補助記憶装置が分散／集合
機能をサポートしない従来システムの欠点を改善するも
のである。従って、本発明はその一側面として、主記憶
装置が物理アドレス空間及び仮想アドレス空間の両方に
おいてページに分割されるデータ処理システムにおけ
る、主記憶装置と補助記憶装置との間のデータ転送方法
を提供する。この方法はデータ処理システム内のプロセ
ッサ上で実行されるプログラムから、上記仮想アドレス
空間における少なくとも１セクタを含むデータ転送を要
求するステップ、各データ転送に対し、完全に物理ペー
ジ内に配置される要求セクタの識別、及び不連続な物理
ページ間の境界を横断するセクタの識別を決定するステ
ップ、及び物理ページ内に配置されるセクタに対して、
補助記憶装置と主記憶装置との間で直接ＤＭＡによりセ
クタを転送するステップ、及び上記境界を横断するセク
タに対して、各セクタを主記憶装置（読出し期間中）或
いは補助記憶装置（書込み期間中）のいずれかに、中間
バッファを介して転送するステップを含む。
リがページ形式に配列され、補助記憶装置が分散／集合
機能をサポートしない従来システムの欠点を改善するも
のである。従って、本発明はその一側面として、主記憶
装置が物理アドレス空間及び仮想アドレス空間の両方に
おいてページに分割されるデータ処理システムにおけ
る、主記憶装置と補助記憶装置との間のデータ転送方法
を提供する。この方法はデータ処理システム内のプロセ
ッサ上で実行されるプログラムから、上記仮想アドレス
空間における少なくとも１セクタを含むデータ転送を要
求するステップ、各データ転送に対し、完全に物理ペー
ジ内に配置される要求セクタの識別、及び不連続な物理
ページ間の境界を横断するセクタの識別を決定するステ
ップ、及び物理ページ内に配置されるセクタに対して、
補助記憶装置と主記憶装置との間で直接ＤＭＡによりセ
クタを転送するステップ、及び上記境界を横断するセク
タに対して、各セクタを主記憶装置（読出し期間中）或
いは補助記憶装置（書込み期間中）のいずれかに、中間
バッファを介して転送するステップを含む。
【０００９】主記憶装置から補助記憶装置へのデータ転
送期間（書込みオペレーション）において、不連続な物
理ページ間の境界を横断すると判断された各セクタに対
し、本方法は好適には、更にシステム・プロセッサの制
御の下で、セクタの一部をある物理ページから中間バッ
ファにコピーし、そのセクタの残りの部分を不連続な物
理ページからバッファにコピーするステップ、及びセク
タを中間主記憶装置から補助記憶装置にＤＭＡにより転
送するステップを含む。
送期間（書込みオペレーション）において、不連続な物
理ページ間の境界を横断すると判断された各セクタに対
し、本方法は好適には、更にシステム・プロセッサの制
御の下で、セクタの一部をある物理ページから中間バッ
ファにコピーし、そのセクタの残りの部分を不連続な物
理ページからバッファにコピーするステップ、及びセク
タを中間主記憶装置から補助記憶装置にＤＭＡにより転
送するステップを含む。
【００１０】補助記憶装置から主記憶装置へのデータ転
送の期間（読出しオペレーション）において、不連続な
物理ページ間の境界を横断する各セクタに対し、本方法
はシステム・プロセッサの制御の下で、セクタを中間バ
ッファにＤＭＡにより転送し、セクタの一部をある物理
ページの末尾にコピーし、そのセクタの残りの部分を不
連続なページの先頭にコピーするステップを含む。
送の期間（読出しオペレーション）において、不連続な
物理ページ間の境界を横断する各セクタに対し、本方法
はシステム・プロセッサの制御の下で、セクタを中間バ
ッファにＤＭＡにより転送し、セクタの一部をある物理
ページの末尾にコピーし、そのセクタの残りの部分を不
連続なページの先頭にコピーするステップを含む。
【００１１】従って本発明の技術を使用することによ
り、データ転送（Ｉ／Ｏ）要求が連続的ページ・セット
内に存在する時には、全てのデータはＩ／Ｏ要求により
指定されるアドレスで開始される主記憶装置内に直接Ｄ
ＭＡ転送される。
り、データ転送（Ｉ／Ｏ）要求が連続的ページ・セット
内に存在する時には、全てのデータはＩ／Ｏ要求により
指定されるアドレスで開始される主記憶装置内に直接Ｄ
ＭＡ転送される。
【００１２】データ転送要求がセクタ境界上に整列して
配置され、多数の不連続な物理ページを横断する場合に
は、Ｉ／Ｏ要求は横断するページ数に等しい多数の小さ
な要求に分割され、各小要求に対応するデータが主記憶
装置と補助記憶装置との間で直接ＤＭＡ転送される。
配置され、多数の不連続な物理ページを横断する場合に
は、Ｉ／Ｏ要求は横断するページ数に等しい多数の小さ
な要求に分割され、各小要求に対応するデータが主記憶
装置と補助記憶装置との間で直接ＤＭＡ転送される。
【００１３】Ｉ／Ｏ要求が多数の不連続な物理ページを
横断し、セクタ境界上に整列して配置されない場合に
は、１ページ内に完全に含まれるセクタについては、主
記憶装置と補助記憶装置との間で直接ＤＭＡ転送され、
ページ境界を横断するセクタについては、主記憶装置と
補助記憶装置との間を中間バッファを介して転送され
る。
横断し、セクタ境界上に整列して配置されない場合に
は、１ページ内に完全に含まれるセクタについては、主
記憶装置と補助記憶装置との間で直接ＤＭＡ転送され、
ページ境界を横断するセクタについては、主記憶装置と
補助記憶装置との間を中間バッファを介して転送され
る。
【００１４】本発明の第２の側面によれば、分散／集合
機能をサポートしない補助記憶装置において有効に使用
できるデータ処理システムが提供される。この処理シス
テムは、システム主記憶装置と補助記憶装置との間のデ
ータ転送時に、本発明の方法を実施する手段を含む。
機能をサポートしない補助記憶装置において有効に使用
できるデータ処理システムが提供される。この処理シス
テムは、システム主記憶装置と補助記憶装置との間のデ
ータ転送時に、本発明の方法を実施する手段を含む。
【００１５】
【実施例】ＯＳ／２オペレーティング・システムは多数
の機能的に相互接続されるコンポーネントにより構成さ
れ、これらのいくつかが図１に示される。ＯＳ／２構造
の中心にはＯＳ／２カーネル１０が存在し、これはスー
パバイザ特権を実行する制御プログラムを含む。カーネ
ルはデバイス・ドライバを使用して、システム・ハード
ウェアに接続される周辺装置を含むシステム・ハードウ
ェア資源をアクセスする。システム・プロセッサ（図示
せず）上で実行されるアプリケーション１２は、ＯＳ／
２ ＡＰＩを介して、ＯＳ／２カーネルにデータを要求
する。ＯＳ／２オペレーティング・システム、及びＯＳ
／２デバイス・ドライバは、数多くの出版物により詳し
く述べられており、例えばDeitel及びKoganによる^TheD
esign of OS/2^（ISBN0-201-54889-5）などがある。
の機能的に相互接続されるコンポーネントにより構成さ
れ、これらのいくつかが図１に示される。ＯＳ／２構造
の中心にはＯＳ／２カーネル１０が存在し、これはスー
パバイザ特権を実行する制御プログラムを含む。カーネ
ルはデバイス・ドライバを使用して、システム・ハード
ウェアに接続される周辺装置を含むシステム・ハードウ
ェア資源をアクセスする。システム・プロセッサ（図示
せず）上で実行されるアプリケーション１２は、ＯＳ／
２ ＡＰＩを介して、ＯＳ／２カーネルにデータを要求
する。ＯＳ／２オペレーティング・システム、及びＯＳ
／２デバイス・ドライバは、数多くの出版物により詳し
く述べられており、例えばDeitel及びKoganによる^TheD
esign of OS/2^（ISBN0-201-54889-5）などがある。
【００１６】ＯＳ／２ Ｖ２．０はデバイス・マネージ
ャ１４（ＤＭ）を有するモジュラ・ディスク・デバイス
・ドライバ・システムを含む。これはＯＳ／２カーネル
にとっては、従来のデバイス・ドライバのように見える
が、アダプタ・デバイス・ドライバ（ＡＤＤ）と称され
るモジュールが接続されるスタブである。その１つが図
１にディスク・デバイス・ドライバ１６として示され、
これはディスク記憶装置１８にＩ／Ｏコマンドを発行す
る。図１のディスク・デバイス・ドライバ及びディスク
記憶装置は、分散／集合機能を実施するハードウェアを
含まない。後の説明では、こうした装置を^非ＳＧ装置^
と称することにする。図１では単一の記憶装置だけが示
されるが、本発明の技術は、いくつかのディスク記憶装
置を含むディスク・サブシステムにおいても、同様に効
果的に使用できることが評価されよう。
ャ１４（ＤＭ）を有するモジュラ・ディスク・デバイス
・ドライバ・システムを含む。これはＯＳ／２カーネル
にとっては、従来のデバイス・ドライバのように見える
が、アダプタ・デバイス・ドライバ（ＡＤＤ）と称され
るモジュールが接続されるスタブである。その１つが図
１にディスク・デバイス・ドライバ１６として示され、
これはディスク記憶装置１８にＩ／Ｏコマンドを発行す
る。図１のディスク・デバイス・ドライバ及びディスク
記憶装置は、分散／集合機能を実施するハードウェアを
含まない。後の説明では、こうした装置を^非ＳＧ装置^
と称することにする。図１では単一の記憶装置だけが示
されるが、本発明の技術は、いくつかのディスク記憶装
置を含むディスク・サブシステムにおいても、同様に効
果的に使用できることが評価されよう。
【００１７】ＯＳ／２ Ｖ２．０規定では、ＤＭとＡＤ
Ｄとの間にＡＤＤフィルタとして知られる追加モジュー
ルが配置され、これらは例えば暗号化などの付加価値機
能を実行するために提供される。図１の分散／集合型フ
ィルタ２０はこうしたＡＤＤフィルタであり、下流に位
置する非分散／集合型ディスク・デバイス・ドライバが
あたかも分散／集合機能を有するように見せる働きをす
る。これが実施される様子を次に示す。
Ｄとの間にＡＤＤフィルタとして知られる追加モジュー
ルが配置され、これらは例えば暗号化などの付加価値機
能を実行するために提供される。図１の分散／集合型フ
ィルタ２０はこうしたＡＤＤフィルタであり、下流に位
置する非分散／集合型ディスク・デバイス・ドライバが
あたかも分散／集合機能を有するように見せる働きをす
る。これが実施される様子を次に示す。
【００１８】アプリケーションからの各Ｉ／Ｏ要求はデ
ィスクとアプリケーション・メモリとの間で転送される
セクタの総数を指定する。Ｉ／Ｏ要求はページ当たり４
Ｋに相当する複数のページに渡ることが可能であるが、
これは仮想アドレス空間においては連続的であっても、
物理的には必ずしも連続的でない。Ｉ／Ｏ要求が常にセ
クタ（５１２バイト）境界上で開始されることを保証で
きれば、分散／集合をエミュレートするジョブは、単に
デバイス・ドライバにより受信される各Ｉ／Ｏ要求を多
数の小要求に切り分け、調整されたディスク・アドレス
及び主記憶装置アドレスに配置するだけで済む。不幸に
もこうした事態は通常発生せず、Ｉ／Ｏ要求はページ内
の任意のバイトから開始される。一般に、Ｉ／Ｏ要求は
以下の３つのカテゴリの内の１つに属する。 １）全Ｉ／Ｏ要求が１ページ或いはそれ以上の連続ペー
ジ内で開始及び終了する。 ２）全Ｉ／Ｏが連続ページのセット内に存在しないが、
セクタ境界上に整列して配置される。 ３）Ｉ／Ｏ要求が連続ページのセット内に存在せず、且
つセクタ境界上に整列して配置されない。
ィスクとアプリケーション・メモリとの間で転送される
セクタの総数を指定する。Ｉ／Ｏ要求はページ当たり４
Ｋに相当する複数のページに渡ることが可能であるが、
これは仮想アドレス空間においては連続的であっても、
物理的には必ずしも連続的でない。Ｉ／Ｏ要求が常にセ
クタ（５１２バイト）境界上で開始されることを保証で
きれば、分散／集合をエミュレートするジョブは、単に
デバイス・ドライバにより受信される各Ｉ／Ｏ要求を多
数の小要求に切り分け、調整されたディスク・アドレス
及び主記憶装置アドレスに配置するだけで済む。不幸に
もこうした事態は通常発生せず、Ｉ／Ｏ要求はページ内
の任意のバイトから開始される。一般に、Ｉ／Ｏ要求は
以下の３つのカテゴリの内の１つに属する。 １）全Ｉ／Ｏ要求が１ページ或いはそれ以上の連続ペー
ジ内で開始及び終了する。 ２）全Ｉ／Ｏが連続ページのセット内に存在しないが、
セクタ境界上に整列して配置される。 ３）Ｉ／Ｏ要求が連続ページのセット内に存在せず、且
つセクタ境界上に整列して配置されない。
【００１９】分散／集合フィルタは要求をこれらのカテ
ゴリに従い、最も効率よく処理するアルゴリズムを実施
する。
ゴリに従い、最も効率よく処理するアルゴリズムを実施
する。
【００２０】第１のカテゴリに属するＩ／Ｏ要求に対
し、フィルタ・アルゴリズムは分散／集合リストから、
その要求が連続的物理ページを横断することを判断し、
従ってＩ／Ｏ要求を変更せずにディスク・デバイス・ド
ライバに受渡す。ディスク・デバイス・ドライバは記憶
装置に対し、データをディスクから、分散／集合リスト
内において指定される単一の物理アドレスから始まるア
プリケーション・メモリに直接ＤＭＡ転送させる。
し、フィルタ・アルゴリズムは分散／集合リストから、
その要求が連続的物理ページを横断することを判断し、
従ってＩ／Ｏ要求を変更せずにディスク・デバイス・ド
ライバに受渡す。ディスク・デバイス・ドライバは記憶
装置に対し、データをディスクから、分散／集合リスト
内において指定される単一の物理アドレスから始まるア
プリケーション・メモリに直接ＤＭＡ転送させる。
【００２１】第２のカテゴリに属するＩ／Ｏ要求に対
し、ＯＳ／２ファイル・システムにより生成される分散
／集合リストは、その要求により横断されるページが物
理的に連続でないことを示す。Ｉ／Ｏ要求は分散／集合
フィルタにより、元のＩ／Ｏ要求により横断されるセク
タの数に等しい多数の小Ｉ／Ｏ要求に切り分けられる。
各ページ内のセクタは、各不連続な物理ページに対応し
て分散／集合リスト内に指定される開始物理アドレスに
或いはから、直接ＤＭＡ転送される。こうして全てのデ
ータがアプリケーション・メモリとディスク記憶装置と
の間で、スループットを最適化するようにＤＭＡ転送さ
れる。分散／集合フィルタが存在しない場合には、第２
のタイプのＩ／Ｏ要求において、全要求を中間バッファ
にＤＭＡ転送し、その後、プロセッサによりバッファか
らアプリケーション・メモリにコピーすることが余儀な
くされる。非ＳＧ装置においてこうした分散／集合フィ
ルタを使用することにより、データ転送スピードを極め
て向上させ、その一方で、装置内に比較的高価な分散／
集合ハードウェアを装備することを回避できることは評
価に値するものであろう。
し、ＯＳ／２ファイル・システムにより生成される分散
／集合リストは、その要求により横断されるページが物
理的に連続でないことを示す。Ｉ／Ｏ要求は分散／集合
フィルタにより、元のＩ／Ｏ要求により横断されるセク
タの数に等しい多数の小Ｉ／Ｏ要求に切り分けられる。
各ページ内のセクタは、各不連続な物理ページに対応し
て分散／集合リスト内に指定される開始物理アドレスに
或いはから、直接ＤＭＡ転送される。こうして全てのデ
ータがアプリケーション・メモリとディスク記憶装置と
の間で、スループットを最適化するようにＤＭＡ転送さ
れる。分散／集合フィルタが存在しない場合には、第２
のタイプのＩ／Ｏ要求において、全要求を中間バッファ
にＤＭＡ転送し、その後、プロセッサによりバッファか
らアプリケーション・メモリにコピーすることが余儀な
くされる。非ＳＧ装置においてこうした分散／集合フィ
ルタを使用することにより、データ転送スピードを極め
て向上させ、その一方で、装置内に比較的高価な分散／
集合ハードウェアを装備することを回避できることは評
価に値するものであろう。
【００２２】第３のカテゴリに属するＩ／Ｏ要求は、第
１及び第２のカテゴリのそれのようには直接的ではな
く、分散／集合フィルタによる、より多くの処理を必要
とする。
１及び第２のカテゴリのそれのようには直接的ではな
く、分散／集合フィルタによる、より多くの処理を必要
とする。
【００２３】連続ページ・セット内に存在せず、セクタ
境界上に整列していないＩ／Ｏ読出し要求の処理につい
て、図１及び図２を参照しながら詳細に説明する。以下
に示す例では、アプリケーションにより要求される転送
は９セクタ長を有する。各々が５１２バイト長を有する
９個のディスク・セクタが、図２にセクタＡからＩとし
て示されている。
境界上に整列していないＩ／Ｏ読出し要求の処理につい
て、図１及び図２を参照しながら詳細に説明する。以下
に示す例では、アプリケーションにより要求される転送
は９セクタ長を有する。各々が５１２バイト長を有する
９個のディスク・セクタが、図２にセクタＡからＩとし
て示されている。
【００２４】図２から理解されるように、アプリケーシ
ョンの仮想アドレス空間０−４０９５に相当する第１ペ
ージ（Ａ１）は、物理アドレス２８６７２−３２７６７
（４Ｋバイト）にマップされる。従って、仮想アドレス
４０００は物理アドレス３２６７２に対応する。次に、
アプリケーションの仮想アドレス空間４０９６−８１９
１に相当する第２ページ（Ａ２）は、物理アドレス１６
３８４−２０４７９（４Ｋバイト）にマップされる。ア
プリケーションの仮想アドレス空間８１９２−１２２８
７に相当する第３ページ（Ａ３）は、物理アドレス４９
１５２−５３２４８（４Ｋバイト）にマップされる。従
って、仮想アドレス８６０８は物理アドレス４９５６８
に対応する。仮想アドレスから物理アドレスへのマッピ
ングは、各Ｉ／Ｏ要求に対応してＯＳ／２ファイル・シ
ステムにより生成される分散／集合リスト内に含まれ
る。本実施例の分散／集合リストを表１に示す。
ョンの仮想アドレス空間０−４０９５に相当する第１ペ
ージ（Ａ１）は、物理アドレス２８６７２−３２７６７
（４Ｋバイト）にマップされる。従って、仮想アドレス
４０００は物理アドレス３２６７２に対応する。次に、
アプリケーションの仮想アドレス空間４０９６−８１９
１に相当する第２ページ（Ａ２）は、物理アドレス１６
３８４−２０４７９（４Ｋバイト）にマップされる。ア
プリケーションの仮想アドレス空間８１９２−１２２８
７に相当する第３ページ（Ａ３）は、物理アドレス４９
１５２−５３２４８（４Ｋバイト）にマップされる。従
って、仮想アドレス８６０８は物理アドレス４９５６８
に対応する。仮想アドレスから物理アドレスへのマッピ
ングは、各Ｉ／Ｏ要求に対応してＯＳ／２ファイル・シ
ステムにより生成される分散／集合リスト内に含まれ
る。本実施例の分散／集合リストを表１に示す。
【表１】 仮想アドレス 物理アドレス レングス（バイト） ４０００ ３２６７２ ９６ ４０９６ １６３８４ ４０９６ ８１９２ ４９１５２ ４１６
【００２５】図２から理解されるように、セクタＡ及び
Ｉはページ境界を跨いでいる。これらの各セクタの最初
の９６バイトは、あるページの終端にコピーされること
が必要であり、残りの４１６バイトは異なるページの先
頭にコピーされることが必要である。本発明のアルゴリ
ズムによれば、ＯＳ／２カーネルからデバイス・マネー
ジャを介して発生される各Ｉ／Ｏ要求３０は、２つの異
なるタイプのＩ／Ｏ要求に切り分けられる。第１のタイ
プはページ内に総合的に収まるセクタに対応し、第２の
タイプはページ境界を横断する単一のセクタに対応す
る。Ｉ／Ｏ要求をこのように分割する目的は、アプリケ
ーション・メモリにＤＭＡ転送可能なＩ／Ｏ部分を、Ｄ
ＭＡ転送不可能なＩ／Ｏ部分と分離することである。
Ｉはページ境界を跨いでいる。これらの各セクタの最初
の９６バイトは、あるページの終端にコピーされること
が必要であり、残りの４１６バイトは異なるページの先
頭にコピーされることが必要である。本発明のアルゴリ
ズムによれば、ＯＳ／２カーネルからデバイス・マネー
ジャを介して発生される各Ｉ／Ｏ要求３０は、２つの異
なるタイプのＩ／Ｏ要求に切り分けられる。第１のタイ
プはページ内に総合的に収まるセクタに対応し、第２の
タイプはページ境界を横断する単一のセクタに対応す
る。Ｉ／Ｏ要求をこのように分割する目的は、アプリケ
ーション・メモリにＤＭＡ転送可能なＩ／Ｏ部分を、Ｄ
ＭＡ転送不可能なＩ／Ｏ部分と分離することである。
【００２６】分散／集合リスト内で指定される各ページ
に対し、フィルタ内で実施される分散／集合アルゴリズ
ムは、ページ境界を横断することなく転送可能なセクタ
の最大数を決定する。単純な演算により論理ブロック・
アドレス及びこうした一連のセクタの数が計算される。
各一連のセクタに対し、フィルタは単一のＩ／Ｏ要求を
ディスク・デバイス・ドライバに発行し、デバイス・ド
ライバはそれに応答して、ディスク記憶装置にその要求
により指定されるデータを直接アプリケーション・メモ
リにＤＭＡ転送させる。本実施例では、セクタＢからＨ
は完全に単一のページ内に含まれるために、フィルタは
７セクタＩ／Ｏ要求２２をディスク・デバイス・ドライ
バに発行し、ディスク・デバイス・ドライバはセクタの
転送先のメモリの開始アドレスを指定する。これらの７
セクタはアプリケーションのアドレス空間に直接ＤＭＡ
転送される。
に対し、フィルタ内で実施される分散／集合アルゴリズ
ムは、ページ境界を横断することなく転送可能なセクタ
の最大数を決定する。単純な演算により論理ブロック・
アドレス及びこうした一連のセクタの数が計算される。
各一連のセクタに対し、フィルタは単一のＩ／Ｏ要求を
ディスク・デバイス・ドライバに発行し、デバイス・ド
ライバはそれに応答して、ディスク記憶装置にその要求
により指定されるデータを直接アプリケーション・メモ
リにＤＭＡ転送させる。本実施例では、セクタＢからＨ
は完全に単一のページ内に含まれるために、フィルタは
７セクタＩ／Ｏ要求２２をディスク・デバイス・ドライ
バに発行し、ディスク・デバイス・ドライバはセクタの
転送先のメモリの開始アドレスを指定する。これらの７
セクタはアプリケーションのアドレス空間に直接ＤＭＡ
転送される。
【００２７】不連続な物理ページ（セクタＡに対応する
Ｐ１及びＰ２、及びセクタＩに対応するＰ２及びＰ３）
を横断するセクタＡ及びＩの各々に対して、フィルタは
２つの単一のセクタＩ／Ｏ要求２４、２６をディスク・
デバイス・ドライバに発行する。デバイス・ドライバに
より発行される各Ｉ／Ｏコマンド２８は、セクタが転送
される中間バッファ１００及び１０２のＤＭＡアドレ
ス、及びディスク上におけるセクタのロケーションを指
定する。
Ｐ１及びＰ２、及びセクタＩに対応するＰ２及びＰ３）
を横断するセクタＡ及びＩの各々に対して、フィルタは
２つの単一のセクタＩ／Ｏ要求２４、２６をディスク・
デバイス・ドライバに発行する。デバイス・ドライバに
より発行される各Ｉ／Ｏコマンド２８は、セクタが転送
される中間バッファ１００及び１０２のＤＭＡアドレ
ス、及びディスク上におけるセクタのロケーションを指
定する。
【００２８】デバイス・ドライバからのＩ／Ｏコマンド
に応答して、物理ページＰ１及びＰ２を横断するセクタ
Ａは、５１２バイトのプライベート・バッファ１００に
ＤＭＡ転送される。システム・プロセッサは次にそのセ
クタの最初の９６バイトを、ページＰ１内の物理アドレ
ス３２７６２に対応する４０００から始まるアプリケー
ション・アドレス空間にコピーする。残りの４１６バイ
トは、ページＰ２内の物理アドレス１６３８４に対応す
る４０９６から始まるアプリケーション・アドレス空間
にコピーされる。
に応答して、物理ページＰ１及びＰ２を横断するセクタ
Ａは、５１２バイトのプライベート・バッファ１００に
ＤＭＡ転送される。システム・プロセッサは次にそのセ
クタの最初の９６バイトを、ページＰ１内の物理アドレ
ス３２７６２に対応する４０００から始まるアプリケー
ション・アドレス空間にコピーする。残りの４１６バイ
トは、ページＰ２内の物理アドレス１６３８４に対応す
る４０９６から始まるアプリケーション・アドレス空間
にコピーされる。
【００２９】デバイス・ドライバからのＩ／Ｏコマンド
に応答して、物理ページＰ２及びＰ３を横断するセクタ
Ｉは、５１２バイトのプライベート・バッファ１０２に
ＤＭＡ転送される。システム・プロセッサの制御によ
り、最初の９６バイトが仮想アドレス８０９６（ページ
Ｐ２内の物理アドレス２０４７９に対応）にコピーさ
れ、残りの４１６バイトは仮想アドレス８１９２（ペー
ジＰ３内の物理アドレス４９１５２に対応）にコピーさ
れる。このようにして本実施例では、データの大半（７
セクタ）がＤＭＡにより最も効率よく転送され、中間バ
ッファを介して転送されるのは２セクタだけに留まる。
に応答して、物理ページＰ２及びＰ３を横断するセクタ
Ｉは、５１２バイトのプライベート・バッファ１０２に
ＤＭＡ転送される。システム・プロセッサの制御によ
り、最初の９６バイトが仮想アドレス８０９６（ページ
Ｐ２内の物理アドレス２０４７９に対応）にコピーさ
れ、残りの４１６バイトは仮想アドレス８１９２（ペー
ジＰ３内の物理アドレス４９１５２に対応）にコピーさ
れる。このようにして本実施例では、データの大半（７
セクタ）がＤＭＡにより最も効率よく転送され、中間バ
ッファを介して転送されるのは２セクタだけに留まる。
【００３０】より多くのページをカバーするＩ／Ｏ要求
に対しても、オペレーションの原則は同じである。Ｉ／
Ｏ要求は分散／集合フィルタにより、前述の異なる２つ
のタイプの多数の小要求に分割される。ページ内の複数
の連続セクタに関連するフィルタからの各Ｉ／Ｏ要求
は、メモリに直接ＤＭＡ転送され、不連続なページ境界
を横断する単一のセクタに関連する各Ｉ／Ｏ要求は、中
間バッファを介して、主記憶装置と補助記憶装置との間
を転送される。
に対しても、オペレーションの原則は同じである。Ｉ／
Ｏ要求は分散／集合フィルタにより、前述の異なる２つ
のタイプの多数の小要求に分割される。ページ内の複数
の連続セクタに関連するフィルタからの各Ｉ／Ｏ要求
は、メモリに直接ＤＭＡ転送され、不連続なページ境界
を横断する単一のセクタに関連する各Ｉ／Ｏ要求は、中
間バッファを介して、主記憶装置と補助記憶装置との間
を転送される。
【００３１】６ページをカバーし、５つの不連続な物理
境界を横断するアプリケーションからのＩ／Ｏ要求の例
について考えてみると、第１のタイプの６つのＩ／Ｏ要
求と、第２のタイプの５つのＩ／Ｏ要求がデバイス・ド
ライバに発行される（第１及び第６ページにおいて、少
なくとも１個の完全なセクタ及びページ境界を横断する
セクタが存在すると仮定する）。旧来の記憶装置のよう
に、記憶装置が同時に１つのＩ／Ｏコマンドだけしか処
理できない場合、５１２バイトの中間バッファを１個だ
け用意すれば足りる。しかしながら、記憶装置が同時に
３つのＩ／Ｏコマンド（現在実行中のＩ／Ｏコマンド、
丁度完了してステータスを返却中のＩ／Ｏコマンド、及
び現のＩ／Ｏの完了時のために準備されるＩ／Ｏコマン
ド）を処理可能な場合、各ディスクは１個の１Ｋバッフ
ァ（２セクタ）を永久に割当てることが必要である。分
散／集合機能をサポートせず、本発明の利点を所持しな
い装置では、大容量のバッファ（転送可能な最大長に匹
敵する）を永久的に割当てることが必要となろう。
境界を横断するアプリケーションからのＩ／Ｏ要求の例
について考えてみると、第１のタイプの６つのＩ／Ｏ要
求と、第２のタイプの５つのＩ／Ｏ要求がデバイス・ド
ライバに発行される（第１及び第６ページにおいて、少
なくとも１個の完全なセクタ及びページ境界を横断する
セクタが存在すると仮定する）。旧来の記憶装置のよう
に、記憶装置が同時に１つのＩ／Ｏコマンドだけしか処
理できない場合、５１２バイトの中間バッファを１個だ
け用意すれば足りる。しかしながら、記憶装置が同時に
３つのＩ／Ｏコマンド（現在実行中のＩ／Ｏコマンド、
丁度完了してステータスを返却中のＩ／Ｏコマンド、及
び現のＩ／Ｏの完了時のために準備されるＩ／Ｏコマン
ド）を処理可能な場合、各ディスクは１個の１Ｋバッフ
ァ（２セクタ）を永久に割当てることが必要である。分
散／集合機能をサポートせず、本発明の利点を所持しな
い装置では、大容量のバッファ（転送可能な最大長に匹
敵する）を永久的に割当てることが必要となろう。
【００３２】本発明の技術を使用する書込みＩ／Ｏ要求
の処理について考えてみると、読出しオペレーションに
ついて説明したステップと実質的に反対のシーケンス・
ステップとなる。既述のものと同一の例を使用すると、
アプリケーションがディスク上のセクタＡからＩに書込
まれるページＡ１、Ａ２及びＡ３内の９セクタを指定す
るＩ／Ｏ要求を発行する。対応する９セクタＩ／Ｏ要求
が、ＯＳ／２カーネルにより、デバイス・マネージャを
介して分散／集合フィルタに発行され、同時に分散／集
合リストがＯＳ／２ファイル・システムにより生成され
る。分散／集合リストは表１で示されるものと同一の形
式を取る。フィルタはこのリストから、セクタに書込ま
れるデータが２つの不連続な物理ページ（Ｐ１及びＰ
２）内に位置することを判断し、セクタＡを構成するＰ
１及びＰ２内のデータが、システム・プロセッサによ
り、バッファ１００などの中間セクタ・バッファにコピ
ーされる。データは次にこのバッファからディスク上の
セクタＡにＤＭＡ転送される。セクタＩについても同様
に、セクタＩを構成するデータがシステム・プロセッサ
により、Ｐ２及びＰ３からバッファ１０２にコピーさ
れ、次にディスク上のセクタＩにＤＭＡ転送される。
の処理について考えてみると、読出しオペレーションに
ついて説明したステップと実質的に反対のシーケンス・
ステップとなる。既述のものと同一の例を使用すると、
アプリケーションがディスク上のセクタＡからＩに書込
まれるページＡ１、Ａ２及びＡ３内の９セクタを指定す
るＩ／Ｏ要求を発行する。対応する９セクタＩ／Ｏ要求
が、ＯＳ／２カーネルにより、デバイス・マネージャを
介して分散／集合フィルタに発行され、同時に分散／集
合リストがＯＳ／２ファイル・システムにより生成され
る。分散／集合リストは表１で示されるものと同一の形
式を取る。フィルタはこのリストから、セクタに書込ま
れるデータが２つの不連続な物理ページ（Ｐ１及びＰ
２）内に位置することを判断し、セクタＡを構成するＰ
１及びＰ２内のデータが、システム・プロセッサによ
り、バッファ１００などの中間セクタ・バッファにコピ
ーされる。データは次にこのバッファからディスク上の
セクタＡにＤＭＡ転送される。セクタＩについても同様
に、セクタＩを構成するデータがシステム・プロセッサ
により、Ｐ２及びＰ３からバッファ１０２にコピーさ
れ、次にディスク上のセクタＩにＤＭＡ転送される。
【００３３】本発明の実施例はＯＳ／２ Ｖ２．０オペ
レーティング・システムに関して述べられてきたが、当
業者には、本発明の技術がページド・メモリ方式で動作
する他のシステム（例えばＵＮＩＸ、ＭＶＳ、ＶＭな
ど）と、分散／集合ハードウェアを所持しない補助記憶
装置との間のデータ転送においても容易に使用できるこ
とが理解されよう。
レーティング・システムに関して述べられてきたが、当
業者には、本発明の技術がページド・メモリ方式で動作
する他のシステム（例えばＵＮＩＸ、ＭＶＳ、ＶＭな
ど）と、分散／集合ハードウェアを所持しない補助記憶
装置との間のデータ転送においても容易に使用できるこ
とが理解されよう。
【００３４】
【発明の効果】以上説明したように、本発明の方法及び
装置によれば、主記憶装置がページ形式に配列され、接
続される補助記憶装置が分散／集合機能をサポートしな
い従来のシステムと比較して、データ転送レートが向上
し、プロセッサ・オーバヘッドが低減する。本発明の技
術は、先行読出しバッファを高速半導体メモリにより保
持するディスク・サブシステムに最適であり、１転送当
たりのディスク回転を喪失しないバック・ツー・バック
書込みオペレーションが可能となる。
装置によれば、主記憶装置がページ形式に配列され、接
続される補助記憶装置が分散／集合機能をサポートしな
い従来のシステムと比較して、データ転送レートが向上
し、プロセッサ・オーバヘッドが低減する。本発明の技
術は、先行読出しバッファを高速半導体メモリにより保
持するディスク・サブシステムに最適であり、１転送当
たりのディスク回転を喪失しないバック・ツー・バック
書込みオペレーションが可能となる。
【図１】本発明による分散／集合機能を提供するシステ
ムのブロック図である。
ムのブロック図である。
【図２】ディスクとアプリケーション・メモリとの間の
データ転送を示す図である。
データ転送を示す図である。
１０ ＯＳ／２カーネル １２ アプリケーション １４ デバイス・マネージャ １６ ディスク・デバイス ２０ 分散／集合フィルタ ２２、２４、２６ セクタＩ／Ｏ要求 ２８ Ｉ／Ｏコマンド ３０ Ｉ／Ｏ要求 １００、１０２ 中間バッファ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ニコラス・シェイラー イギリス国エス・ピィ１ ３ワイ・エ イ、ウィルトシャイア、サリスベリ、ス クール・レーン、ザ・オールド・スクー ル・ハウス（番地なし) (56)参考文献 特開 昭56−118161（ＪＰ，Ａ) 実開 平３−54058（ＪＰ，Ｕ)
Claims (6)
- 【請求項１】第１の記憶装置が物理アドレス空間及び仮
想アドレス空間の両方においてページに分割されるデー
タ処理システムにおける上記第１の記憶装置と第２の記
憶装置との間のデータ転送方法であって、 上記データ処理システム内のプロセッサ上で実行される
プログラムから、上記仮想アドレス空間における複数の
セクタを含むデータ転送を要求するステップと、 各データ転送に対して、完全に物理ページ内に配置され
る要求セクタの識別、及び第１及び第２の不連続な物理
ページ間の境界を横断するセクタの識別を決定するステ
ップと、 物理ページ内に配置されるセクタに対して、第２の記憶
装置と第１の記憶装置との間でＤＭＡによりセクタを直
接転送するステップと、 上記第１及び第２の不連続な物理ページ間の境界を横断
するセクタに対して、各セクタを第１の記憶装置或いは
第２の記憶装置に中間バッファを介して転送するステッ
プと、 を含む方法。 - 【請求項２】上記第１の記憶装置から上記第２の記憶装
置へのデータ転送期間中に、上記第１及び第２の不連続
な物理ページ間の境界を横断すると判断される各セクタ
に対し、 上記プロセッサの制御の下で、上記セクタの一部を上記
第１の不連続な物理ページから中間バッファにコピー
し、上記セクタの残りの部分を上記第２の不連続な物理
ページから上記中間バッファにコピーするステップと、 上記セクタを上記中間バッファから上記第２の記憶装置
にＤＭＡにより転送するステップと、 を含む請求項１記載の方法。 - 【請求項３】上記第２の記憶装置から上記第１の記憶装
置へのデータ転送期間中に、上記第１及び第２の不連続
な物理ページ間の境界を横断する各セクタに対し、 上記プロセッサの制御の下で、上記セクタを中間バッフ
ァにＤＭＡにより転送し、上記セクタの一部を上記中間
バッファから上記第１の不連続な物理ページの末尾にコ
ピーし、上記セクタの残りの部分を上記中間バッファか
ら上記第２の不連続なページの先頭にコピーするステッ
プを含む請求項１記載の方法。 - 【請求項４】第１の記憶装置が物理アドレス空間及び仮
想アドレス空間の両方においてページに分割されるデー
タ処理システムにおける上記第１の記憶装置と第２の記
憶装置との間のデータ転送装置であって、 上記データ処理システム内のプロセッサ上で実行される
プログラムから、上記仮想アドレス空間における複数の
セクタを含むデータ転送を要求する手段と、 各データ転送に対して、完全に物理ページ内に配置され
る要求セクタの識別、及び第１及び第２の不連続な物理
ページ間の境界を横断するセクタの識別を決定する手段
と、 物理ページ内に配置されるセクタに対して、第２の記憶
装置と第１の記憶装置との間でＤＭＡによりセクタを直
接転送する手段と、 上記第１及び第２の不連続な物理ページ間の境界を横断
するセクタに対して、各セクタを第１の記憶装置或いは
第２の記憶装置に中間バッファを介して転送する手段
と、 を含む装置。 - 【請求項５】上記第１の記憶装置から上記第２の記憶装
置へのデータ転送期間中に、上記第１及び第２の不連続
な物理ページ間の境界を横断すると判断される各セクタ
に対し、 上記プロセッサの制御の下で、上記セクタの一部を上記
第１の不連続な物理ページから中間バッファにコピー
し、上記セクタの残りの部分を上記第２の不連続な物理
ページから上記中間バッファにコピーする手段と、 上記セクタを上記中間バッファから上記第２の記憶装置
にＤＭＡにより転送する手段と、 を含む請求項４記載の装置。 - 【請求項６】上記第２の記憶装置から上記第１の記憶装
置へのデータ転送期間中に、上記第１及び第２の不連続
な物理ページ間の境界を横断する各セクタに対し、 上記プロセッサの制御の下で、上記セクタを中間バッフ
ァにＤＭＡにより転送し、上記セクタの一部を上記中間
バッファから上記第１の不連続な物理ページの末尾にコ
ピーし、上記セクタの残りの部分を上記中間バッファか
ら上記第２の不連続なページの先頭にコピーする手段を
含む請求項４記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9219949A GB2270780A (en) | 1992-09-21 | 1992-09-21 | Scatter-gather in data processing systems. |
| GB9219949.6 | 1992-09-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06131259A JPH06131259A (ja) | 1994-05-13 |
| JP2582520B2 true JP2582520B2 (ja) | 1997-02-19 |
Family
ID=10722256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156443A Expired - Lifetime JP2582520B2 (ja) | 1992-09-21 | 1993-06-28 | メモリと補助記憶装置間のデータ転送方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5497476A (ja) |
| EP (1) | EP0589664A1 (ja) |
| JP (1) | JP2582520B2 (ja) |
| GB (1) | GB2270780A (ja) |
Families Citing this family (88)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687392A (en) * | 1994-05-11 | 1997-11-11 | Microsoft Corporation | System for allocating buffer to transfer data when user buffer is mapped to physical region that does not conform to physical addressing limitations of controller |
| US5813025A (en) * | 1994-08-10 | 1998-09-22 | Unisys Corporation | System and method for providing variable sector-format operation to a disk access system |
| DE69614291T2 (de) * | 1995-03-17 | 2001-12-06 | Lsi Logic Corp | (n+i) Ein/Ausgabekanälesteuerung, mit (n) Datenverwaltern, in einer homogenen Software-Programmierbetriebsumgebung |
| US5768628A (en) * | 1995-04-14 | 1998-06-16 | Nvidia Corporation | Method for providing high quality audio by storing wave tables in system memory and having a DMA controller on the sound card for transferring the wave tables |
| JP3133004B2 (ja) * | 1996-11-21 | 2001-02-05 | 株式会社日立製作所 | ディスクアレイ装置およびその制御方法 |
| US6105075A (en) * | 1997-08-05 | 2000-08-15 | Adaptec, Inc. | Scatter gather memory system for a hardware accelerated command interpreter engine |
| US5931920A (en) * | 1997-08-05 | 1999-08-03 | Adaptec, Inc. | Command interpreter system in an I/O controller |
| US6021462A (en) * | 1997-08-29 | 2000-02-01 | Apple Computer, Inc. | Methods and apparatus for system memory efficient disk access to a raid system using stripe control information |
| US6901481B2 (en) | 2000-04-14 | 2005-05-31 | Stratus Technologies Bermuda Ltd. | Method and apparatus for storing transactional information in persistent memory |
| US6802022B1 (en) | 2000-04-14 | 2004-10-05 | Stratus Technologies Bermuda Ltd. | Maintenance of consistent, redundant mass storage images |
| US6862689B2 (en) | 2001-04-12 | 2005-03-01 | Stratus Technologies Bermuda Ltd. | Method and apparatus for managing session information |
| US6791555B1 (en) * | 2000-06-23 | 2004-09-14 | Micron Technology, Inc. | Apparatus and method for distributed memory control in a graphics processing system |
| US6948010B2 (en) * | 2000-12-20 | 2005-09-20 | Stratus Technologies Bermuda Ltd. | Method and apparatus for efficiently moving portions of a memory block |
| US6886171B2 (en) * | 2001-02-20 | 2005-04-26 | Stratus Technologies Bermuda Ltd. | Caching for I/O virtual address translation and validation using device drivers |
| US6766413B2 (en) | 2001-03-01 | 2004-07-20 | Stratus Technologies Bermuda Ltd. | Systems and methods for caching with file-level granularity |
| US6874102B2 (en) * | 2001-03-05 | 2005-03-29 | Stratus Technologies Bermuda Ltd. | Coordinated recalibration of high bandwidth memories in a multiprocessor computer |
| US7447795B2 (en) * | 2001-04-11 | 2008-11-04 | Chelsio Communications, Inc. | Multi-purpose switching network interface controller |
| US6996750B2 (en) * | 2001-05-31 | 2006-02-07 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for computer bus error termination |
| US6678754B1 (en) * | 2001-07-30 | 2004-01-13 | Lsi Logic Corporation | Methods and structure for recursive scatter/gather lists |
| US7133972B2 (en) * | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
| US7130932B1 (en) * | 2002-07-08 | 2006-10-31 | Adaptec, Inc. | Method and apparatus for increasing the performance of communications between a host processor and a SATA or ATA device |
| US7200024B2 (en) * | 2002-08-02 | 2007-04-03 | Micron Technology, Inc. | System and method for optically interconnecting memory devices |
| US7117316B2 (en) * | 2002-08-05 | 2006-10-03 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
| US7254331B2 (en) * | 2002-08-09 | 2007-08-07 | Micron Technology, Inc. | System and method for multiple bit optical data transmission in memory systems |
| US7149874B2 (en) * | 2002-08-16 | 2006-12-12 | Micron Technology, Inc. | Memory hub bypass circuit and method |
| US7836252B2 (en) * | 2002-08-29 | 2010-11-16 | Micron Technology, Inc. | System and method for optimizing interconnections of memory devices in a multichip module |
| US6820181B2 (en) * | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Method and system for controlling memory accesses to memory modules having a memory hub architecture |
| US7102907B2 (en) * | 2002-09-09 | 2006-09-05 | Micron Technology, Inc. | Wavelength division multiplexed memory module, memory system and method |
| US7219169B2 (en) * | 2002-09-30 | 2007-05-15 | Sun Microsystems, Inc. | Composite DMA disk controller for efficient hardware-assisted data transfer operations |
| ES2221557B1 (es) * | 2003-03-17 | 2005-10-01 | Universitat Politecnica De Catalunya | Dispositivo de recepcion doppler/delay y almacenamiento de señales gps. |
| US20070011398A1 (en) * | 2003-05-26 | 2007-01-11 | Koninklijke Philips Electronics N.V. | Method and device for transferring data between a main memory and a storage device |
| US7245145B2 (en) * | 2003-06-11 | 2007-07-17 | Micron Technology, Inc. | Memory module and method having improved signal routing topology |
| US7120727B2 (en) * | 2003-06-19 | 2006-10-10 | Micron Technology, Inc. | Reconfigurable memory module and method |
| US7260685B2 (en) * | 2003-06-20 | 2007-08-21 | Micron Technology, Inc. | Memory hub and access method having internal prefetch buffers |
| US7107415B2 (en) * | 2003-06-20 | 2006-09-12 | Micron Technology, Inc. | Posted write buffers and methods of posting write requests in memory modules |
| US7428644B2 (en) * | 2003-06-20 | 2008-09-23 | Micron Technology, Inc. | System and method for selective memory module power management |
| US7389364B2 (en) * | 2003-07-22 | 2008-06-17 | Micron Technology, Inc. | Apparatus and method for direct memory access in a hub-based memory system |
| US7210059B2 (en) * | 2003-08-19 | 2007-04-24 | Micron Technology, Inc. | System and method for on-board diagnostics of memory modules |
| US7133991B2 (en) * | 2003-08-20 | 2006-11-07 | Micron Technology, Inc. | Method and system for capturing and bypassing memory transactions in a hub-based memory system |
| US20050050237A1 (en) * | 2003-08-28 | 2005-03-03 | Jeddeloh Joseph M. | Memory module and method having on-board data search capabilities and processor-based system using such memory modules |
| US7136958B2 (en) * | 2003-08-28 | 2006-11-14 | Micron Technology, Inc. | Multiple processor system and method including multiple memory hub modules |
| US7310752B2 (en) * | 2003-09-12 | 2007-12-18 | Micron Technology, Inc. | System and method for on-board timing margin testing of memory modules |
| US7194593B2 (en) * | 2003-09-18 | 2007-03-20 | Micron Technology, Inc. | Memory hub with integrated non-volatile memory |
| US7120743B2 (en) * | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
| US7234070B2 (en) * | 2003-10-27 | 2007-06-19 | Micron Technology, Inc. | System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding |
| US7216196B2 (en) * | 2003-12-29 | 2007-05-08 | Micron Technology, Inc. | Memory hub and method for memory system performance monitoring |
| US7330992B2 (en) * | 2003-12-29 | 2008-02-12 | Micron Technology, Inc. | System and method for read synchronization of memory modules |
| US7188219B2 (en) * | 2004-01-30 | 2007-03-06 | Micron Technology, Inc. | Buffer control system and method for a memory system having outstanding read and write request buffers |
| US7788451B2 (en) | 2004-02-05 | 2010-08-31 | Micron Technology, Inc. | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
| US7412574B2 (en) * | 2004-02-05 | 2008-08-12 | Micron Technology, Inc. | System and method for arbitration of memory responses in a hub-based memory system |
| US7181584B2 (en) * | 2004-02-05 | 2007-02-20 | Micron Technology, Inc. | Dynamic command and/or address mirroring system and method for memory modules |
| US7366864B2 (en) * | 2004-03-08 | 2008-04-29 | Micron Technology, Inc. | Memory hub architecture having programmable lane widths |
| US7257683B2 (en) * | 2004-03-24 | 2007-08-14 | Micron Technology, Inc. | Memory arbitration system and method having an arbitration packet protocol |
| US7120723B2 (en) * | 2004-03-25 | 2006-10-10 | Micron Technology, Inc. | System and method for memory hub-based expansion bus |
| US7447240B2 (en) * | 2004-03-29 | 2008-11-04 | Micron Technology, Inc. | Method and system for synchronizing communications links in a hub-based memory system |
| US7213082B2 (en) | 2004-03-29 | 2007-05-01 | Micron Technology, Inc. | Memory hub and method for providing memory sequencing hints |
| US6980042B2 (en) * | 2004-04-05 | 2005-12-27 | Micron Technology, Inc. | Delay line synchronizer apparatus and method |
| US7590797B2 (en) * | 2004-04-08 | 2009-09-15 | Micron Technology, Inc. | System and method for optimizing interconnections of components in a multichip memory module |
| US7162567B2 (en) * | 2004-05-14 | 2007-01-09 | Micron Technology, Inc. | Memory hub and method for memory sequencing |
| US7222213B2 (en) * | 2004-05-17 | 2007-05-22 | Micron Technology, Inc. | System and method for communicating the synchronization status of memory modules during initialization of the memory modules |
| US7831745B1 (en) | 2004-05-25 | 2010-11-09 | Chelsio Communications, Inc. | Scalable direct memory access using validation of host and scatter gather engine (SGE) generation indications |
| US7363419B2 (en) | 2004-05-28 | 2008-04-22 | Micron Technology, Inc. | Method and system for terminating write commands in a hub-based memory system |
| US7519788B2 (en) | 2004-06-04 | 2009-04-14 | Micron Technology, Inc. | System and method for an asynchronous data buffer having buffer write and read pointers |
| US7310748B2 (en) | 2004-06-04 | 2007-12-18 | Micron Technology, Inc. | Memory hub tester interface and method for use thereof |
| DE602005003987T2 (de) * | 2004-07-23 | 2008-12-11 | Stmicroelectronics S.A. | Verfahren zur Programmierung einer System auf Chip DMA Steuerung, sowie ein System auf Chip dafür. |
| US7392331B2 (en) * | 2004-08-31 | 2008-06-24 | Micron Technology, Inc. | System and method for transmitting data packets in a computer system having a memory hub architecture |
| US20060168407A1 (en) * | 2005-01-26 | 2006-07-27 | Micron Technology, Inc. | Memory hub system and method having large virtual page size |
| US7277986B2 (en) * | 2005-03-30 | 2007-10-02 | Emc Corporation | Sector-edge cache |
| US7647557B2 (en) * | 2005-06-29 | 2010-01-12 | Intel Corporation | Techniques for shuffling video information |
| US7715436B1 (en) | 2005-11-18 | 2010-05-11 | Chelsio Communications, Inc. | Method for UDP transmit protocol offload processing with traffic management |
| US7616563B1 (en) | 2005-08-31 | 2009-11-10 | Chelsio Communications, Inc. | Method to implement an L4-L7 switch using split connections and an offloading NIC |
| US7724658B1 (en) | 2005-08-31 | 2010-05-25 | Chelsio Communications, Inc. | Protocol offload transmit traffic management |
| US7660306B1 (en) | 2006-01-12 | 2010-02-09 | Chelsio Communications, Inc. | Virtualizing the operation of intelligent network interface circuitry |
| US7660264B1 (en) | 2005-12-19 | 2010-02-09 | Chelsio Communications, Inc. | Method for traffic schedulign in intelligent network interface circuitry |
| US7760733B1 (en) | 2005-10-13 | 2010-07-20 | Chelsio Communications, Inc. | Filtering ingress packets in network interface circuitry |
| US8935406B1 (en) | 2007-04-16 | 2015-01-13 | Chelsio Communications, Inc. | Network adaptor configured for connection establishment offload |
| US7826350B1 (en) | 2007-05-11 | 2010-11-02 | Chelsio Communications, Inc. | Intelligent network adaptor with adaptive direct data placement scheme |
| US8589587B1 (en) | 2007-05-11 | 2013-11-19 | Chelsio Communications, Inc. | Protocol offload in intelligent network adaptor, including application level signalling |
| US8060644B1 (en) | 2007-05-11 | 2011-11-15 | Chelsio Communications, Inc. | Intelligent network adaptor with end-to-end flow control |
| US7831720B1 (en) | 2007-05-17 | 2010-11-09 | Chelsio Communications, Inc. | Full offload of stateful connections, with partial connection offload |
| JP4970141B2 (ja) * | 2007-05-25 | 2012-07-04 | 株式会社東芝 | 情報再生装置および情報再生方法 |
| US20110004732A1 (en) * | 2007-06-06 | 2011-01-06 | 3Leaf Networks, Inc. | DMA in Distributed Shared Memory System |
| US8219778B2 (en) * | 2008-02-27 | 2012-07-10 | Microchip Technology Incorporated | Virtual memory interface |
| US8918559B2 (en) * | 2011-06-06 | 2014-12-23 | International Business Machines Corporation | Partitioning of a variable length scatter gather list |
| US9195581B2 (en) * | 2011-07-01 | 2015-11-24 | Apple Inc. | Techniques for moving data between memory types |
| US9047018B1 (en) * | 2012-03-20 | 2015-06-02 | Emc Corporation | Method and system for zero-copy disk IO using sector unaligned buffers |
| US10049061B2 (en) | 2012-11-12 | 2018-08-14 | International Business Machines Corporation | Active memory device gather, scatter, and filter |
| US11886365B2 (en) * | 2020-09-14 | 2024-01-30 | Apple Inc. | DMA control circuit with quality of service indications |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56118161A (en) * | 1980-02-25 | 1981-09-17 | Hitachi Ltd | Control device for external memory device |
| JPS63142416A (ja) * | 1986-12-04 | 1988-06-14 | Fujitsu Ltd | 入出力制御方式 |
| US5179667A (en) * | 1988-09-14 | 1993-01-12 | Silicon Graphics, Inc. | Synchronized DRAM control apparatus using two different clock rates |
| US5251303A (en) * | 1989-01-13 | 1993-10-05 | International Business Machines Corporation | System for DMA block data transfer based on linked control blocks |
| DE69132300T2 (de) * | 1990-03-12 | 2000-11-30 | Hewlett Packard Co | Durch Anwender festgelegter direkter Speicherzugriff mit Anwendung von virtuellen Adressen |
| JP3054058U (ja) * | 1998-05-14 | 1998-11-17 | 曾 憲 榮 | 固定具付義歯 |
-
1992
- 1992-09-21 GB GB9219949A patent/GB2270780A/en not_active Withdrawn
-
1993
- 1993-06-28 JP JP5156443A patent/JP2582520B2/ja not_active Expired - Lifetime
- 1993-09-20 EP EP93307441A patent/EP0589664A1/en not_active Withdrawn
- 1993-09-21 US US08/125,051 patent/US5497476A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0589664A1 (en) | 1994-03-30 |
| JPH06131259A (ja) | 1994-05-13 |
| GB9219949D0 (en) | 1992-11-04 |
| GB2270780A (en) | 1994-03-23 |
| US5497476A (en) | 1996-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582520B2 (ja) | メモリと補助記憶装置間のデータ転送方法 | |
| JP4219602B2 (ja) | 記憶制御装置および記憶制御装置の制御方法 | |
| JP3431972B2 (ja) | 仮想ディスクシステム | |
| US6205529B1 (en) | Method and apparatus for defragmenting a storage device using a copy function in the device control logic | |
| US8694563B1 (en) | Space recovery for thin-provisioned storage volumes | |
| US7020760B2 (en) | Hybrid logical block virtualization system for a storage area network | |
| US20150324297A1 (en) | Exporting guest spatial locality to hypervisors | |
| JP2000122902A (ja) | ログ構造記憶先にデ―タを書き込む方法、媒体及びデ―タ記憶システム | |
| US20060085663A1 (en) | Method for keeping snapshot image in a storage system | |
| JP2001166994A (ja) | 早期データ転送完了を利用してデータ記憶装置性能を改善するデータ記憶装置および方法 | |
| JP2008135055A (ja) | 計算機システムおよび二次記憶装置 | |
| JPH06110766A (ja) | 分割格納ファイルシステムのディレクトリ構成方法および計算機システム | |
| JP3111912B2 (ja) | ディスクキャッシュ制御方式 | |
| JP2980326B2 (ja) | ディスク制御装置 | |
| JP2001022614A (ja) | 階層形記憶システム | |
| JP2544039B2 (ja) | ディスクドライブ並列操作方法 | |
| KR100648065B1 (ko) | 입출력 가속 기술이 적용된 하드웨어용 파일 시스템 및 그파일 시스템에서의 데이터 처리 방법 | |
| JP3456234B2 (ja) | ターゲット装置 | |
| JP3376316B2 (ja) | ディスクアレイ装置及びそれに用いる高速通信方法並びにその制御プログラムを記録した記録媒体 | |
| JPH11184829A (ja) | デバイス間データ転送装置及びその方法 | |
| JPH10307687A (ja) | ディスクアレイ装置 | |
| JPH08339341A (ja) | 主記憶ページ選択方法 | |
| JPH0477916A (ja) | 磁気ディスク装置 | |
| JPH05225055A (ja) | 情報処理装置 | |
| JPH0744444A (ja) | 並列ファイル生成方法およびアクセス方法 |