JP2580962B2 - Collective panel device - Google Patents
Collective panel deviceInfo
- Publication number
- JP2580962B2 JP2580962B2 JP5204442A JP20444293A JP2580962B2 JP 2580962 B2 JP2580962 B2 JP 2580962B2 JP 5204442 A JP5204442 A JP 5204442A JP 20444293 A JP20444293 A JP 20444293A JP 2580962 B2 JP2580962 B2 JP 2580962B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- panel
- cpu
- identifier
- child
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、上位である親パネル
より、プログラムを格納したメモリから、複数の下位の
子パネルへプログラムをローディングする集合パネル装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a collective panel apparatus for loading a program from a memory storing a program to a plurality of lower child panels from an upper parent panel.
【0002】[0002]
【従来の技術】制御対象のそれぞれの装置に配置され、
実際にその装置の制御などを行う子パネルと、子パネル
の状態を制御したり制御対象の複数の装置全ての状態を
把握している親パネルとからなる集合パネル装置があ
る。図2は、この集合パネル装置の構成を示す構成図で
ある。同図において、10は親パネル、11は実行する
プログラムなどが格納されているメモリ(主メモリ)、
12は親パネル10のCPU(主CPU)、201〜2
09は子パネル、21はパネルを識別するための識別番
号が設定されているパネル認識アドレス設定スイッチ、
22は送られてくるアドレスとパネル認識アドレス設定
スイッチ21に設定されているパネル識別子とを比較す
る比較ブロック、26は比較ブロック22からの信号に
より制御され送られてくるデータを一時格納するメモリ
バッファ、27はCPU、28はCPU27が実行する
プログラムなどが格納されるメモリである。2. Description of the Related Art Each device to be controlled is arranged in a device,
There is an aggregate panel device including a child panel that actually controls the device and a parent panel that controls the status of the child panel and grasps the status of all of a plurality of devices to be controlled. FIG. 2 is a configuration diagram showing the configuration of this collective panel device. In the figure, 10 is a parent panel, 11 is a memory (main memory) storing programs to be executed, and the like.
Reference numeral 12 denotes a CPU (main CPU) of the parent panel 10, 201 to 2
09 is a child panel, 21 is a panel recognition address setting switch on which an identification number for identifying the panel is set,
Reference numeral 22 denotes a comparison block for comparing the transmitted address with the panel identifier set in the panel recognition address setting switch 21. Reference numeral 26 denotes a memory buffer which is controlled by a signal from the comparison block 22 and temporarily stores transmitted data. , 27 are CPUs, and 28 is a memory in which programs executed by the CPU 27 are stored.
【0003】また、30は親パネル10と子パネル20
1〜209の間で、プログラムを記憶する場所を指示す
るための識別子が転送されるアドレスバス、31はプロ
グラムそのものやデータなどが転送されるデータバス、
32は制御信号が転送されるコントロールバスである。
この集合パネル装置では、立ち上げ時に子パネルが動作
するための指示プログラムが親パネルからロードされ
る。親パネル10からロードされる指示プログラムは、
その行き先であるアドレスがアドレスバス20を介して
送られ、指示プログラム自身はデータバス31を介して
送られる。なお、子パネル202〜209はその構成が
子パネル201と同様であり、図2では省略した状態で
図示してある。[0003] Reference numeral 30 denotes a parent panel 10 and a child panel 20.
1 to 209, an address bus for transferring an identifier for designating a location for storing a program, 31 a data bus for transferring the program itself, data, and the like;
32 is a control bus to which control signals are transferred.
In this collective panel device, an instruction program for operating the child panel at startup is loaded from the parent panel. The instruction program loaded from the parent panel 10 is
The destination address is sent via the address bus 20, and the instruction program itself is sent via the data bus 31. The child panels 202 to 209 have the same configuration as the child panel 201, and are omitted from FIG.
【0004】以下、この集合パネル装置の立ち上げ時の
動作について説明する。集合パネル装置立ち上げ時に
は、親パネル10より子パネル201〜209に対し
て、それぞれ必要な指示プログラムをローディングす
る。ここでは、子パネル201〜207が指示プログラ
ムAを必要とし、子パネル208,209は指示プログ
ラムBを必要とする場合を考える。ここで、親パネル1
0は、子パネル201〜209との通信をそれぞれのパ
ネル認識アドレス設定スイッチ21に設定されているパ
ネル識別子を用いて、子パネル201〜209の区別を
行っている。[0004] The operation of the collective panel device at the time of startup will be described below. At the time of starting the collective panel device, a necessary instruction program is loaded from the parent panel 10 to the child panels 201 to 209. Here, it is assumed that the child panels 201 to 207 require the instruction program A, and the child panels 208 and 209 require the instruction program B. Here, parent panel 1
0 distinguishes the child panels 201 to 209 for communication with the child panels 201 to 209 using the panel identifiers set in the respective panel recognition address setting switches 21.
【0005】まず、親パネル10ではCPU12が、子
パネル201のパネル認識アドレス設定スイッチ21に
設定されているパネル識別子とメモリ11に格納されて
いる指示プログラムAを、それぞれアドレスバス30と
データバス31にローディングする。子パネル201で
は、アドレスバス30を介して送られてくるパネル識別
子を比較ブロック22で自身のパネル認識アドレス設定
スイッチ21に設定されている値と比較する。ここで
は、送られてきたパネル識別子と自身のパネル認識アド
レス設定スイッチ21に設定されている値とが一致する
ので、比較ブロック22のメモリバッファ26に対する
出力が「0」となり、メモリバッファ26への書き込み
が許可される。従って、データバス31を介して送られ
てくる指示プログラムAが、メモリバッファ26へ書き
込まれることになる。[0005] First, in the parent panel 10, the CPU 12 transmits the panel identifier set in the panel recognition address setting switch 21 of the child panel 201 and the instruction program A stored in the memory 11 to the address bus 30 and the data bus 31, respectively. To load. The child panel 201 compares the panel identifier sent via the address bus 30 with the value set in its own panel recognition address setting switch 21 in the comparison block 22. Here, since the transmitted panel identifier matches the value set in its own panel recognition address setting switch 21, the output of the comparison block 22 to the memory buffer 26 becomes "0", Writing is allowed. Therefore, the instruction program A sent via the data bus 31 is written into the memory buffer 26.
【0006】一方、他の子パネルでは、データバス30
を介して送られてくるパネル識別子が、自身のパネル認
識アドレス設定スイッチ21に設定されているパネル識
別子と異なるので、比較ブロック22のメモリバッファ
26に対する出力は「1」であり、メモリバッファ26
の書き込みは許可されない。すなわち、以上のことによ
り、親パネル10は、指示プログラムをローディングす
るとき、パネル識別子も同時に送るので、このパネル識
別子と一致する子パネルのみローディングされたデータ
を受け取ることができ、子パネルの識別が可能となる。On the other hand, in the other child panels, the data bus 30
Is different from the panel identifier set in its own panel recognition address setting switch 21, the output of the comparison block 22 to the memory buffer 26 is "1",
Is not allowed. That is, when the parent panel 10 loads the instruction program, the panel identifier is also transmitted at the same time, so that only the child panel that matches the panel identifier can receive the loaded data. It becomes possible.
【0007】そして、子パネル201では、メモリバッ
ファ26に書き込まれた指示プログラムを、CPU27
がメモリ28に転送してこの指示プログラムが動作可能
な状態とし、CPU27は正常に指示プログラムがロー
ディングされたことを、コントロールバス32を介して
親パネル10のCPU12に送信する。CPU12は、
これにより子パネル201への指示プログラムAのロー
ディングが完了したと判断し、次いで、同様にして子パ
ネル202〜207に指示プログラムAをローディング
し、子パネル208,209に指示プログラムBをロー
ディングする。In the child panel 201, the instruction program written in the memory buffer 26 is transmitted to the CPU 27.
Is transferred to the memory 28 to make this instruction program operable, and the CPU 27 transmits to the CPU 12 of the parent panel 10 via the control bus 32 that the instruction program has been normally loaded. The CPU 12
Thus, it is determined that the loading of the instruction program A to the child panel 201 has been completed. Then, the instruction program A is loaded to the child panels 202 to 207 in the same manner, and the instruction program B is loaded to the child panels 208 and 209.
【0008】[0008]
【発明が解決しようとする課題】従来は、以上のように
構成されていたので、指示プログラムをローディングす
る子パネルが多くなればなるほど、プログラムローディ
ングにかかる時間が多くなるという問題があった。親パ
ネルは、ローディングするプログラムが全て同一でない
場合は、ローディング対象の子パネルの識別を確実に行
って、間違ったプログラムローディングをしないように
する必要がある。したがって、従来では、複数の子パネ
ルに対して同一のプログラムをローディングする場合で
も、子パネル1つ1つに対応する識別子を用いて、1つ
の子パネルに対して1回のプログラムローディングを行
う必要があった。また、プログラムローディングにかか
る時間が多くなるので、親パネルの負担が大きいという
問題もあった。Conventionally, the above-mentioned structure is employed, so that there is a problem that the more child panels for loading the instruction program, the longer the time required for program loading. If the programs to be loaded are not all the same, the parent panel needs to identify the child panel to be loaded surely so as not to load the wrong program. Therefore, conventionally, even when the same program is loaded to a plurality of child panels, it is necessary to perform one program loading for one child panel using an identifier corresponding to each child panel. was there. In addition, there is a problem that the load on the parent panel is large because the time required for program loading is increased.
【0009】この発明は以上のような問題点を解消する
ためになされたものであり、集合パネル装置におけるプ
ログラムローディングに時間がかからないようにするこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to reduce the time required for program loading in a collective panel device.
【0010】[0010]
【課題を解決するための手段】この発明の集合パネル装
置は、子パネルは、ロードされる指示プログラムを識別
するためのプログラム識別子が設定されているプログラ
ム識別子設定部と、プログラム識別子設定部に設定され
ているプログラム識別子と同一のプログラム識別子を受
けたときはメモリバッファへの書き込みを可能とする第
2の信号を出力する第2の比較手段と、第1の信号と第
2の信号の少なくとも一方を受けたときはメモリバッフ
ァを書き込み可能とする書き込み制御手段と、CPUの
制御により親パネルに対してコントロールバスを介して
指示プログラムのローディングを要求するプログラムロ
ーディング要求を送信するローディング要求手段と、C
PUが親パネルに対する要求や返信を登録するレジスタ
とを有し、一方、親パネルは、プログラムローディング
要求を受けると、他のプログラムローディング要求を受
け付けないようにコントロールバスからの信号を制御す
る要求制御手段を有し、指示プログラムをローディング
するときはこの指示プログラムを識別するためのプログ
ラム識別子を同時に送信するものである。According to the collective panel device of the present invention , the child panels are set in a program identifier setting section in which a program identifier for identifying an instruction program to be loaded is set, and in the program identifier setting section. A second comparing means for outputting a second signal enabling writing to the memory buffer when receiving the same program identifier as the program identifier, and at least one of the first signal and the second signal Write control means for enabling the memory buffer to be written upon receipt of the command, loading request means for transmitting a program loading request for requesting loading of the instruction program to the parent panel via the control bus under the control of the CPU,
The PU has a register for registering requests and replies to the parent panel. On the other hand, when the parent panel receives a program loading request, the parent panel controls a signal from the control bus so as not to accept another program loading request. Means for transmitting a program identifier for identifying the instruction program when loading the instruction program.
【0011】[0011]
【作用】プログラムがローディングされると、子パネル
は、このプログラムと同時に送られてくるプログラムを
識別するための識別子により、ローディングされたプロ
グラムを受け取る判断を行う。When a program is loaded, the child panel determines whether to receive the loaded program by using an identifier for identifying the program sent at the same time as this program.
【0012】[0012]
【実施例】以下、この発明の1実施例について図を参照
して説明する。図1は、この発明の1実施例である集合
パネル装置の構成を示すブロック図である。同図におい
て、13はコントロールバス32を介して送られてくる
制御信号のCPU10に対する入力を制御する割り込み
ゲート(要求制御手段)、23は同一のプログラムで動
作するパネルでは同じ値を設定するプログラムロードア
ドレス設定スイッチ(プログラム識別子設定部)、24
はその値とアドレスバス30上の値とを比較する比較ブ
ロック、25は比較ブロック22と比較ブロック24の
出力の論理和をとるゲート回路(書き込み制御手段)、
26はこの論理和信号により書き込み制御されるメモリ
バッファ、33はプログラムローディング要求などが書
き込まれこれらを上位パネルに示すレジスタ、34はプ
ログラムのローディング要求をコントロールバス32に
出力する要求送信部であり、他は図2と同様である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a collective panel device according to one embodiment of the present invention. In the figure, reference numeral 13 denotes an interrupt gate (request control means) for controlling the input of a control signal sent via the control bus 32 to the CPU 10, and 23 denotes a program load for setting the same value on a panel operated by the same program. Address setting switch (program identifier setting unit), 24
Is a comparison block for comparing the value with the value on the address bus 30; 25 is a gate circuit (write control means) for taking the logical sum of the outputs of the comparison block 22 and the comparison block 24;
26 is a memory buffer that is write-controlled by the logical sum signal, 33 is a register in which program loading requests and the like are written, and these are shown in the upper panel. 34 is a request transmission unit that outputs a program loading request to the control bus 32. Others are the same as FIG.
【0013】以下、この集合パネル装置におけるプログ
ラムローディングの動作について説明する。ここでは、
子パネル201〜207が指示プログラムAを必要と
し、子パネル208,209は指示プログラムBを必要
とする場合を考える。まず、集合パネル装置立ち上げ時
には、各子パネル201〜209が、プログラムローデ
ィング要求をレジスタ33に書き込み、かつ、このプロ
グラムローディング要求を要求送信部34よりコントロ
ールバス32を介して親パネル10に送信する。The operation of program loading in the collective panel device will be described below. here,
It is assumed that the child panels 201 to 207 require the instruction program A, and the child panels 208 and 209 require the instruction program B. First, at the time of starting the collective panel device, each of the child panels 201 to 209 writes a program loading request to the register 33, and transmits this program loading request to the parent panel 10 from the request transmitting unit 34 via the control bus 32. .
【0014】親パネル10ではCPU12が、このプロ
グラムローディング要求のうちどれか1つを受け取る
と、すぐに割り込みゲート13を閉じて、他のプログラ
ムローディング要求を受け付けないようにする。そし
て、同時に、子パネル201〜209のレジスタ33の
内容を所定時間サーチする。このサーチにより、CPU
12は子パネルの要求しているプログラムを認識する。
例えば、この場合では、子パネル201〜207では自
身のレジスタに指示プログラムAのローディング要求が
書き込まれており、子パネル208,209では自身の
レジスタに指示プログラムBのローディング要求が書き
込まれており、CPU12はこれらを認識する。When the CPU 12 of the parent panel 10 receives any one of the program loading requests, it immediately closes the interrupt gate 13 so as not to accept another program loading request. At the same time, the contents of the register 33 of the child panels 201 to 209 are searched for a predetermined time. By this search, CPU
Numeral 12 recognizes the program requested by the child panel.
For example, in this case, in the child panels 201 to 207, the loading request of the instruction program A is written in its own register, and in the child panels 208 and 209, the loading request of the instruction program B is written in its own register. The CPU 12 recognizes these.
【0015】CPU12は、この認識により、まず、メ
モリ11より指示プログラムAを取り出してこれをデー
タバス31に出力する。そして、同時に指示プログラム
Aであるプログラム識別子「A」をアドレスバス30に
出力する。以上のことにより、アドレスバス30にはプ
ログラム識別子「A」がロードされ、データバスには指
示プログラムAがロードされる。Based on this recognition, the CPU 12 first takes out the instruction program A from the memory 11 and outputs it to the data bus 31. At the same time, it outputs the program identifier “A” as the instruction program A to the address bus 30. As described above, the program identifier "A" is loaded on the address bus 30, and the instruction program A is loaded on the data bus.
【0016】このとき、子パネル201〜207ではプ
ログラムロードアドレス設定スイッチ23にプログラム
識別子「A」設定されているので、アドレスバス30上
にロードされているプログラム識別子「A」と一致し、
このため比較ブロック24の出力は「0」となり、メモ
リバッファ26への書き込みが許可される。子パネル2
01〜207では、メモリバッファ26への書き込みが
許可されるので、データバス31にロードされた指示プ
ログラムAが、それぞれのメモリバッファ26へ書き込
まれる。At this time, in the child panels 201 to 207, since the program identifier "A" is set in the program load address setting switch 23, it matches the program identifier "A" loaded on the address bus 30,
Therefore, the output of the comparison block 24 becomes “0”, and writing to the memory buffer 26 is permitted. Child panel 2
In 01 to 207, writing to the memory buffer 26 is permitted, so that the instruction program A loaded on the data bus 31 is written to each memory buffer 26.
【0017】一方、プログラムロードアドレス設定スイ
ッチ23にプログラム識別子「B」が設定されている子
パネル208,209では、これがアドレスバス30上
のプログラム識別子「A」と異なる。従って、比較ブロ
ックの出力は「1」であり、メモリバッファ26への書
き込みは許可されず、データバス31上の指示プログラ
ムAはメモリバッファ26に書き込まれない。以上のこ
とにより、子パネル201〜207のメモリバッファ2
6には指示プログラムAが書き込まれ、これらのパネル
のCPU27では、メモリバッファ26に格納された指
示プログラムAを取り出してメモリ28に格納して、こ
の指示プログラムが動作可能な状態とし、CPU27は
正常に指示プログラムがローディングされたことをレジ
スタ33に書き込む。On the other hand, in the child panels 208 and 209 in which the program identifier "B" is set in the program load address setting switch 23, this differs from the program identifier "A" on the address bus 30. Therefore, the output of the comparison block is "1", writing to the memory buffer 26 is not permitted, and the instruction program A on the data bus 31 is not written to the memory buffer 26. By the above, the memory buffer 2 of the child panels 201 to 207
6, the instruction program A is written in the panel 27. The CPU 27 of these panels takes out the instruction program A stored in the memory buffer 26, stores it in the memory 28, and makes the instruction program operable. Is written in the register 33 to indicate that the instruction program has been loaded.
【0018】以上のことにより、親パネル10のCPU
12はレジスタ33をサーチしているので、子パネル2
01〜207へのプログラムローディングが正常に終了
したことを確認する。次いで、CPU12は、同様にし
て、子パネル208,209に対して、指示プログラム
Bをローディングする。このときは、前述したことと同
様であり、指示プログラムBが子パネル201〜207
にローディングされることはない。As described above, the CPU of the parent panel 10
12 searches the register 33, so that the child panel 2
It is confirmed that the program loading to 01 to 207 has been completed normally. Next, the CPU 12 loads the instruction program B to the child panels 208 and 209 in the same manner. At this time, it is the same as described above, and the instruction program B is
Will not be loaded.
【0019】なお、上記実施例では、指示プログラムA
が指示プログラムBより先にローディングされている
が、これに限るものではなく、指示プログラムBから先
にローディングされるようにしてもよい。また、子パネ
ルの数は9個に限るものではなく、100個であっても
良く、また、ローディングする指示プログラムは2種類
に限るものではなく、3種類以上であっても良く、1つ
であってもよいことはいうまでもない。In the above embodiment, the instruction program A
Are loaded before the instruction program B, but the present invention is not limited to this. The instruction program B may be loaded earlier. The number of child panels is not limited to nine, but may be one hundred. The number of instruction programs to be loaded is not limited to two, but may be three or more. It goes without saying that it may be present.
【0020】[0020]
【発明の効果】以上説明したように、この発明によれ
ば、同一の指示プログラムを用いる子パネルに対して
は、1回のローディング動作でプログラムローディング
がすむので、プログラムローディングの時間が短縮でき
るという効果がある。そして、親パネルの負担が低減で
きるという効果がある。As described above, according to the present invention, the program loading is completed by a single loading operation for the child panels using the same instruction program, so that the program loading time can be shortened. effective. Then, there is an effect that the burden on the parent panel can be reduced.
【図1】この発明の1実施例である集合パネル装置の構
成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a collective panel device according to one embodiment of the present invention.
【図2】従来の集合パネル装置の構成を示す構成図であ
る。FIG. 2 is a configuration diagram showing a configuration of a conventional collective panel device.
10 親パネル 11 メモリ 12 CPU 13 割り込みゲート 201〜209 子パネル 21 パネル識別アドレス設定スイッチ 22,24 比較ブロック 23 プログラムロードアドレス設定スイッチ 25 ゲート回路 26 メモリバッファ 27 CPU 28 メモリ 30 アドレスバス 31 データバス 32 コントロールバス 33 レジスタ 34 要求送信部 Reference Signs List 10 parent panel 11 memory 12 CPU 13 interrupt gate 201 to 209 child panel 21 panel identification address setting switch 22, 24 comparison block 23 program load address setting switch 25 gate circuit 26 memory buffer 27 CPU 28 memory 30 address bus 31 data bus 32 control Bus 33 register 34 request transmission unit
Claims (1)
プログラムやデータなどが記憶されているメモリと、前
記CPUに制御され受信したプログラムを一時保管する
メモリバッファと、他と識別するための識別子が設定さ
れている識別子設定部と、前記識別子設定部に設定され
ている識別子と同一の識別子を受けたときは前記メモリ
バッファへの書き込みを可能とする第1の信号を出力す
る第1の比較手段とを有する子パネルと、 主CPUと、この主CPUと前記CPUが動作するため
のプログラムやデータなどが記憶されている主メモリと
を有し、プログラムの転送をするデータバス,前記プロ
グラムの転送先を指定するためのアドレスを転送するア
ドレスバス,制御信号を転送するコントロールバスをそ
れぞれ用いて前記子パネルと接続し、前記子パネルに前
記主メモリに格納されている指示プログラムをローディ
ングする親パネル とから構成されている集合パネル装置
において、 前記子パネルは、 ロードされる指示プログラムを識別するためのプログラ
ム識別子が設定されているプログラム識別子設定部と、 前記プログラム識別子設定部に設定されているプログラ
ム識別子と同一のプログラム識別子を受けたときは、前
記メモリバッファへの書き込みを可能とする第2の信号
を出力する第2の比較手段と、 前記第1の信号と第2の信号の少なくとも一方を受けた
ときは、前記メモリバッファを書き込み可能とする書き
込み制御手段と、 前記CPUの制御により前記親パネルに対して前記コン
トロールバスを介して指示プログラムのローディングを
要求するプログラムローディング要求を送信するローデ
ィング要求手段と、 前記CPUが前記親パネルに対する要求や返信を登録す
るレジスタと を有し、 前記親パネルは、 前記プログラムローディング要求を受けると、他のプロ
グラムローディング要 求を受け付けないように、前記コ
ントロールバスからの信号を制御する要求制御手段を有
し、 前記親パネルが指示プログラムをローディングするとき
は、この指示プログラムを識別するためのプログラム識
別子を同時に送信 することを特徴とする集合パネル装
置。1. A CPU and a CPU for operating the CPU.
The memory where programs and data are stored
The received program is temporarily stored under the control of the CPU.
The memory buffer and an identifier to identify it from others are set.
An identifier setting unit, and the identifier setting unit
When receiving the same identifier as the
Outputs a first signal that enables writing to a buffer
A sub-panel having first comparing means, a main CPU, and a main CPU and the CPU to operate.
Main memory that stores programs and data
A data bus for transferring a program,
Address to specify the destination of the
Control bus for transferring control signals
Connected to the child panel by using
Load the instruction program stored in the main memory
Panel device composed of a parent panel
, The child panel is a program for identifying an instruction program to be loaded.
A program identifier setting unit in which a program identifier is set , and a program identifier set in the program identifier setting unit.
When receiving the same program identifier as the program identifier,
Second signal enabling writing to the memory buffer
And at least one of the first signal and the second signal is received.
When writing, the memory buffer is made writable.
Control means, and the parent panel under the control of the CPU.
Loading of instruction program via trawling bus
Rode to send requested program loading request
Requesting means, and the CPU registers a request or reply to the parent panel.
And a that register, said parent panel receives the program loading request, other pro
So that it does not accept the gram loading request, the call
Request control means for controlling signals from the control bus
And, when the parent panel for loading instruction program
Is a program identifier for identifying this instruction program.
A collective panel device for simultaneously transmitting different children .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5204442A JP2580962B2 (en) | 1993-07-28 | 1993-07-28 | Collective panel device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5204442A JP2580962B2 (en) | 1993-07-28 | 1993-07-28 | Collective panel device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0744394A JPH0744394A (en) | 1995-02-14 |
JP2580962B2 true JP2580962B2 (en) | 1997-02-12 |
Family
ID=16490599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5204442A Expired - Lifetime JP2580962B2 (en) | 1993-07-28 | 1993-07-28 | Collective panel device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2580962B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100295957B1 (en) * | 1996-05-18 | 2001-10-24 | 박종섭 | Method for giving dynamic identification number for downloading program |
JP5331730B2 (en) * | 2010-02-24 | 2013-10-30 | 日立オートモティブシステムズ株式会社 | Internal combustion engine control device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61107450A (en) * | 1984-10-30 | 1986-05-26 | Nec Corp | Initial program loading method |
JPH0418639A (en) * | 1990-05-11 | 1992-01-22 | Fujitsu Ltd | Program activating system |
JP3006268B2 (en) * | 1992-03-13 | 2000-02-07 | 日本電気株式会社 | Collective panel device |
-
1993
- 1993-07-28 JP JP5204442A patent/JP2580962B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0744394A (en) | 1995-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4467447A (en) | Information transferring apparatus | |
JP2829091B2 (en) | Data processing system | |
US4523277A (en) | Priority interrupt system for microcomputer | |
JPH04363746A (en) | Microcomputer system having dma function | |
US4344130A (en) | Apparatus to execute DMA transfer between computing devices using a block move instruction | |
US4884195A (en) | Multiprocessor system for loading microprograms into a RAM control store of a bus controller | |
JP2580962B2 (en) | Collective panel device | |
JPS6242306B2 (en) | ||
US20060036779A1 (en) | Method and control system for controlling a plurality of function blocks | |
JP2001188745A (en) | Controller and control method | |
JPS6239792B2 (en) | ||
JP2619385B2 (en) | DMA controller | |
JPS6240736B2 (en) | ||
JP3092327B2 (en) | Printer | |
JPH0736806A (en) | Dma system | |
JPH056333A (en) | Multi-processor system | |
JP2734992B2 (en) | Information processing device | |
JPH0573473A (en) | Industrial computer system | |
KR830000264B1 (en) | Data transmission and reception control device | |
JPH10320352A (en) | Bus master transfer system | |
JPH053018B2 (en) | ||
JPS63304345A (en) | Control system for memory request | |
JPH05257697A (en) | Set panel device | |
JPS6140658A (en) | Data processor | |
JPS5920030A (en) | Controlling system of input and output instruction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term |