JP2573560B2 - Frame synchronization method - Google Patents
Frame synchronization methodInfo
- Publication number
- JP2573560B2 JP2573560B2 JP60052551A JP5255185A JP2573560B2 JP 2573560 B2 JP2573560 B2 JP 2573560B2 JP 60052551 A JP60052551 A JP 60052551A JP 5255185 A JP5255185 A JP 5255185A JP 2573560 B2 JP2573560 B2 JP 2573560B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- control
- frame pattern
- stuff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は伝送路を通してデイジタル情報を伝送する
ためのフレーム同期方式に関し、特に制御ビツトの数が
制限された場合にもより良い同期特性が得られるフレー
ム同期方式に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frame synchronization system for transmitting digital information through a transmission line, and more particularly to obtaining a better synchronization characteristic even when the number of control bits is limited. This is related to the frame synchronization method used.
従来、デイジタル情報を伝送する伝送方式の一種とし
て、固定長のフレームを持ち、フレームパターンによつ
て同期をとり、スタツフ制御によつて伝送速度の異なる
信号を伝送するデイジタル伝送方式が用いられる。この
デイジタル伝送方式では伝送制御のため、フレーム内
に、フレーム同期をとるためのフレームパターン、スタ
ツフ情報を伝送するためのスタツフ制御ビツトなどの制
御ビツトが必要である。これらの制御ビツトおよび受信
側のフレーム同期回路は伝送路などで発生する誤りに対
して、伝送ができるだけ安定に行なわれるように、その
方式を定める必要がある。すなわち、(イ)フレーム同
期が必要以上にはずれないようにすること、(ロ)誤っ
た同期位置に止まらないようにすること、(ハ)同期復
帰がすみやかに行なわれるように、フレームパターンの
ビツト数,配置,同期保護回路などを決定すること、
(ニ)デスタツフ誤りが起こりにくいように、スタツフ
制御ビツトは冗長構成とすることなどである。2. Description of the Related Art Conventionally, as one type of transmission system for transmitting digital information, a digital transmission system having a fixed-length frame, synchronizing with a frame pattern, and transmitting signals having different transmission speeds by a staff control has been used. In this digital transmission system, control bits such as a frame pattern for synchronizing frames and a stuff control bit for transmitting stuff information are required in a frame for transmission control. These control bits and the frame synchronizing circuit on the receiving side need to determine the system so that transmission can be performed as stably as possible with respect to errors occurring in the transmission path and the like. That is, (a) frame synchronization is not unnecessarily deviated, (b) frame synchronization is not stopped, and (c) frame pattern bits are set so that synchronization recovery can be performed promptly. Determining the number, arrangement, synchronization protection circuit, etc.
(D) To make it difficult for destuff errors to occur, the staff control bits should have a redundant configuration.
上述した従来のフレーム同期方式ではその方式を決め
る際、各々の条件の要求が相反する場合があるので、条
件がすべて満すことは困難である。特に、伝送路や信号
の速度が与えられていて、制御ビツトの数が制限される
場合には良好な特性が得られない。また、一般にフレー
ムパターンが1種類の場合は装置系の中に方式上のフレ
ーム同期と相関を持つような信号ないし回路があると、
誤同期の危険がある。そこで、1フレーム内に複数の異
なるフレームパターンを配置するなどの方法をとつてい
たが、必要とするビツト数が多くなる問題(欠点)があ
る。In the above-described conventional frame synchronization method, when the method is determined, it is difficult to satisfy all the conditions because the requirements of each condition may conflict. In particular, good characteristics cannot be obtained when the number of control bits is limited given the transmission path and signal speed. In general, when there is only one type of frame pattern, if there is a signal or circuit in the device system that has a correlation with the frame synchronization in the system,
There is a risk of false synchronization. Therefore, a method of arranging a plurality of different frame patterns in one frame has been adopted. However, there is a problem (defect) that the number of required bits is increased.
この発明に係るフレーム同期方式はフレーム同期情報
及びスタツフ制御情報を有する複数のフレームパターン
を定義し、送信側では毎フレームごとのスタツフ制御の
状態に対応させて、そのうちの1つのフレームパターン
を送ることによつて、フレーム同期情報とスタツフ制御
情報を同期に伝送し、受信側では前記の複数個のフレー
ムパターンのいずれかの検出をもつてフレームパターン
の検出とし、このフレームパターンにより、いずれかの
スタツフ制御状態と判定してスタツフ情報を得てデスタ
ツフ制御を行なうものである。In the frame synchronization method according to the present invention, a plurality of frame patterns having frame synchronization information and staff control information are defined, and one of the frame patterns is transmitted on the transmission side in accordance with the status of the staff control for each frame. Thus, the frame synchronization information and the staff control information are transmitted synchronously, and the reception side detects any one of the plurality of frame patterns to detect the frame pattern. The control state is determined and the staff information is obtained to perform the destuff control.
この発明においてはスタツフ情報の特性によつてフレ
ームパターンが変化するので、制御ビツトの数が制限さ
れる場合にもより良い同期特性が得られる。しかも、ス
タツフ情報が方式上定まるある範囲からはずれた場合に
も同期はずれと判定してフレーム同期回路を動作させる
ことができる。In the present invention, since the frame pattern changes according to the characteristics of the staff information, a better synchronization characteristic can be obtained even when the number of control bits is limited. In addition, even when the staff information deviates from a certain range defined by the method, it is determined that the synchronization has been lost, and the frame synchronization circuit can be operated.
図はこの発明に係るフレーム同期方式の一実施例を示
すブロツク図であり、デイジタル信号1系統をスタツフ
制御によつて伝送する伝送装置の受信側回路を示す図で
ある。同図において、1は受信された伝送路信号が入力
する入力端子、2はスタツフパルスありを示す第1フレ
ームパターンABCDEを検出し、第1フレームパターン信
号を出力する第1フレームパターン検出回路、3はスタ
ツフパルスなしを示す第2フレームパターンabcdeを検
出し、第2フレームパターン信号を出力する第2フレー
ムパターン検出回路、4は前記フレームパターンの位置
のビツトを多数決方式でスタツフパルスあり/スタツフ
パルスなしのいずれかを判定し、スタツフ制御信号5を
出力する一方、このスタツフパルスあり/スタツフパル
スなしを検出する割合は正常な状態ならばある範囲内に
収まるため、この割合の正常/異常をもとに同期はずれ
検出信号6を出力する冗長判定回路を含むスタツフ制御
判定回路、7はフレームパターン検出信号8を出力する
オアゲートからなる加算回路、9は前記同期はずれ検出
信号6および前記フレームパターン検出信号8との入力
により、同期復帰,同期保護などの制御を行なうフレー
ム同期回路、10は出力端子11a〜11nから各種の制御信号
を出力する制御出力回路である。FIG. 1 is a block diagram showing an embodiment of the frame synchronization system according to the present invention, and is a diagram showing a receiving side circuit of a transmission apparatus for transmitting one digital signal by a staff control. In the figure, reference numeral 1 denotes an input terminal to which a received transmission path signal is input, 2 denotes a first frame pattern detection circuit for detecting a first frame pattern ABCDE indicating presence of a staff pulse, and outputting a first frame pattern signal; Is a second frame pattern detection circuit for detecting a second frame pattern abcde indicating no stuffing pulse and outputting a second frame pattern signal. Is determined and the staff control signal 5 is output. On the other hand, the ratio of detecting the presence / absence of the staff pulse is within a certain range in a normal state. And a staff control judging circuit including a redundancy judging circuit for outputting an out-of-synchronization detection signal 6; An adder circuit comprising an OR gate for outputting a synchronization detection signal 8; a frame synchronization circuit 9 for performing control such as synchronization recovery and synchronization protection by inputting the out-of-synchronization detection signal 6 and the frame pattern detection signal 8; This is a control output circuit that outputs various control signals from terminals 11a to 11n.
なお、前記スタツフパルスなしを示すフレームパター
ンabcdeはスタツフパルスありを示すフレームパターンA
BCDEと反対のパターンである。The frame pattern abcde indicating the absence of the stuff pulse is the frame pattern A indicating the presence of the stuff pulse.
This is the opposite pattern from BCDE.
次に上記構成によるフレーム同期方式の動作について
説明する。まず、受信された伝送路信号は入力端子1を
介して第1フレームパターン検出回路2,第2フレームパ
ターン検出回路3およびスタツフ制御判定回路4に入力
する。したがつて、この第1フレームパターン検出回路
2は第1フレームパターンABCDEを検出し、第1フレー
ムパターン信号を出力し、第2フレームパターン検出回
路3は第2フレームパターンabcdeを検出し、第2フレ
ームパターン信号を出力し、スタツフ制御判定回路4は
前記フレームパターンのビツトを多数決方式でスタツフ
パルスあり/なしのいずれかに判定し、スタツフ制御信
号5を出力する。すなわち、スタツフ制御に関してはフ
レームパターンは2ビツトの誤り訂正符号となつてい
る。そして、スタツフ制御を行なう伝送方式において、
このスタツフ制御判定回路4はこのスタツフパルスあり
/なしの検出する割合は正常な状態ならばある範囲内に
収まるため、この割合の正常/異常をもとに同期はずれ
検出信号6を出力する。一方、加算回路7は上記第1フ
レームパターン信号と第2フレームパターン信号とを加
算してフレームパターン検出信号8を出力する。したが
つて、フレーム同期回路9は前記同期はずれ検出信号6
およびフレームパターン検出信号8とをもとにして、同
期復帰,同期保護などの制御を行なう。この場合、この
フレーム同期回路9が同期はずれ検出信号6を受けて、
スタツフ制御の特性によつてフレームパターンが変化す
るので、少ないビツト数にかかわらず、誤同期の危険性
を少なくすることができる。そして、制御出力回路10は
前記スタツフ制御信号5および前記フレーム同期回路9
の出力信号を受けて、出力端子11a〜11nから各種の制御
信号を出力することができる。Next, the operation of the frame synchronization system having the above configuration will be described. First, the received transmission path signal is input to a first frame pattern detection circuit 2, a second frame pattern detection circuit 3, and a staff control determination circuit 4 via an input terminal 1. Accordingly, the first frame pattern detection circuit 2 detects the first frame pattern ABCDE and outputs a first frame pattern signal, and the second frame pattern detection circuit 3 detects the second frame pattern abcde, A frame pattern signal is output, and a staff control judging circuit 4 judges the bit of the frame pattern by using a majority decision method with or without a staff pulse, and outputs a staff control signal 5. That is, with regard to the staff control, the frame pattern is a 2-bit error correction code. Then, in a transmission system that performs staff control,
Since the rate of detection of the presence / absence of the staff pulse falls within a certain range in a normal state, the staff control judging circuit 4 outputs an out-of-synchronization detection signal 6 based on the normal / abnormality of this rate. On the other hand, the addition circuit 7 adds the first frame pattern signal and the second frame pattern signal to output a frame pattern detection signal 8. Accordingly, the frame synchronization circuit 9 outputs the out-of-sync detection signal 6
Based on this and the frame pattern detection signal 8, control such as synchronization recovery and synchronization protection is performed. In this case, the frame synchronization circuit 9 receives the out-of-synchronization detection signal 6, and
Since the frame pattern changes according to the characteristics of the staff control, the risk of erroneous synchronization can be reduced regardless of the small number of bits. The control output circuit 10 is provided with the staff control signal 5 and the frame synchronization circuit 9.
Receiving these output signals, various control signals can be output from the output terminals 11a to 11n.
以上詳細に説明したように、この発明に係るフレーム
同期方式によればフレームパターンとスタツフ制御ビツ
トを共通化できるので、より少ない制御ビツト数でよ
く、しかも誤同期に入る危険性を少なくすることができ
るなどの効果がある。As described in detail above, according to the frame synchronization method of the present invention, the frame pattern and the staff control bits can be shared, so that a smaller number of control bits is required and the risk of erroneous synchronization is reduced. There are effects such as being able to do.
図はこの発明に係るフレーム同期方式の一実施例を示す
ブロツク図である。 1……入力端子、2……第1フレームパターン検出回
路、3……第2フレームパターン検出回路、4……スタ
ツフ制御判定回路、5……スタツフ制御信号、6……同
期はずれ検出信号、7……加算回路、8……フレームパ
ターン検出信号、9……フレーム同期回路、10……制御
出力回路、11a〜11n……出力端子。FIG. 1 is a block diagram showing an embodiment of the frame synchronization system according to the present invention. DESCRIPTION OF SYMBOLS 1 ... Input terminal, 2 ... First frame pattern detection circuit, 3 ... Second frame pattern detection circuit, 4 ... Stuff control determination circuit, 5 ... Stuff control signal, 6 ... Out of synchronization detection signal, 7 ... Addition circuit, 8 frame pattern detection signal, 9 frame synchronization circuit, 10 control output circuits, 11a to 11n output terminals.
Claims (1)
によってフレーム同期をとり、スタッフ制御によって伝
送速度の異なる信号を伝送するディジタル伝送方式であ
って、複数のフレームパターンを定義し、毎フレームご
とのスタッフ制御の状態に対応させた複数個のパターン
のうちの1つを送信することによってフレーム同期情報
およびスタッフ制御情報を同時に伝送するフレーム同期
方式において、複数個のフレームパターンのいずれかの
検出をもって受信されたフレームパターンの検出とする
一方、この受信されたフレームパターンをいずれかのス
タッフ制御状態と判定してスタッフ情報を得てデスタッ
フ制御を行うと共に、フレームパターンの検出、未検出
状態をもとに、得られたスタッフ情報が、方式上定まる
ある範囲からはずれた場合にも同期はずれと判定するこ
とを特徴とするフレーム同期方式。A digital transmission system having fixed-length frames, synchronizing frames by frame patterns, and transmitting signals having different transmission speeds by stuff control, wherein a plurality of frame patterns are defined, and a stuff for each frame is defined. In a frame synchronization system for transmitting frame synchronization information and stuff control information simultaneously by transmitting one of a plurality of patterns corresponding to the control state, the frame synchronization information is received upon detection of any of the plurality of frame patterns. While the detected frame pattern is detected, the received frame pattern is determined to be in any one of the stuff control states, stuff information is obtained and destuff control is performed, and based on the detected and undetected state of the frame pattern. , The obtained staff information should be out of a certain range determined by the method Frame synchronization method according to claim also determine the synchronization loss when the.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60052551A JP2573560B2 (en) | 1985-03-18 | 1985-03-18 | Frame synchronization method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60052551A JP2573560B2 (en) | 1985-03-18 | 1985-03-18 | Frame synchronization method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61212935A JPS61212935A (en) | 1986-09-20 |
JP2573560B2 true JP2573560B2 (en) | 1997-01-22 |
Family
ID=12917936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60052551A Expired - Lifetime JP2573560B2 (en) | 1985-03-18 | 1985-03-18 | Frame synchronization method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2573560B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5797247A (en) * | 1980-12-09 | 1982-06-16 | Fujitsu Ltd | Stuff control system |
-
1985
- 1985-03-18 JP JP60052551A patent/JP2573560B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61212935A (en) | 1986-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4876686A (en) | Fault detection signal transmission system | |
JP2573560B2 (en) | Frame synchronization method | |
US6590864B1 (en) | Protection switching using standby system for transmission of line status signals | |
US6006352A (en) | Bitstream decoding apparatus with reduced error correction processing and decoding method | |
JPS5820051A (en) | Logical level deciding circuit | |
US9019899B2 (en) | Method and apparatus for synchronous communication of frames of digital information | |
JP3217993B2 (en) | Parity check circuit | |
JPS63278436A (en) | Multi-frame synchronizing system | |
JP2576539B2 (en) | I / O signal monitoring circuit | |
JPH0372736A (en) | Frame synchronizing system | |
JP2751673B2 (en) | Bit error rate measurement equipment for digital communication systems | |
JPH05300117A (en) | Frame conversion error detecting circuit | |
JP2531720B2 (en) | Synchronous circuit system of digital multiplex converter | |
JPS5945304B2 (en) | Line failure detection method in two-wire communication equipment | |
KR950006753Y1 (en) | Error detecting circuit of data line between units | |
JPS5894253A (en) | Detecting system for code error | |
JPH0529183B2 (en) | ||
JPH04278745A (en) | Device monitoring system | |
JPH06284121A (en) | Synchronizing word detection system | |
JPH09139734A (en) | Frame synchronization circuit | |
JPH0795263A (en) | Fault detection circuit | |
JPS592461A (en) | Virtual synchronism preventing system | |
JPH05120046A (en) | Detection system for errorneous connection of inter-device cable | |
JPH0514435A (en) | In-equipment monitor system | |
JPS5989053A (en) | Synchronism error detector |