JPH03110947A - Communication equipment provided with fault monitoring circuit - Google Patents
Communication equipment provided with fault monitoring circuitInfo
- Publication number
- JPH03110947A JPH03110947A JP1248813A JP24881389A JPH03110947A JP H03110947 A JPH03110947 A JP H03110947A JP 1248813 A JP1248813 A JP 1248813A JP 24881389 A JP24881389 A JP 24881389A JP H03110947 A JPH03110947 A JP H03110947A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- monitoring information
- signal
- monitoring
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 91
- 238000004891 communication Methods 0.000 title claims description 18
- 238000000926 separation method Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 abstract description 37
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】 障監視回路に関する。[Detailed description of the invention] Regarding a fault monitoring circuit.
第５図は、例えば特開昭６３−９９６３８号公報に示さ
れた従来の故障監視回路をブロック図で示したものであ
る。同図において、ｌは通信装置２は入力される送信信
号（ＰＣＭ信号等のデータ信号）、４は入力された送信
信号２の符号化処理等の信号処理を行う送信回路であっ
て、その出力は回線インターフェース７を通して、送信
信号出力８として図示しない通信回線に送出される。FIG. 5 is a block diagram showing a conventional failure monitoring circuit disclosed in, for example, Japanese Patent Application Laid-Open No. 63-99638. In the figure, 1 is a communication device 2 which is an input transmission signal (data signal such as a PCM signal), 4 is a transmission circuit that performs signal processing such as encoding processing of the input transmission signal 2, and its output is transmitted through the line interface 7 to a communication line (not shown) as a transmission signal output 8.
９は図示しない通信回線から入力された受信信号であっ
て、回線インターフェース７を通して、受信信号検出回
路３２と選択回路３３に入力される。この選択回路３３
は受信信号９と送信回路４で符号化処理等された送信信
号２とを入力して、受信信号検出回路３２が送出する制
御信号により、いずれか一方を選択して、受信回路１２
に出力する。即ち、上記制御信号が受信信号「有」の場
合には受信信号９を選択し、受信信号「無」の場合は上
記信号処理された送信信号２を選択する。この受信回路
１２は入力された信号の復号化等の信号処理を行っ、出
力制御回路３５に送出する。この出力制御回路３５は受
信回路１２の出力が送信信号２であるか、受信信号９で
あるかを判別し、受信信号検出回路３２が送出する制御
信号が受信信号「有」の場合にのみ、信号処理された受
信信号９を選択して出力する。比較回路３４は、受信信
号検出回路 ３２が送出する制御信号が受信信号「無」
である場合に、受信回路１２の出力信号と遅延回路３１
を通過した送信信号２を比較して、両者の一致・不一致
を判定することにより、送信回路４と受信回路１２の故
障検出を行う。A received signal 9 is input from a communication line (not shown), and is inputted to the received signal detection circuit 32 and the selection circuit 33 through the line interface 7. This selection circuit 33
inputs the received signal 9 and the transmitted signal 2 encoded by the transmitting circuit 4, selects one of them by the control signal sent by the received signal detection circuit 32, and sends the received signal 9 to the receiving circuit 12.
Output to. That is, when the control signal indicates that the received signal is present, the received signal 9 is selected, and when the received signal is not present, the processed transmitted signal 2 is selected. This receiving circuit 12 performs signal processing such as decoding of the input signal and sends it to the output control circuit 35. This output control circuit 35 determines whether the output of the receiving circuit 12 is the transmitted signal 2 or the received signal 9, and only when the control signal sent out by the received signal detection circuit 32 is the received signal "present", The signal-processed received signal 9 is selected and output. The comparison circuit 34 detects that the control signal sent by the received signal detection circuit 32 is the received signal "no".
, the output signal of the receiving circuit 12 and the delay circuit 31
By comparing the transmitted signals 2 that have passed through the circuit and determining whether they match or do not match, failures in the transmitting circuit 4 and the receiving circuit 12 are detected.
このように、従来の故障監視回路は、監視対象を通過し
た送信信号と監視対象に入力される前の送信信号とを照
合する方式であるため、受信信号が存在しない期間に、
故障の有無を検知を行い、受信信号が存在している期間
は動作休止状態となるので、極端な場合、受信信号が、
長期に亘り、あるいは常時、存在するような場合には、
故障有無をヰ★知することができななくなるという問題
があった。In this way, conventional fault monitoring circuits use a method that compares the transmitted signal that has passed through the monitoring target with the transmitted signal before being input to the monitored target, so during the period when there is no received signal,
The presence or absence of a failure is detected, and the operation is suspended while the received signal is present, so in extreme cases, the received signal may
If it exists for a long time or constantly,
There was a problem that it became impossible to know whether there was a failure or not.
この発明は上記従来の問題を解消するためになされたも
ので、通常の送受信動作を行いながら、常時、監視対象
回路の状態監視を行うことができる故障監視回路を備え
た通信装置を提供することを目的とする。The present invention has been made in order to solve the above-mentioned conventional problems, and provides a communication device equipped with a failure monitoring circuit that can constantly monitor the status of a circuit to be monitored while performing normal transmitting and receiving operations. With the goal.
この発明は上記目的達成するため、故障監視回路が、デ
ータ信号のフレームビットに監視情報を与える監視情報
多重化回路、この監視情報多重化回路の出力を入力する
監視対象回路の出力信号から上記監視情報を分離する監
視情報分離回路および分離された監視情報の正誤をチェ
ックする監視情報チェック回路からなる故障監視ループ
を備えた構成としたもので、代表的な監視情報として、
パリティビットや擬似雑音系列を用いる。In order to achieve the above object, the present invention includes a monitoring information multiplexing circuit that provides monitoring information to frame bits of a data signal, and a monitoring information multiplexing circuit that provides monitoring information from the output signal of a monitored circuit that inputs the output of the monitoring information multiplexing circuit. It is configured with a failure monitoring loop consisting of a monitoring information separation circuit that separates information and a monitoring information check circuit that checks whether the separated monitoring information is correct.
Uses parity bits and pseudo-noise sequences.
この発明では、送信入力、受信入力のフレームビット位
置に監視情報を与え、監視対象回路である送信回路や受
信回路の出力信号から上記監視情報を分離して、これを
チェック回路で照合するもので、監視対象回路通過後の
信号と監視対象入力前の信号相互を比較する方式ではな
いので、送受信動作が行われている間も、常時、監視対
象の故障監視を行うことができる。In this invention, monitoring information is given to the frame bit positions of the transmitting input and receiving input, and the monitoring information is separated from the output signals of the transmitting circuit and the receiving circuit, which are the circuits to be monitored, and is checked by a check circuit. Since this method does not compare the signal after passing through the monitoring target circuit with the signal before inputting the monitoring target, failure monitoring of the monitoring target can be performed at all times even while transmitting/receiving operations are being performed.
以下、この発明の１実施例を図面を参照して説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第１図において、３は送信監視情報多重化回路であって
、送信信号２のフレームビット位置に監視情報を与える
処理を行う。５は送信監視情報分離回路であって、送信
信号２と監視情報とを分離する。６はフレームビット挿
入回路であって、送信監視情報分離回路５により監視情
報を分離された送信信号のフレームビット位置に、送信
出力８を送り出す通信回線で規定されたビット情報を挿
入する。１０は受信フレームビット抽出回路であって、
受信信号９のフレームピント（ｉｆｆｉ信回線により用
途が規定される）を抽出し、フレーム同期を取るために
用いる。ＩＩは受信監視情報多重化回路であって、受信
フレームビット抽出回路１゜を通過した受信信号のフレ
ームビット位置に監視情報を与える。１３は受信監視情
報分離回路であって、受信回路１２の出力信号から監視
情報を分離する。In FIG. 1, reference numeral 3 denotes a transmission monitoring information multiplexing circuit, which performs processing for providing monitoring information to frame bit positions of the transmission signal 2. 5 is a transmission monitoring information separation circuit, which separates the transmission signal 2 and the monitoring information. Reference numeral 6 denotes a frame bit insertion circuit which inserts bit information defined by the communication line through which the transmission output 8 is sent out into the frame bit position of the transmission signal from which the monitoring information has been separated by the transmission monitoring information separation circuit 5. 10 is a received frame bit extraction circuit,
The frame focus of the received signal 9 (the use is defined by the IFFI communication line) is extracted and used for frame synchronization. Reference numeral II denotes a reception monitoring information multiplexing circuit, which provides monitoring information to the frame bit position of the reception signal that has passed through the reception frame bit extraction circuit 1°. Reference numeral 13 denotes a reception monitoring information separation circuit, which separates monitoring information from the output signal of the receiving circuit 12.
１５は故障監視部であって、監視情報（パリティビット
）を生成する監視情報生成回路（パリティ生成回路）１
７、送信回路４の出力信号のパリティチェックを行う監
視情報チェック回路（パリティチェック回路）１８、監
視情報（パリティピント）を生成する監視情報生成回路
（パリティ生成回路）１９、受信回路４の出力信号のパ
リティチェックを行う監視情報チェック回路（バリティ
チェック回り２０を備えている。なお、第５図と同じ構
成要素には同一符号を付して示しである。Reference numeral 15 denotes a failure monitoring unit, which includes a monitoring information generation circuit (parity generation circuit) 1 that generates monitoring information (parity bits).
7. Monitoring information check circuit (parity check circuit) 18 that performs a parity check on the output signal of the transmitting circuit 4; Monitoring information generating circuit (parity generating circuit) 19 that generates monitoring information (parity focus); Output signal of the receiving circuit 4; The monitoring information check circuit (including a parity check circuit 20) that performs a parity check is provided. Note that the same components as in FIG. 5 are denoted by the same reference numerals.
第２図は送信信号２、受信信号９のフレームの構成例を
示したもので、ｌタイムスロット（ＴＳ）は８ビツトの
データからなり、１フレームは２４タイムスロフトのデ
ータおよび１ビツトのフレームビットＦからなる。この
フレームのフレームビ・ノドＦはフレーム同期用や保守
用などの通信回線で用途が規定されているビットであっ
て、ユーザーが伝送したいデータのために使用すること
は禁止されている。しかし、通信装置ｌ内ではユザーが
自由に使用できる。本実施例は、このフレームビットを
利用して故障監視を行うものである。Figure 2 shows an example of the structure of a frame for transmitting signal 2 and receiving signal 9. One time slot (TS) consists of 8 bits of data, and one frame consists of 24 timeslots of data and 1 frame bit. Consists of F. The frame bit node F of this frame is a bit whose use is specified in the communication line, such as for frame synchronization and maintenance, and is prohibited from being used for data that the user wants to transmit. However, the user can freely use it within the communication device l. In this embodiment, failure monitoring is performed using these frame bits.
次に、この実施例の動作について説明する。Next, the operation of this embodiment will be explained.
送信信号２は第２図に例示したフレーム構成を有してい
る。パリティ生成回路１７はこのフレーム構成を持つ送
信信号２を取り込んで、パリティビットを生成する。こ
の場合、偶数パリティ方式を取るならば、ＴＳＩ〜ＴＳ
２４の１９２ビ・ノドのデータ中の「１」の数が偶数個
であれば、パリティビットは「０」、奇数個であれば、
パリティビア）は「１」となる、また、奇数パリティ方
式を取る場合は、パリティビットはこの逆（反転）とな
る。送信監視情報多重化回路３は上記パリティビットを
送信信号２のフレームビットＦの位置、すなわち、フレ
ームの先頭ビットに多重化する。このようにして、送信
監視情報であるパリティビットを与えられた送信信号２
は送信回路４で符号化等送信に必要な処理を受けて送出
されるが、この出力信号の監視情報（パリティビット）
は、送信監視情報分離回路５で分離されて、パリティチ
ェック回路１８で正誤チェックされる。即ち、パリティ
チェック回路１８は上記出力信号中の「１」の数が所定
数であるか否かをチェックし、そのチェック情報１６送
出する。パリティチェックを終えた送信信号は、送信フ
レームビット挿入回路６で、フレームの先頭のフレーム
ピント、即ち、いままで、上記パリティビットが入って
いた位置に、通信回線により規定されているフレームビ
ットを挿入されたのち、回線インターフェース７を通し
て送信信号出力８として図示しない通信回線に送出され
ることになる。The transmission signal 2 has the frame structure illustrated in FIG. The parity generation circuit 17 takes in the transmission signal 2 having this frame structure and generates parity bits. In this case, if the even parity method is used, TSI~TS
If the number of "1"s in the 192-bit data of 24 is an even number, the parity bit is "0", and if the number is odd,
The parity bit (parity bit) becomes "1", and when an odd parity method is used, the parity bit becomes the opposite (inversion) of this. The transmission monitoring information multiplexing circuit 3 multiplexes the parity bit at the position of the frame bit F of the transmission signal 2, that is, the first bit of the frame. In this way, the transmission signal 2 given the parity bit which is the transmission monitoring information
is sent out after undergoing processing necessary for transmission such as encoding in the transmission circuit 4, but monitoring information (parity bit) of this output signal
is separated by the transmission monitoring information separation circuit 5, and checked for correctness by the parity check circuit 18. That is, the parity check circuit 18 checks whether the number of "1"s in the output signal is a predetermined number or not, and sends out the check information 16. After the parity check has been completed, the transmission signal is sent to the transmission frame bit insertion circuit 6, which inserts the frame bit specified by the communication line into the frame focus at the beginning of the frame, that is, at the position where the parity bit was previously inserted. After that, it is sent out as a transmission signal output 8 through the line interface 7 to a communication line (not shown).
図示しない通信回線から回線インターフェース７を通し
て受信された受信信号９は、そのフレムの先頭ビットに
、通信回線で規定されたフレムビットが入ついるので、
このフレームビットを受信フレームビット抽出回路１０
で抽出され、受信監視情報多重化回路１１において、抽
出後のフレームビットの位置に、パリティ生成回路１９
で生成されたパリティビットが与えられる。パリティビ
ットを多重化された受信信号は受信回路１２で復号等の
受信に必要な処理を受ける。受信信号回路１２の出力信
号の監視情報（パリティビット）は、受信監視情報分離
回路５で分離されて、パリティチェック回路２０で正誤
チェックされる。The received signal 9 received from a communication line (not shown) through the line interface 7 has a frame bit specified by the communication line in the first bit of the frame.
This frame bit is received by frame bit extraction circuit 10.
The reception monitoring information multiplexing circuit 11 generates a parity generating circuit 19 at the position of the extracted frame bit.
The parity bit generated by is given. The reception signal multiplexed with parity bits is subjected to processing necessary for reception, such as decoding, in the reception circuit 12. The monitoring information (parity bit) of the output signal of the reception signal circuit 12 is separated by the reception monitoring information separation circuit 5 and checked for correctness by the parity check circuit 20.
即ち、パリティチェック回路２０は上記出力信号中の「
１」の数が所定数であるか否かをチェックし、そのチェ
ック情報１６を送出する。パリティチェックを終えた受
信信号は、受信信号出力１４として内部の他の回路に出
力される。That is, the parity check circuit 20 detects "
1" is a predetermined number, and sends out the check information 16. The received signal that has undergone the parity check is output to other internal circuits as a received signal output 14.
このように、本実施例では、送信信号２のフレームビッ
トに監視情報を載せ、監視対象回路である送信回路４の
出力信号から監視情報を分離して、この監視情報の正誤
をチェックすることにより送信回路４の故障の有無を検
知し、また、受信信号のプレームビットに監視情報を載
せ、監視対象回路である受信回路４の出力信号から監視
情報を分離して、この監視情報の正誤をチェックするこ
とにより受信回路１２の故障の有無を検知する構成であ
るから、送信信号２がある場合には送信回路４の故障有
無の監視を、受信信号９が存在する場合には受信回路１
２の故障有無の監視を行うことができる。In this way, in this embodiment, the monitoring information is placed on the frame bits of the transmission signal 2, the monitoring information is separated from the output signal of the transmission circuit 4, which is the circuit to be monitored, and the correctness of this monitoring information is checked. Detects whether there is a failure in the transmitting circuit 4, places monitoring information in the frame bit of the received signal, separates the monitoring information from the output signal of the receiving circuit 4, which is the circuit to be monitored, and checks whether this monitoring information is correct. Since the configuration is configured to detect whether there is a failure in the receiving circuit 12 by
It is possible to monitor the presence or absence of a failure in step 2.
第３図はこの発明の他の実施例を示したもので、監視情
報として、不規則性、鋭い自己相関性を持つ擬似雑音系
列（Ｐｓｅｕｄｏ・Ｎｏ１ｓ ５ｓｑｕｅｎＣｅＳ、
以下、ＰＮパターンという）を用いることを特徴とする
。同図において、２１はＰＮパターン発生回路であって
、これが送出するＰＮパターンが送信監視情報多重化回
路３において、送信信号２のフレームビットに多重化さ
れる２２はＰＮパターン折返し回路であって、送信監視
情報分離回路５で分離されたＰＮパターンを受信監視情
報多重化回路１１へ中継する。２３はＰＮパターンチェ
ック回路であって、受信監視情報分離回路１３で分離さ
れたＰＮパターンが、ＰＮパターン発生回路１２が送出
したものと同一パターンを維持しているか否かをチェッ
ク、そのチェック情報１８を出力する。FIG. 3 shows another embodiment of the present invention, in which a pseudo noise sequence (Pseudo・No.1s 5squenCeS,
It is characterized by using a PN pattern (hereinafter referred to as a PN pattern). In the figure, 21 is a PN pattern generation circuit, and the PN pattern sent out by this circuit is multiplexed on the frame bits of the transmission signal 2 in the transmission monitoring information multiplexing circuit 3. 22 is a PN pattern return circuit, The PN pattern separated by the transmission monitoring information separation circuit 5 is relayed to the reception monitoring information multiplexing circuit 11. 23 is a PN pattern check circuit, which checks whether the PN pattern separated by the reception monitoring information separation circuit 13 maintains the same pattern as that sent out by the PN pattern generation circuit 12, and checks the check information 18. Output.
送信信号２のフレームビットに多重化されたＰＮパター
ンは、送信回路４を通過したのち分離され、次いで、受
信フレームピント抽出回路１０の出力信号のフレームビ
ア）に載せられて受信回路１２を通過し、通過後、分離
されて、その正誤がチェックされ、正誤チェックされる
ものが、信号ではなく、監視情報であるから、前記第５
図の従来例の場合と異なり、受信信号が存在する場合で
も、送信回路４と受信回路１２の故障監視を行うことが
できる。The PN pattern multiplexed on the frame bits of the transmission signal 2 is separated after passing through the transmission circuit 4, and then placed on the frame via of the output signal of the reception frame focus extraction circuit 10 and passed through the reception circuit 12. , after passing, it is separated and checked for correctness. What is checked for correctness is not a signal but monitoring information.
Unlike the case of the conventional example shown in the figure, failure monitoring of the transmitting circuit 4 and the receiving circuit 12 can be performed even when a received signal is present.
なお、上記各実施例では、送信信号２、受信信号９が第
２図に例示したフレーム構成を持つ場合について説明し
たが、他のフレーム構成、例えば第４図に示すフレーム
構成、１フレームが、９８タイムスロツト（ＴＳ）のデ
ータと５ビツトのフレームビットとの合計７８９ビツト
を持つフレーム構成の場合に適用して同様の効果を得る
ことができる。In each of the above embodiments, the case where the transmitted signal 2 and the received signal 9 have the frame structure illustrated in FIG. 2 has been described, but other frame structures, such as the frame structure shown in FIG. 4, in which one frame is A similar effect can be obtained by applying the present invention to a frame configuration having a total of 789 bits, including 98 time slot (TS) data and 5 frame bits.
また、監視情報としては、パリティピット、ＰＮパター
ンに限定されるものでは無い。Furthermore, the monitoring information is not limited to parity pits and PN patterns.
この発明は以上説明した通り、送受信するデータ信号の
フレームビットに監視情報を載せて故障監視ループを通
過させ、通過したのちこの監視情報を分離してチェック
する構成であり、データ信号相互を照合するものではな
いから、監視対象回路の出力の信号種類によって故障監
視が休止状態となったりするようなことを防止すること
ができ、送受信動作時は、常に、監視対象回路の故障監
視を行うことができる。As explained above, this invention has a configuration in which monitoring information is placed on frame bits of data signals to be transmitted and received, and the monitoring information is passed through a failure monitoring loop, and after passing, this monitoring information is separated and checked, and the data signals are compared with each other. Therefore, it is possible to prevent failure monitoring from going into a dormant state depending on the type of signal output from the monitored circuit, and it is possible to always perform failure monitoring of the monitored circuit during transmission/reception operations. can.
第１図はこの発明の実施例を示すブロック図、第２図は
上記実施例における送信信号・受信信号のフレーム構成
の１例を示す図、第３図はこの発明の他の実施例を示す
ブロック図、第４図は上記実施例における送信信号・受
信信号のフレーム構成の他の例を示す図、第５図は従来
の故障監視回路を示すブロック図である。
図において、３−・送信監視情報多重化回路、４−・−
送信回路、５−・送信監視情報分離回路、７−回線イン
ターフェース、１１・−受信監視情報多重化回路、１２
・・−受信回路、Ｉ３・−受信監視情報分離回路、１７
．１９・−・パリティ生成回路、１８．２０・・・パリ
ティチェック回路、２１−・−ＰＮパターン発生回路、
２２・・−ＰＮパターン折返し回路、２３・・−ＰＮパ
ターンチェック回路。
なお、図中、同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of the frame structure of the transmitted signal and received signal in the above embodiment, and FIG. 3 is a diagram showing another embodiment of the invention. FIG. 4 is a block diagram showing another example of the frame structure of the transmitted signal and received signal in the above embodiment, and FIG. 5 is a block diagram showing a conventional failure monitoring circuit. In the figure, 3--transmission monitoring information multiplexing circuit, 4--
Transmission circuit, 5--Transmission monitoring information separation circuit, 7-Line interface, 11--Reception monitoring information multiplexing circuit, 12
...-Reception circuit, I3--Reception monitoring information separation circuit, 17
．． 19-- Parity generation circuit, 18.20... Parity check circuit, 21-- PN pattern generation circuit,
22...-PN pattern return circuit, 23...-PN pattern check circuit. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (3)
ターフェースを通してデータ信号を通信回線に送信また
は／および受信する通信装置において、上記データ信号
のフレームビットに監視情報を与える監視情報多重化回
路、この監視情報多重化回路の出力を入力する監視対象
回路の出力信号から上記監視情報を分離する監視情報分
離回路および分離された監視情報の正誤をチェックする
監視情報チェック回路からなる故障監視ループを備えた
ことを特徴とする故障監視回路を備えた通信装置。(1) In a communication device that includes a transmitter circuit and/or a receiver circuit and transmits and/or receives a data signal to a communication line through a line interface, a supervisory information multiplexing circuit that provides supervisory information to frame bits of the data signal; Equipped with a failure monitoring loop consisting of a monitoring information separation circuit that separates the monitoring information from the output signal of the monitored circuit that inputs the output of the information multiplexing circuit, and a monitoring information check circuit that checks whether the separated monitoring information is correct. A communication device equipped with a failure monitoring circuit characterized by:
する請求項１記載の故障監視回路を備えた通信装置。(2) A communication device equipped with a failure monitoring circuit according to claim 1, wherein the monitoring information is a parity bit.
る請求項１記載の故障監視回路を備えたた通信装置。(3) A communication device equipped with a failure monitoring circuit according to claim 1, wherein the monitoring information is a pseudo-noise sequence.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248813A JPH03110947A (en) | 1989-09-25 | 1989-09-25 | Communication equipment provided with fault monitoring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248813A JPH03110947A (en) | 1989-09-25 | 1989-09-25 | Communication equipment provided with fault monitoring circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110947A true JPH03110947A (en) | 1991-05-10 |
Family
ID=17183790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1248813A Pending JPH03110947A (en) | 1989-09-25 | 1989-09-25 | Communication equipment provided with fault monitoring circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110947A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19626132A1 (en) * | 1996-06-28 | 1998-01-08 | Sel Alcatel Ag | Digital data transmission system e.g. for GSM system |
-
1989
- 1989-09-25 JP JP1248813A patent/JPH03110947A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19626132A1 (en) * | 1996-06-28 | 1998-01-08 | Sel Alcatel Ag | Digital data transmission system e.g. for GSM system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6865240B1 (en) | Frame synchronizing circuit | |
| US4876686A (en) | Fault detection signal transmission system | |
| JPH02131040A (en) | Digital path monitor method, stuff multiplex conversion device and communication system | |
| JPS61139134A (en) | Monitoring system for digital multiplexer | |
| JPH03110947A (en) | Communication equipment provided with fault monitoring circuit | |
| JPS607238A (en) | Dsi/dni test equipment | |
| JPH11289359A (en) | Signal analyzing method | |
| US5671248A (en) | Spread spectrum communication equipment | |
| JPS6178239A (en) | Frame synchronizing circuit | |
| JPS61101138A (en) | Frame synchronizing system | |
| KR100518079B1 (en) | Error Checking Apparatus For Data Channel | |
| JP2693330B2 (en) | Power system protection system | |
| JPH0710061B2 (en) | Demultiplexing circuit | |
| JPS592461A (en) | Virtual synchronism preventing system | |
| JP2697628B2 (en) | Transmission line synchronization detection system | |
| JP3016280B2 (en) | In-device monitoring method | |
| JPS6054541A (en) | Trouble supervisory system of communication device to which time division multiple access system is applied | |
| JPS6062759A (en) | Line supervising system | |
| JPH06104890A (en) | Line monitoring system | |
| JP2576539B2 (en) | I / O signal monitoring circuit | |
| JPH0514237A (en) | Preliminary switching system | |
| JPS60247351A (en) | Test method for common line data transmission link | |
| JPH06284121A (en) | Synchronizing word detection system | |
| JPH0923216A (en) | Line monitor system | |
| JPH11340981A (en) | Voice frame relay transmitter and data transmission system |