JP2570296C - - Google Patents
Info
- Publication number
- JP2570296C JP2570296C JP2570296C JP 2570296 C JP2570296 C JP 2570296C JP 2570296 C JP2570296 C JP 2570296C
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- section
- bit transfer
- last bit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009825 accumulation Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000000630 rising Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001131 transforming Effects 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、CCD(チャージ・カップルド・デバイス)イメージセンサ等の電
荷転送装置に関する。 〔発明の概要〕 本発明は、電荷転送装置において、2相駆動の転送レジスタ部における最終ビ
ット転送部の前段のビット転送部に、最終ビット転送部に与えるクロック電圧よ
りも立ち上がり及び立ち下がりの遅いクロック電圧を与えて、最終ビット転送部
のポテンシャルが転送状態から蓄積状態に移る時間を、前段のビット転送部のポ
テンシャルが蓄積状態から転送状態に移る時間よりも早くすることによって、最
大ビット転送部のダイナミックレンジを大幅に増大できるようにしたものである
。 〔従来の技術〕 CCDイメージセンサにおいて、2相駆動の水平転送レジスタ部は第4図に示
すように構成されている。即ち、例えばシリコン半導体基板(1)上に絶縁膜(2)を
介して複数の転送電極(3)が転送方向に配列形成され、隣り合う電極(3)同士が接
続されてトランスファ部とストレージ部からなる複数ビットの電荷転送部(4)〔(
41),(42),(43),・・・・〕が形成され、一方及び他方の1つ置きの転送部(4)の電極(
3)が夫々共通接続されて夫々第5図で示す同一波形のクロック電圧φH1及びφH2
が与え られ、このクロック電圧φH1及びφH2で駆動するようになされる。最終ビットの
転送部(41)の後段には、基板(1)上に絶縁膜(2)を介してゲート電極(5)を形成し
てなる。水平読み出しゲート部(6)が形成される。 〔発明が解決しようとする問題点〕 ところで、水平転送レジスタ部において、最終ビットの転送部(41)のダイナミ
ックレンジは、他のビットの転送部(42),(43),・・・・と異なり、読み出しゲート部
(6)のポテンシャルと最終ビット転送部(41)におけるストレージ部のポテンシャ
ル差で決まる。このため、従来では、前段ビット転送部(42)から最終ビット転送
部(41)への転送時に最終ビット転送部(41)が立ち上がり切らないうちに(第6図
のポテンシャル図において一点鎖線(7)で示す状態)前段ビット転送部(42)から
大きな信号電荷(8)が転送されると転送部(41)で蓄積し切れない電荷(8′)が読み
出しゲート部(6)を越えて出てしまう。即ち最終ビットを転送部(41)では原理的
に得られるダイナミックレンジより小さな信号電荷しか蓄積できなくなる。また
、近年低電圧電源化の傾向に伴い、水平転送クロック電圧の振幅が小さくなって
きたために、最終ビット転送部(41)のダイナミックレンジが不足するようになっ
てきた。 最終ビット転送部のダイナミックレンジを上げる方法としては(i)水平クロ
ック電圧の振幅を上げる方法、(ii)最終ビット転送部のストレージ部のチャン
ネル長及びチャンネル幅を広げる方法が考えられる。しかし、(i)の方法は水
平クロック電圧の必要最小振幅を小さくしたいという目標に反する。又(ii)の
方法は最終ビット転送部(41)から読み出しゲート部(6)への転送が劣化するため
に、水平クロック電圧のバイアスを負側にもっていってポテンシャルを浅くする
必要があるが、ポテンシャルが浅くなるとダイナミックレンジが小さくなるとい
う相矛盾することが生ずる。 本発明は、上述の点に鑑み、クロック電圧の振幅を上げることなく、或いは最
終ビット転送部のストレージ部のチャンネル長及びチャンネル幅を広げることな
く最終ビット転送部のダイナミックレンジを増輻させることができるCCDイメ
ージセンサ等の電荷転送装置を提供するものである。 〔問題点を解決するための手段〕 本発明は、CCDイメージセンサ等の電荷転送装置の2相駆動の転送レジスタ
部において、最終ビット転送部(41)の前段のビット転送部(42)に、最終ビット転
送部(41)に与えるクロック電圧よりも立ち上がり及び立ち下がりの遅いクロック
電圧電圧を与えて、最終ビット転送部のポテンシャルが転送状態から蓄積状態に
移る時間を、前段のビット転送部のポテンシャルが蓄積状態から転送状態に移る
時間よりも早くするように成す。 〔作用〕 前段のビット転送部(42)に、最終ビット転送部(41)に与えるクロック電圧より
も立ち上がり及び立ち下がりの遅いクロック電圧を与えて、最終ビット転送部の
ポテンシャルが転送状態から蓄積状態に移る時間を、前段のビット転送部のポテ
ンシャルが蓄積状態から転送状態に移る時間よりも早くすることにより、前段ビ
ット転送部(42)から最終ビット転送部(41)への信号電荷の転送時に、最終ビット
転送部(41)に蓄積されるべき信号電荷が読み出しゲート部(6)を越えて出てゆく
現象が少なくなり、結果的に最終ビット転送部のダイナミックレンジが増大する
。 〔実施例〕 以下、第1図及び第2図を用いて本発明によるCCDイメージセンサの一例を
説明する。 第1図はCCDイメージセンサにおける2相駆動の水平転送レジスタ部を示す
もので、第4図と同様に例えばシリコン半導体基板(1)上に絶縁膜(2)を介して複
数の転送電極(3)が転送方向に配列形成され、隣り合う電極(3)同士が接続されて
トランスファ部とストレージ部からなる複数ビットの電荷転送部(1)〔(41),(42)
,(43),・・・・〕が形成され、一方の一つ置きの転送部(41),(43),(45)・・・・の電極(3
)及び他方の一つ置きの転送部(42),(44),(46)・・・・の電極(3)が夫々共通接続され
て夫々端子t1及びt2が導出される。最終ビットの転送部(41)の後段には基板(1
)上に絶縁膜(2)を介してゲート電極(5)を形成してなる水平読み出しゲート部(6)
が設けられる。 しかして、本例においては、端子t1と最終ビット転送部(41)の電極(3)の接続
中点とその他の一方の一つ置きのビットの転送部(43),(45)・・・・の電極(3)の共通
接続点間に直列抵抗RS1を介挿して端子t1にクロック電圧φH1を与え、端子t2
と他方の一つ置きのビットの転送部(42),(44),(46)・・・・の電極(3)の共通接続点
間に直列抵抗RS2を介挿入して端子t2にクロック電圧φH2を与える。即ち、電
子を信号電荷とする場合、最終ビット転送部(41)の電極(3)には第2図Aに示す
ように立ち上がり及び立ち下がりの早いクロック電圧φH1を与え、その他の一方
の一つ置きの各転送部(43),(45)・・・・の電極(3)には第2図Bに示すように直列抵
抗RS1によりφH1より立ち上がり及び立ち下がりの遅いクロック電圧φH1′を与
える。また、他方の一つ置きの各転送部(42),(44),(46)の電極(3)には第2図C
に示すように同様に直列抵抗RS2によりφH1の立ち上がり及び立ち下がりより立
ち上がり及び立ち上がりの遅いクロック電圧φH2′を与えるようになす。ここで
、直列抵抗RS1及びRS2は電極容量(基板(1)と電極(3)間の容量、端子t1に接
続された電極と端子t2に接続されて電極間の容量)、水平シフトレジスタ部の
転送効率などにより変わるが、例えば10Ω前後が良好である。 かかる構成によれば、前段ビット転送部(42)から最終ビット転送部(41)へ信号
電荷を転送するとき、前段のビット転送部(42)に、最終ビット転送部(41)に与え
るクロック電圧φH1より立ち上がり及び立ち下がりの遅いクロック電圧φH2′を
与えることにより、最終ビット転送部(41)のクロック電圧φH1の立ち上がりが前
段ビット転送部(42)のクロック電圧φH2′の立ち下がりより早くなり、最終ビッ
ト転送部(41)に蓄積されるべき最終ビット転送部でのポテンシャルが転送状態か
ら蓄積状態に早く移り、従って、信号電荷が読み出しゲート部(6)を越えて出て
ゆきダイナミックレンジが取れなくなる現象が少なくなる。 即ち、クロック電圧の振幅を大きくしたり、或いは最終ビット転送部(41)のス
トレージ部のチャンネル長及びチャンネル幅を広げることなく、最終ビット転送
部のダイナミックレンジを増大することができる。 また本例では最終ビットの電極以外の他の電極には直列抵抗RS1及びRS2を入
れることにより、転送部(42),(44),(46)・・・・の電極及び転送部(43),(45),(47)・・
・・の電極の負荷を同じにすることができる。 第3図は本発明の他の例を示すもので、この例では前段ビット転送部(42)の電
極(3)にのみ抵抗RS2を入れ、この前段ビット転送部(42)に与えるクロック電圧
φH2′の立ち下がりを最終ビット転送部(41)に与えるクロック電圧φH1の立ち上
がりより相対的に遅くするように構成する。この横成においても上例と同様に最
終ビット転送部のダイナミックレンジを増すことが可能である。尚、上例では電
子を信号電荷とするCCDイメージセンサに適用したが、ホールを信号電荷とす
るCCDイメージセンサにも適用できる。この場合にはクロック電圧が立ち下が
るときに転送部のポテンシャルが蓄積状態となるもので、クロック電圧は、第2
図と位相が逆になり、従って、前段ビット転送部(42)には最終ビット転送部(41)
に与えるクロック電圧の立ち下がりより相対的に立ち下がりの遅いクロック電圧
を与えるようになす。 従って低電圧電源化の傾向にともなって水平レジスタ部に与えるクロック電圧
の振幅を小さくするようにしたCCDイメージセンサに適用して好適である。 〔発明の効果〕 本発明によれば、2相駆動の転送レジスタ部において、最終ビット転送部の前
段のビット転送部に、最終ビット転送部に与えるクロック電圧よりも立ち上がり
及び立ち下がりの遅いクロック電圧を与えて、最終ビット転送部のポテンシャル
が転送状態から蓄債状態に移る時間を、前段のビット転送部のポテンシャルが蓄
積状態から転送状態に移る時間よりも早くするように構成することにより、クロ
ック電圧の振幅を大きくしたり、或いは最終ビット転送部のストレージ部のチャ
ンネル長及びチャンネル幅を広げることなく、最終ビット転送部のダイナミック
レンジを大幅に増大することができる。
荷転送装置に関する。 〔発明の概要〕 本発明は、電荷転送装置において、2相駆動の転送レジスタ部における最終ビ
ット転送部の前段のビット転送部に、最終ビット転送部に与えるクロック電圧よ
りも立ち上がり及び立ち下がりの遅いクロック電圧を与えて、最終ビット転送部
のポテンシャルが転送状態から蓄積状態に移る時間を、前段のビット転送部のポ
テンシャルが蓄積状態から転送状態に移る時間よりも早くすることによって、最
大ビット転送部のダイナミックレンジを大幅に増大できるようにしたものである
。 〔従来の技術〕 CCDイメージセンサにおいて、2相駆動の水平転送レジスタ部は第4図に示
すように構成されている。即ち、例えばシリコン半導体基板(1)上に絶縁膜(2)を
介して複数の転送電極(3)が転送方向に配列形成され、隣り合う電極(3)同士が接
続されてトランスファ部とストレージ部からなる複数ビットの電荷転送部(4)〔(
41),(42),(43),・・・・〕が形成され、一方及び他方の1つ置きの転送部(4)の電極(
3)が夫々共通接続されて夫々第5図で示す同一波形のクロック電圧φH1及びφH2
が与え られ、このクロック電圧φH1及びφH2で駆動するようになされる。最終ビットの
転送部(41)の後段には、基板(1)上に絶縁膜(2)を介してゲート電極(5)を形成し
てなる。水平読み出しゲート部(6)が形成される。 〔発明が解決しようとする問題点〕 ところで、水平転送レジスタ部において、最終ビットの転送部(41)のダイナミ
ックレンジは、他のビットの転送部(42),(43),・・・・と異なり、読み出しゲート部
(6)のポテンシャルと最終ビット転送部(41)におけるストレージ部のポテンシャ
ル差で決まる。このため、従来では、前段ビット転送部(42)から最終ビット転送
部(41)への転送時に最終ビット転送部(41)が立ち上がり切らないうちに(第6図
のポテンシャル図において一点鎖線(7)で示す状態)前段ビット転送部(42)から
大きな信号電荷(8)が転送されると転送部(41)で蓄積し切れない電荷(8′)が読み
出しゲート部(6)を越えて出てしまう。即ち最終ビットを転送部(41)では原理的
に得られるダイナミックレンジより小さな信号電荷しか蓄積できなくなる。また
、近年低電圧電源化の傾向に伴い、水平転送クロック電圧の振幅が小さくなって
きたために、最終ビット転送部(41)のダイナミックレンジが不足するようになっ
てきた。 最終ビット転送部のダイナミックレンジを上げる方法としては(i)水平クロ
ック電圧の振幅を上げる方法、(ii)最終ビット転送部のストレージ部のチャン
ネル長及びチャンネル幅を広げる方法が考えられる。しかし、(i)の方法は水
平クロック電圧の必要最小振幅を小さくしたいという目標に反する。又(ii)の
方法は最終ビット転送部(41)から読み出しゲート部(6)への転送が劣化するため
に、水平クロック電圧のバイアスを負側にもっていってポテンシャルを浅くする
必要があるが、ポテンシャルが浅くなるとダイナミックレンジが小さくなるとい
う相矛盾することが生ずる。 本発明は、上述の点に鑑み、クロック電圧の振幅を上げることなく、或いは最
終ビット転送部のストレージ部のチャンネル長及びチャンネル幅を広げることな
く最終ビット転送部のダイナミックレンジを増輻させることができるCCDイメ
ージセンサ等の電荷転送装置を提供するものである。 〔問題点を解決するための手段〕 本発明は、CCDイメージセンサ等の電荷転送装置の2相駆動の転送レジスタ
部において、最終ビット転送部(41)の前段のビット転送部(42)に、最終ビット転
送部(41)に与えるクロック電圧よりも立ち上がり及び立ち下がりの遅いクロック
電圧電圧を与えて、最終ビット転送部のポテンシャルが転送状態から蓄積状態に
移る時間を、前段のビット転送部のポテンシャルが蓄積状態から転送状態に移る
時間よりも早くするように成す。 〔作用〕 前段のビット転送部(42)に、最終ビット転送部(41)に与えるクロック電圧より
も立ち上がり及び立ち下がりの遅いクロック電圧を与えて、最終ビット転送部の
ポテンシャルが転送状態から蓄積状態に移る時間を、前段のビット転送部のポテ
ンシャルが蓄積状態から転送状態に移る時間よりも早くすることにより、前段ビ
ット転送部(42)から最終ビット転送部(41)への信号電荷の転送時に、最終ビット
転送部(41)に蓄積されるべき信号電荷が読み出しゲート部(6)を越えて出てゆく
現象が少なくなり、結果的に最終ビット転送部のダイナミックレンジが増大する
。 〔実施例〕 以下、第1図及び第2図を用いて本発明によるCCDイメージセンサの一例を
説明する。 第1図はCCDイメージセンサにおける2相駆動の水平転送レジスタ部を示す
もので、第4図と同様に例えばシリコン半導体基板(1)上に絶縁膜(2)を介して複
数の転送電極(3)が転送方向に配列形成され、隣り合う電極(3)同士が接続されて
トランスファ部とストレージ部からなる複数ビットの電荷転送部(1)〔(41),(42)
,(43),・・・・〕が形成され、一方の一つ置きの転送部(41),(43),(45)・・・・の電極(3
)及び他方の一つ置きの転送部(42),(44),(46)・・・・の電極(3)が夫々共通接続され
て夫々端子t1及びt2が導出される。最終ビットの転送部(41)の後段には基板(1
)上に絶縁膜(2)を介してゲート電極(5)を形成してなる水平読み出しゲート部(6)
が設けられる。 しかして、本例においては、端子t1と最終ビット転送部(41)の電極(3)の接続
中点とその他の一方の一つ置きのビットの転送部(43),(45)・・・・の電極(3)の共通
接続点間に直列抵抗RS1を介挿して端子t1にクロック電圧φH1を与え、端子t2
と他方の一つ置きのビットの転送部(42),(44),(46)・・・・の電極(3)の共通接続点
間に直列抵抗RS2を介挿入して端子t2にクロック電圧φH2を与える。即ち、電
子を信号電荷とする場合、最終ビット転送部(41)の電極(3)には第2図Aに示す
ように立ち上がり及び立ち下がりの早いクロック電圧φH1を与え、その他の一方
の一つ置きの各転送部(43),(45)・・・・の電極(3)には第2図Bに示すように直列抵
抗RS1によりφH1より立ち上がり及び立ち下がりの遅いクロック電圧φH1′を与
える。また、他方の一つ置きの各転送部(42),(44),(46)の電極(3)には第2図C
に示すように同様に直列抵抗RS2によりφH1の立ち上がり及び立ち下がりより立
ち上がり及び立ち上がりの遅いクロック電圧φH2′を与えるようになす。ここで
、直列抵抗RS1及びRS2は電極容量(基板(1)と電極(3)間の容量、端子t1に接
続された電極と端子t2に接続されて電極間の容量)、水平シフトレジスタ部の
転送効率などにより変わるが、例えば10Ω前後が良好である。 かかる構成によれば、前段ビット転送部(42)から最終ビット転送部(41)へ信号
電荷を転送するとき、前段のビット転送部(42)に、最終ビット転送部(41)に与え
るクロック電圧φH1より立ち上がり及び立ち下がりの遅いクロック電圧φH2′を
与えることにより、最終ビット転送部(41)のクロック電圧φH1の立ち上がりが前
段ビット転送部(42)のクロック電圧φH2′の立ち下がりより早くなり、最終ビッ
ト転送部(41)に蓄積されるべき最終ビット転送部でのポテンシャルが転送状態か
ら蓄積状態に早く移り、従って、信号電荷が読み出しゲート部(6)を越えて出て
ゆきダイナミックレンジが取れなくなる現象が少なくなる。 即ち、クロック電圧の振幅を大きくしたり、或いは最終ビット転送部(41)のス
トレージ部のチャンネル長及びチャンネル幅を広げることなく、最終ビット転送
部のダイナミックレンジを増大することができる。 また本例では最終ビットの電極以外の他の電極には直列抵抗RS1及びRS2を入
れることにより、転送部(42),(44),(46)・・・・の電極及び転送部(43),(45),(47)・・
・・の電極の負荷を同じにすることができる。 第3図は本発明の他の例を示すもので、この例では前段ビット転送部(42)の電
極(3)にのみ抵抗RS2を入れ、この前段ビット転送部(42)に与えるクロック電圧
φH2′の立ち下がりを最終ビット転送部(41)に与えるクロック電圧φH1の立ち上
がりより相対的に遅くするように構成する。この横成においても上例と同様に最
終ビット転送部のダイナミックレンジを増すことが可能である。尚、上例では電
子を信号電荷とするCCDイメージセンサに適用したが、ホールを信号電荷とす
るCCDイメージセンサにも適用できる。この場合にはクロック電圧が立ち下が
るときに転送部のポテンシャルが蓄積状態となるもので、クロック電圧は、第2
図と位相が逆になり、従って、前段ビット転送部(42)には最終ビット転送部(41)
に与えるクロック電圧の立ち下がりより相対的に立ち下がりの遅いクロック電圧
を与えるようになす。 従って低電圧電源化の傾向にともなって水平レジスタ部に与えるクロック電圧
の振幅を小さくするようにしたCCDイメージセンサに適用して好適である。 〔発明の効果〕 本発明によれば、2相駆動の転送レジスタ部において、最終ビット転送部の前
段のビット転送部に、最終ビット転送部に与えるクロック電圧よりも立ち上がり
及び立ち下がりの遅いクロック電圧を与えて、最終ビット転送部のポテンシャル
が転送状態から蓄債状態に移る時間を、前段のビット転送部のポテンシャルが蓄
積状態から転送状態に移る時間よりも早くするように構成することにより、クロ
ック電圧の振幅を大きくしたり、或いは最終ビット転送部のストレージ部のチャ
ンネル長及びチャンネル幅を広げることなく、最終ビット転送部のダイナミック
レンジを大幅に増大することができる。
【図面の簡単な説明】
第1図は本発明によるCCDイメージセンサの水平転送レジスタ部の例を示す
横成図、第2図A〜Cは本発明に係るクロック電圧波形図、第3図は本発明の他
の例を示す構成図、第4図及び第5図は従来CCDイメージセンサの水平転送レ
ジスタ部の横成図及びそのクロック電圧波形図、第6図は従来例の説明に供する
ポテンシャル図である。 (1)は半導体基板、(2)は絶縁膜、(3)は転送電極、(4)〔(41),(42),(43)・・・・〕
は転送部、RS1,RS2は抵抗である。
横成図、第2図A〜Cは本発明に係るクロック電圧波形図、第3図は本発明の他
の例を示す構成図、第4図及び第5図は従来CCDイメージセンサの水平転送レ
ジスタ部の横成図及びそのクロック電圧波形図、第6図は従来例の説明に供する
ポテンシャル図である。 (1)は半導体基板、(2)は絶縁膜、(3)は転送電極、(4)〔(41),(42),(43)・・・・〕
は転送部、RS1,RS2は抵抗である。
Claims (1)
- 【特許請求の範囲】 【請求項1】 2相駆動の転送レジスタ部において、 最終ビット転送部の前段のビット転送部に、前記最終ビット転送部に与えるク
ロック電圧よりも立ち上がり及び立ち下がりの遅いクロック電圧を与えて、 前記最終ビット転送部のポテンシャルが転送状態から蓄積状態に移る時間を、
前記前段のビット転送部のポテンシャルが蓄積状態から転送状態に移る時間より
も早くすることを特徴とする電荷転送装置。
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI308312B (ja) | ||
TWI450258B (zh) | 位移暫存器及其驅動方法 | |
JP2708006B2 (ja) | 薄膜集積回路 | |
EP0902525A2 (en) | Method and apparatus for reducing power supply current surges in a charge pump using a delayed clock line | |
US5105450A (en) | Charge transfer device having alternating large and small transfer electrodes | |
JP3259573B2 (ja) | 電荷転送装置及びその駆動方法 | |
JP2570296B2 (ja) | 電荷転送装置 | |
JP2570296C (ja) | ||
JP2003284325A (ja) | チャージポンプ回路およびチャージポンプ回路を備えた表示装置 | |
JP3747845B2 (ja) | 固体撮像素子の駆動方法 | |
US5233430A (en) | Solid state imager wherein the horizontal transfer is accomplished with first and second clock voltages and the cross-over point between the voltages is above the medium level between the peak values of the voltages | |
JP3658178B2 (ja) | 電荷転送装置の駆動方法 | |
JPS61157060A (ja) | イメ−ジセンサ | |
JP2768736B2 (ja) | 電荷転送装置 | |
JP2000261726A (ja) | 電荷転送装置の駆動方法 | |
US5986930A (en) | Non-volatile semiconductor memory device | |
JPH05252731A (ja) | 半導体集積回路 | |
JP3067276B2 (ja) | Ccd固体撮像素子 | |
US7456892B2 (en) | Signal charge transfer line for transferring signal charge by application of transfer pulses to transfer electrodes | |
JP2001007312A (ja) | 固体撮像装置およびその制御方法 | |
US4707844A (en) | Integrated circuit having reduced clock cross-talk | |
JPH07153936A (ja) | 半導体装置 | |
JPH0520892A (ja) | Ccd素子 | |
JPH0591424A (ja) | 電荷転送装置の駆動方法 | |
JPS58180060A (ja) | 電荷結合装置 |