JP2567405B2 - 中継器の保護回路 - Google Patents
中継器の保護回路Info
- Publication number
- JP2567405B2 JP2567405B2 JP62181880A JP18188087A JP2567405B2 JP 2567405 B2 JP2567405 B2 JP 2567405B2 JP 62181880 A JP62181880 A JP 62181880A JP 18188087 A JP18188087 A JP 18188087A JP 2567405 B2 JP2567405 B2 JP 2567405B2
- Authority
- JP
- Japan
- Prior art keywords
- repeater
- arr
- voltage
- circuit
- rep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、PCM伝送路等の通信線路において、雷サー
ジや送電線からの電磁誘導によって線路に侵入する異常
電圧から中継器を保護するための中継器の保護回路に関
する。
ジや送電線からの電磁誘導によって線路に侵入する異常
電圧から中継器を保護するための中継器の保護回路に関
する。
（従来の技術及びその問題点） 従来、この種の通信線路においては、信号の減衰を保
障するために線路の途中に中継器が設けられており、こ
の中継器の入出力端にはアレスタ等からなる保護回路が
設けられている。第６図及び第７図はこの保護回路の例
を示すもので、図においてL1,L2,L3,L4は通信線路の線
路端子、REPは中継器、Ｅは接地端子、ARR21〜ARR24は
二極のアレスタ、F1〜F4はヒューズ、R1〜R4は抵抗をそ
れぞれ示す。ここで、ヒューズF1〜F4または抵抗R1〜R4
は、場合によってはアレスタARR21〜ARR24と各線路端子
L1,L2,L3,L4との間に挿入されることもある。
障するために線路の途中に中継器が設けられており、こ
の中継器の入出力端にはアレスタ等からなる保護回路が
設けられている。第６図及び第７図はこの保護回路の例
を示すもので、図においてL1,L2,L3,L4は通信線路の線
路端子、REPは中継器、Ｅは接地端子、ARR21〜ARR24は
二極のアレスタ、F1〜F4はヒューズ、R1〜R4は抵抗をそ
れぞれ示す。ここで、ヒューズF1〜F4または抵抗R1〜R4
は、場合によってはアレスタARR21〜ARR24と各線路端子
L1,L2,L3,L4との間に挿入されることもある。
これらの従来例においては、アレスタARR21〜ARR24の
放電開始電圧の相違により、例えば線路端子L1に侵入し
た異常電圧によってアレスタARR21が先に動作し、線路
端子L1の心線電位が第８図に示す如く大地電位にほぼ等
しくなった後に、アレスタARR22が動作して線路端子L2
の心線電位が大地電位にほぼ等しくなるまでの時間Δｔ
においては、線路端子L2の心線と大地間に印加されてい
た電圧が線路端子L1,L2間に印加されることとなる。
放電開始電圧の相違により、例えば線路端子L1に侵入し
た異常電圧によってアレスタARR21が先に動作し、線路
端子L1の心線電位が第８図に示す如く大地電位にほぼ等
しくなった後に、アレスタARR22が動作して線路端子L2
の心線電位が大地電位にほぼ等しくなるまでの時間Δｔ
においては、線路端子L2の心線と大地間に印加されてい
た電圧が線路端子L1,L2間に印加されることとなる。
この電圧はヒューズF1,F2または抵抗R1,R2を介して中
継器REPに印加されるため、この異常電圧によりサージ
電流が流れて中継器REPが破壊されてしまうことがあっ
た。
継器REPに印加されるため、この異常電圧によりサージ
電流が流れて中継器REPが破壊されてしまうことがあっ
た。
この欠点を除去するため、他の従来例として第９図及
び第10図に示すものが提案されている。このうち、第９
図は第７図のアレスタARR21〜ARR24に代えて三極のアレ
スタARR31,ARR32を用いたものであり、また、第10図
は、ダイオードD1〜D8からなるダイオードブリッジの各
中間点に二極のアレスタARR21〜ARR24を接続してアレス
タARR21,ARR22の接続点及びアレスタARR23,ARR24の接続
点を接地端子Ｅとしたものである。
び第10図に示すものが提案されている。このうち、第９
図は第７図のアレスタARR21〜ARR24に代えて三極のアレ
スタARR31,ARR32を用いたものであり、また、第10図
は、ダイオードD1〜D8からなるダイオードブリッジの各
中間点に二極のアレスタARR21〜ARR24を接続してアレス
タARR21,ARR22の接続点及びアレスタARR23,ARR24の接続
点を接地端子Ｅとしたものである。
これらの例では、異常電圧によって何れかのアレスタ
が動作した際に、入力側の線路端子L1,L2の電位、また
は出力側の線路端子L3,L4の電位がそれぞれ同時に変化
する（L1＝L2またはL3＝L4）が、入出力側のアレスタに
放電開始電圧のバラツキがある場合、線路端子L1,L2側
と線路端子L3,L4側との間に異常電圧が印加されてしま
い、やはり中継器REP内をサージ電流が貫流して中継器R
EPが破壊されることがある。
が動作した際に、入力側の線路端子L1,L2の電位、また
は出力側の線路端子L3,L4の電位がそれぞれ同時に変化
する（L1＝L2またはL3＝L4）が、入出力側のアレスタに
放電開始電圧のバラツキがある場合、線路端子L1,L2側
と線路端子L3,L4側との間に異常電圧が印加されてしま
い、やはり中継器REP内をサージ電流が貫流して中継器R
EPが破壊されることがある。
ここで、この種の中継器REPにあっては、第11図に示
すように中継器本体REP′の入出力側にトランスT1,T2を
接続し、その１次巻線及び２次巻線の各中間点に抵抗R
11、ツェナーダイオードZD11及び抵抗R12からなる直列
回路を接続することにより、例えば、線路端子L1,L2側
から上記直列回路を介して線路端子L3,L4側に直流電流
を重畳して流すことにより、ツェナーダイオードZD11の
両端の電圧を中継器本体REP′の電源として給電するよ
うな給電回路を備えている。なお、抵抗R11及びツェナ
ーダイオードZD11からなる直列回路の両端には保護用の
ツェナーダイオードZD12が接続されており、このツェナ
ーダイオードZD12及び前記抵抗R12は、給電回路へのサ
ージ電流の流入を阻止するように作用する。
すように中継器本体REP′の入出力側にトランスT1,T2を
接続し、その１次巻線及び２次巻線の各中間点に抵抗R
11、ツェナーダイオードZD11及び抵抗R12からなる直列
回路を接続することにより、例えば、線路端子L1,L2側
から上記直列回路を介して線路端子L3,L4側に直流電流
を重畳して流すことにより、ツェナーダイオードZD11の
両端の電圧を中継器本体REP′の電源として給電するよ
うな給電回路を備えている。なお、抵抗R11及びツェナ
ーダイオードZD11からなる直列回路の両端には保護用の
ツェナーダイオードZD12が接続されており、このツェナ
ーダイオードZD12及び前記抵抗R12は、給電回路へのサ
ージ電流の流入を阻止するように作用する。
また、トランスT1の１次側及びトランスT2の２次側に
はバリスタ（金属酸化物バリスタ）MOV1,MOV2が接続さ
れており、線路端子L1,L2間または線路端子L3,L4間の異
常電圧を吸収するように構成されている。
はバリスタ（金属酸化物バリスタ）MOV1,MOV2が接続さ
れており、線路端子L1,L2間または線路端子L3,L4間の異
常電圧を吸収するように構成されている。
このように、ツェナーダイオードZD12や抵抗R12等か
らなる保護回路を給電回路に付加したものにあっては、
かかる保護回路の作用により、中継器本体REP′の入出
力間に発生した異常電圧によるサージ電流をバイパスし
て中継器本体REP′への貫流を防止することができる
が、電力線からの誘導によって通信線路に発生した異常
電圧のように比較的長時間継続する異常電圧に対して
は、保護回路の電流耐量が不足して中継器本体REP′に
対する保護が万全であるとは言い難い。この場合、従来
では電流耐量が充分に大きい保護素子を中継器REPに付
加するだけの構造上の余裕がない。
らなる保護回路を給電回路に付加したものにあっては、
かかる保護回路の作用により、中継器本体REP′の入出
力間に発生した異常電圧によるサージ電流をバイパスし
て中継器本体REP′への貫流を防止することができる
が、電力線からの誘導によって通信線路に発生した異常
電圧のように比較的長時間継続する異常電圧に対して
は、保護回路の電流耐量が不足して中継器本体REP′に
対する保護が万全であるとは言い難い。この場合、従来
では電流耐量が充分に大きい保護素子を中継器REPに付
加するだけの構造上の余裕がない。
このため、最近では、第12図に示すように線路端子L1
〜L4及び接地端子Ｅ間に五極のアレスタARR51を接続し
たり、第13図に示すように二極のアレスタARR21,ARR22
及びダイオードD1〜D8、または、第14図に示す如く二極
のアレスタARR21及びダイオードD1〜D10をそれぞれ組合
せ、何れかのアレスタが動作した場合には中継器REPの
入出力側の各線路端子L1〜L4が同電位となるような工夫
が施されている。
〜L4及び接地端子Ｅ間に五極のアレスタARR51を接続し
たり、第13図に示すように二極のアレスタARR21,ARR22
及びダイオードD1〜D8、または、第14図に示す如く二極
のアレスタARR21及びダイオードD1〜D10をそれぞれ組合
せ、何れかのアレスタが動作した場合には中継器REPの
入出力側の各線路端子L1〜L4が同電位となるような工夫
が施されている。
しかしながら、上記第12図〜第14図に示す構成におい
ても、線路端子L1〜L4に印加される異常電圧が比較的低
くてアレスタが動作しない場合や、あるいは高電圧の印
加時にアレスタが動作するまでの間は、中継器REPの入
出力側に相当の高電圧が発生し、第11図に示した中継器
REP内の給電回路に大きな貫流電流が流れて給電回路を
焼損してしまうといった不都合があった。
ても、線路端子L1〜L4に印加される異常電圧が比較的低
くてアレスタが動作しない場合や、あるいは高電圧の印
加時にアレスタが動作するまでの間は、中継器REPの入
出力側に相当の高電圧が発生し、第11図に示した中継器
REP内の給電回路に大きな貫流電流が流れて給電回路を
焼損してしまうといった不都合があった。
本発明は上記の問題点を解決するべく提案されたもの
で、その目的とするところは、通信線路に侵入した異常
電圧によるサージ電流を中継器の外部にバイパスさせる
ことより、中継器の破壊や給電回路の焼損を未然に防止
するようにした構成簡単な中継器の保護回路を提供する
ことにある。
で、その目的とするところは、通信線路に侵入した異常
電圧によるサージ電流を中継器の外部にバイパスさせる
ことより、中継器の破壊や給電回路の焼損を未然に防止
するようにした構成簡単な中継器の保護回路を提供する
ことにある。
（問題点を解決するための手段） 通信線路の途中に接続され、かつ前記通信線路に重畳
された直流電力がツェナーダイオードを介して給電され
る中継器を、前記中継器の入出力側と接地端子との間に
接続されたアレスタによって前記通信線路に侵入した異
常電圧から保護する中継器の保護回路において、前記中
継器への給電電圧が所定の値を超えるような異常電圧が
前記中継器の入力側または出力側に印加された際に、前
記異常電圧によるサージ電流を、前記中継器の外部にお
いて出力側または入力側にバイパスさせる別のツェナー
ダイオードまたはダイオードを有するバイパス回路を、
前記中継器の入出力間に接続したことを特徴とする。
された直流電力がツェナーダイオードを介して給電され
る中継器を、前記中継器の入出力側と接地端子との間に
接続されたアレスタによって前記通信線路に侵入した異
常電圧から保護する中継器の保護回路において、前記中
継器への給電電圧が所定の値を超えるような異常電圧が
前記中継器の入力側または出力側に印加された際に、前
記異常電圧によるサージ電流を、前記中継器の外部にお
いて出力側または入力側にバイパスさせる別のツェナー
ダイオードまたはダイオードを有するバイパス回路を、
前記中継器の入出力間に接続したことを特徴とする。
ここで、前記バイパス回路の好ましい態様としては、
極性を対抗させて直列に接続されたツェナーダイオード
や、中継器の入出力間の電圧の高低に応じて極性を選択
したダイオード等であり得る。
極性を対抗させて直列に接続されたツェナーダイオード
や、中継器の入出力間の電圧の高低に応じて極性を選択
したダイオード等であり得る。
（作用） 本発明によれば、平常時はツェナーダイオードを有す
る給電回路に定電流が流れ、この電流による電圧降下に
よって中継器に直流電源が供給される。また、線路端子
から異常電圧が侵入してこの電圧により給電電圧が所定
の値よりも大きくなった場合には、異常電圧によるサー
ジ電流が別のツェナーダイオードまたはダイオードを有
するバイパス回路を介して中継器の出力側または入力側
へ流れるため、アレスタが動作するまでの間、給電回路
を流れる電流の増加が抑制されて給電回路ひいては中継
器が異常電圧から保護される。
る給電回路に定電流が流れ、この電流による電圧降下に
よって中継器に直流電源が供給される。また、線路端子
から異常電圧が侵入してこの電圧により給電電圧が所定
の値よりも大きくなった場合には、異常電圧によるサー
ジ電流が別のツェナーダイオードまたはダイオードを有
するバイパス回路を介して中継器の出力側または入力側
へ流れるため、アレスタが動作するまでの間、給電回路
を流れる電流の増加が抑制されて給電回路ひいては中継
器が異常電圧から保護される。
そして、前記異常電圧がアレスタの放電開始電圧に達
すれば、アレスタが動作することによって異常電圧が吸
収され、中継器が引き続き保護されることとなる。
すれば、アレスタが動作することによって異常電圧が吸
収され、中継器が引き続き保護されることとなる。
（実施例） 以下、図に沿って本発明の実施例を説明する。第１図
は本発明の第１実施例を示すもので、図において、L1〜
L4は従来と同様にPCM伝送路等を構成する通信線路の線
路端子であり、中継器REPの入力側の線路端子L1,L2間に
はダイオードD1〜D4からなるダイオードブリッジDB
1が、また、中継器REPの出力側の線路端子L3,L4間には
ダイオードD5〜D8からなるダイオードブリッジDB2がそ
れぞれ接続され、これらのダイオードブリッジDB1,DB2
と中継器REPとの間には保護用の抵抗R1〜R4がそれぞれ
接続されている。
は本発明の第１実施例を示すもので、図において、L1〜
L4は従来と同様にPCM伝送路等を構成する通信線路の線
路端子であり、中継器REPの入力側の線路端子L1,L2間に
はダイオードD1〜D4からなるダイオードブリッジDB
1が、また、中継器REPの出力側の線路端子L3,L4間には
ダイオードD5〜D8からなるダイオードブリッジDB2がそ
れぞれ接続され、これらのダイオードブリッジDB1,DB2
と中継器REPとの間には保護用の抵抗R1〜R4がそれぞれ
接続されている。
そして、ダイオードD1,D2の接続点とダイオードD5,D6
の接続点とは二極のアレスタARR1を介して接地端子Ｅに
接続され、同様に、ダイオードD3,D4の接続点とダイオ
ードD7,D8の接続点とは二極のアレスタARR2を介して接
地端子Ｅに接続されている。また、アレスタARR1,ARR2
の非接地側の端子間には、非直線性素子としてのツェナ
ーダイオードZD1,ZD2の極性を対抗させて直列に接続し
てなるバイパス回路BPが接続されている。
の接続点とは二極のアレスタARR1を介して接地端子Ｅに
接続され、同様に、ダイオードD3,D4の接続点とダイオ
ードD7,D8の接続点とは二極のアレスタARR2を介して接
地端子Ｅに接続されている。また、アレスタARR1,ARR2
の非接地側の端子間には、非直線性素子としてのツェナ
ーダイオードZD1,ZD2の極性を対抗させて直列に接続し
てなるバイパス回路BPが接続されている。
なお、これらのツェナーダイオードZD1,ZD2は、線路
端子L1,L2側を正極性とする異常電圧によるサージ電流
と、線路端子L3,L4側を正極性とする異常電圧によるサ
ージ電流との双方をバイパスさせるために逆直列に接続
されるものであるが、例えば、線路端子L1,L2側が直流
的に常に線路端子L3,L4側よりも高電位であれば、一方
のツェナーダイオードZD2を省略することが可能であ
る。同様に、L3,L4側が高電位であれば、他方のツェナ
ーダイオードZD1を省略することができる。
端子L1,L2側を正極性とする異常電圧によるサージ電流
と、線路端子L3,L4側を正極性とする異常電圧によるサ
ージ電流との双方をバイパスさせるために逆直列に接続
されるものであるが、例えば、線路端子L1,L2側が直流
的に常に線路端子L3,L4側よりも高電位であれば、一方
のツェナーダイオードZD2を省略することが可能であ
る。同様に、L3,L4側が高電位であれば、他方のツェナ
ーダイオードZD1を省略することができる。
また、この実施例における中継器REPは例えば第２図
に示すとおりであり、第11図に示したものと同一の回路
構成である。従って、第２図において第11図と同一の構
成要素には同一の符号が付されている。かかる中継器RE
Pにおいて、給電回路を構成する抵抗R11、ツェナーダイ
オードZD11及び抵抗R12の直列回路には通常、数10mAの
定電流が流れており、中継器本体REP′への給電電圧は
ツェナーダイオードZD11のツェナー電圧に殆ど等しくな
っている。
に示すとおりであり、第11図に示したものと同一の回路
構成である。従って、第２図において第11図と同一の構
成要素には同一の符号が付されている。かかる中継器RE
Pにおいて、給電回路を構成する抵抗R11、ツェナーダイ
オードZD11及び抵抗R12の直列回路には通常、数10mAの
定電流が流れており、中継器本体REP′への給電電圧は
ツェナーダイオードZD11のツェナー電圧に殆ど等しくな
っている。
次に、第１図に示した実施例の動作を説明する。ま
ず、平常時には前記給電回路に定電流が流れて中継器本
体REP′に所定の電源電圧が供給され、中継器REPは正常
に動作している。この時、ツェナーダイオードZD1,ZD2
には殆ど電流が流れず、またアレスタARR1,ARR2が動作
することもない。
ず、平常時には前記給電回路に定電流が流れて中継器本
体REP′に所定の電源電圧が供給され、中継器REPは正常
に動作している。この時、ツェナーダイオードZD1,ZD2
には殆ど電流が流れず、またアレスタARR1,ARR2が動作
することもない。
いま、仮りに線路端子L1側を正極性とする異常電圧が
接地端子Ｅとの間に加わった場合、この異常電圧がアレ
スタARR1の放電開始電圧以上であればアレスタARR1動作
して中継器REPが保護される。このアレスタARR1動作に
より、ダイオードD1,D2,D5,D6を介して入出力側の線路
端子L1〜L4はすべて同電位となる。
接地端子Ｅとの間に加わった場合、この異常電圧がアレ
スタARR1の放電開始電圧以上であればアレスタARR1動作
して中継器REPが保護される。このアレスタARR1動作に
より、ダイオードD1,D2,D5,D6を介して入出力側の線路
端子L1〜L4はすべて同電位となる。
しかるに、アレスタARR1が動作するまでの間や異常電
圧がアレスタARR1の動作電圧よりも低い場合において
は、この異常電圧によるサージ電流がツェナーダイオー
ドZD2,ZD1及びダイオードD7,D8を介して線路端子L3,L4
側に流れ、中継器REP内の給電回路に流れることはない
ため、給電回路ひいては中継器REPの焼損等が防止さ
れ、中継器REPが異常電圧から保護されることとなる。
圧がアレスタARR1の動作電圧よりも低い場合において
は、この異常電圧によるサージ電流がツェナーダイオー
ドZD2,ZD1及びダイオードD7,D8を介して線路端子L3,L4
側に流れ、中継器REP内の給電回路に流れることはない
ため、給電回路ひいては中継器REPの焼損等が防止さ
れ、中継器REPが異常電圧から保護されることとなる。
以上の動作は、接地端子Ｅから線路端子L1に向けて負
極性の異常電圧が侵入した場合や、線路端子L2,L3,L4と
接地端子Ｅとの間で正または負極性の異常電圧が侵入し
た場合にもツェナーダイオードZD2,ZD1を介したサージ
電流の経路が異なるだけで実質的に同様であり、何れの
場合にも中継器REPを確実に保護することができるもの
である。
極性の異常電圧が侵入した場合や、線路端子L2,L3,L4と
接地端子Ｅとの間で正または負極性の異常電圧が侵入し
た場合にもツェナーダイオードZD2,ZD1を介したサージ
電流の経路が異なるだけで実質的に同様であり、何れの
場合にも中継器REPを確実に保護することができるもの
である。
次いで、第３図は本発明の第２実施例を示すものであ
り、第１実施例と異なるのは、ツェナーダイオードZD1,
ZD2の両端に単一のアレスタARR3を接続すると共に、こ
のアレスタARR3の両端と接地端子Ｅ間にダイオードD9,D
10を接続した点にある。この実施例における動作は第１
実施例と同様であるため説明を省略するが、この例にお
いても一定の条件のもとでツェナーダイオードZD1また
はZD2を省略することができる。
り、第１実施例と異なるのは、ツェナーダイオードZD1,
ZD2の両端に単一のアレスタARR3を接続すると共に、こ
のアレスタARR3の両端と接地端子Ｅ間にダイオードD9,D
10を接続した点にある。この実施例における動作は第１
実施例と同様であるため説明を省略するが、この例にお
いても一定の条件のもとでツェナーダイオードZD1また
はZD2を省略することができる。
次に、第４図は本発明の第３実施例を示している。こ
の実施例は、線路端子L1,L2間及びL3,L4間と接地端子Ｅ
との間に三極のアレスタARR4,ARR5をそれぞれ接続し、
ダイオードD1,D2の接続点とダイオードD7,D8の接続点の
間に非直線性素子としてのダイオードD11を接続すると
共に、ダイオードD3,D4の接続点とダイオードD5,D6の接
続点とを直接接続したものである。
の実施例は、線路端子L1,L2間及びL3,L4間と接地端子Ｅ
との間に三極のアレスタARR4,ARR5をそれぞれ接続し、
ダイオードD1,D2の接続点とダイオードD7,D8の接続点の
間に非直線性素子としてのダイオードD11を接続すると
共に、ダイオードD3,D4の接続点とダイオードD5,D6の接
続点とを直接接続したものである。
この例は、線路端子L1,L2側が直流的に常に線路端子L
3,L4側よりも高電位であることを想定したもので、特
に、中継器REPの正規の給電電圧が比較的低い場合にダ
イオードD11の電圧−電流特性の非直線性を利用してサ
ージ電流をバイパスさせるように構成されている。な
お、線路端子L3,L4側から侵入した異常電圧によるサー
ジ電流は、バイパス回路BP内の直接接続された線路を介
して線路端子L1,L2側へと流れる。
3,L4側よりも高電位であることを想定したもので、特
に、中継器REPの正規の給電電圧が比較的低い場合にダ
イオードD11の電圧−電流特性の非直線性を利用してサ
ージ電流をバイパスさせるように構成されている。な
お、線路端子L3,L4側から侵入した異常電圧によるサー
ジ電流は、バイパス回路BP内の直接接続された線路を介
して線路端子L1,L2側へと流れる。
この実施例においても、サージ電流はバイパス回路BP
内を流れるため、給電回路ないし中継器REPを貫流する
ことがなく、これらの破壊を確実に防止することができ
る。また、アレスタARR4,ARR5の動作時には線路端子L1
〜L4がすべて同電位となり、中継器REPの入出力間に異
常電圧が加わることもない。
内を流れるため、給電回路ないし中継器REPを貫流する
ことがなく、これらの破壊を確実に防止することができ
る。また、アレスタARR4,ARR5の動作時には線路端子L1
〜L4がすべて同電位となり、中継器REPの入出力間に異
常電圧が加わることもない。
なお、上記の各実施例において、保護用の抵抗R1〜R4
は場合によっては省略することが可能であり、また、こ
れらの抵抗R1〜R4に代えて電流制限用に温度係数が正の
サーミスタを使用することもできる。更に、バイパス回
路BPがない場合に給電回路を貫流するサージ電流が非常
に大きいと予想される場合には、バイパス回路BPを構成
する非直線性素子として金属酸化物バリスタを単独また
はツェナーダイオード等と並列に接続して使用すること
も可能である。
は場合によっては省略することが可能であり、また、こ
れらの抵抗R1〜R4に代えて電流制限用に温度係数が正の
サーミスタを使用することもできる。更に、バイパス回
路BPがない場合に給電回路を貫流するサージ電流が非常
に大きいと予想される場合には、バイパス回路BPを構成
する非直線性素子として金属酸化物バリスタを単独また
はツェナーダイオード等と並列に接続して使用すること
も可能である。
次に、本発明の効果を確認するために行った試験の結
果を以下に詳述する。試験回路は第５図に示すとおりで
あり、図においてARR6〜ARR9は三極のアレスタ、DB3,DB
4はダイオードブリッジ、SDは直列ダイオード、PUはバ
イパス回路BPを備えた保安器回路、S1〜S4はスイッチ、
V0は商用周波数の交流電源、I0,I1は電流計、V1は電圧
計をそれぞれ示している。ここで、V0,V1,I0,I1はそれ
ぞれ電圧及び電流の値をも示すものとする。その他の構
成については、先の各実施例におけるものと同一の符号
が付されている。
果を以下に詳述する。試験回路は第５図に示すとおりで
あり、図においてARR6〜ARR9は三極のアレスタ、DB3,DB
4はダイオードブリッジ、SDは直列ダイオード、PUはバ
イパス回路BPを備えた保安器回路、S1〜S4はスイッチ、
V0は商用周波数の交流電源、I0,I1は電流計、V1は電圧
計をそれぞれ示している。ここで、V0,V1,I0,I1はそれ
ぞれ電圧及び電流の値をも示すものとする。その他の構
成については、先の各実施例におけるものと同一の符号
が付されている。
なお、この試験回路において、中継器（PCM再生中継
器）REP内のアレスタARR6,ARR7の直流放電開始電圧は40
0V、保安器回路PU内のアレスタARR8,ARR9の直流放電開
始電圧は180V、R11、R12はトランスT1,T2の巻線抵抗を
用いることしてその値は5.1Ω,3W、R1〜R4は擬似線路抵
抗でその値は20Ω,500W、ツェナーダイオードZD11のツ
ェナー電圧は5.1V、ツェナーダイオードZD12のツェナー
電圧は8.2Vとした。
器）REP内のアレスタARR6,ARR7の直流放電開始電圧は40
0V、保安器回路PU内のアレスタARR8,ARR9の直流放電開
始電圧は180V、R11、R12はトランスT1,T2の巻線抵抗を
用いることしてその値は5.1Ω,3W、R1〜R4は擬似線路抵
抗でその値は20Ω,500W、ツェナーダイオードZD11のツ
ェナー電圧は5.1V、ツェナーダイオードZD12のツェナー
電圧は8.2Vとした。
まず、この試験回路のスイッチS1〜S4を開いて中継器
REPだけの回路とし、この中継器REPに交流電源V0により
商用周波数の電圧を印加した。この時、印加電圧V0（実
効値）を変えて全電流I0、抵抗R12を流れる電流I1（こ
の場合は全電流I0に等しい）、及び中継器REPの入出力
端子間の電圧V1をシンクロスコープにて観測した結果を
表１に示す。この表１において、I0,I1,V1値は、何れも
ゼロからピークまでの値である（次の表２についても同
じ）。
REPだけの回路とし、この中継器REPに交流電源V0により
商用周波数の電圧を印加した。この時、印加電圧V0（実
効値）を変えて全電流I0、抵抗R12を流れる電流I1（こ
の場合は全電流I0に等しい）、及び中継器REPの入出力
端子間の電圧V1をシンクロスコープにて観測した結果を
表１に示す。この表１において、I0,I1,V1値は、何れも
ゼロからピークまでの値である（次の表２についても同
じ）。
なお、電圧V0は５秒間印加し、印加電圧150V以上の場
合には抵抗R12が焼損して断線となった。また、表には
示されていないが、印加電圧300Vの場合にはアレスタAR
R8またはアレスタARR9が各半波毎に動作し、抵抗R12は
焼損しなかった。
合には抵抗R12が焼損して断線となった。また、表には
示されていないが、印加電圧300Vの場合にはアレスタAR
R8またはアレスタARR9が各半波毎に動作し、抵抗R12は
焼損しなかった。
次いで、スイッチS1〜S4を閉じ、中継器REPに保安回
路PUを接続して同一の条件で試験を行った結果を表２に
示す。
路PUを接続して同一の条件で試験を行った結果を表２に
示す。
この場合において、抵抗R12を流れる電流I1は、印加
電V0が50Vの場合は全電流I0に対して約35％の1.2〜1.3A
であり、保安回路PUを接続しない場合に比べて約50％で
ある。そして、印加電圧V0が高くなるに従って電流I1の
割合は減少し、印加電圧V0が250Vの場合には全電流I0の
10％以下となって2.3Aとなっている。すなわち、印加電
圧V0が増加するにつれて保安回路PU内のバイパス回路BP
よりバイパスされる電流の割合が増加しており、このバ
イパス回路BPの有効性が立証されている。また、別個に
行った抵抗R12の焼損試験では、波高値2.3A（実効値1.6
A）の電流では通電時間が３分でも焼損せず、また抵抗
値の変化もなかった。
電V0が50Vの場合は全電流I0に対して約35％の1.2〜1.3A
であり、保安回路PUを接続しない場合に比べて約50％で
ある。そして、印加電圧V0が高くなるに従って電流I1の
割合は減少し、印加電圧V0が250Vの場合には全電流I0の
10％以下となって2.3Aとなっている。すなわち、印加電
圧V0が増加するにつれて保安回路PU内のバイパス回路BP
よりバイパスされる電流の割合が増加しており、このバ
イパス回路BPの有効性が立証されている。また、別個に
行った抵抗R12の焼損試験では、波高値2.3A（実効値1.6
A）の電流では通電時間が３分でも焼損せず、また抵抗
値の変化もなかった。
更に、表には示されていないが、印加電圧V0が300Vの
場合にはアレスタARR8またはアレスタARR9が各半波毎に
動作し、抵抗R12は焼損しなかった。また、印加電圧V0
が1000Vの場合には、抵抗R12を流れる電流I1は3A以下で
あり、通電時間が短時間（５秒間）である限り、抵抗R
12の焼損はない。
場合にはアレスタARR8またはアレスタARR9が各半波毎に
動作し、抵抗R12は焼損しなかった。また、印加電圧V0
が1000Vの場合には、抵抗R12を流れる電流I1は3A以下で
あり、通電時間が短時間（５秒間）である限り、抵抗R
12の焼損はない。
加えて、インパルス電圧に対しては、アレスタARR8,A
RR9が動作して抵抗R12は焼損しなかった。
RR9が動作して抵抗R12は焼損しなかった。
このように、本発明にかかるバイパス回路BPを付加す
ることにより、アレスタARR8,ARR9の電流耐量迄のあら
ゆる異常電圧に対して中継器REPを保護することができ
る。なお、バイパス回路BPの挿入によっても、給電の不
備や伝送損失あるいは漏話等の伝送上の問題が生じない
のは言うまでもない。
ることにより、アレスタARR8,ARR9の電流耐量迄のあら
ゆる異常電圧に対して中継器REPを保護することができ
る。なお、バイパス回路BPの挿入によっても、給電の不
備や伝送損失あるいは漏話等の伝送上の問題が生じない
のは言うまでもない。
（発明の効果） 以上のように本発明によれば、通信線路に侵入した異
常電圧によるサージ電流を中継器の外部に設けた別のツ
ェナーダイオード等からなるバイパス回路を介して出力
側または入力側へのバイパスさせるようにしたから、サ
ージ電流による給電回路の焼損や中継器の破壊を確実に
防止することができるという効果がある。
常電圧によるサージ電流を中継器の外部に設けた別のツ
ェナーダイオード等からなるバイパス回路を介して出力
側または入力側へのバイパスさせるようにしたから、サ
ージ電流による給電回路の焼損や中継器の破壊を確実に
防止することができるという効果がある。
また、バイパス回路の構成が極めて簡単であるため、
低コストにて提供することができる等の利点を有する。
低コストにて提供することができる等の利点を有する。
第１図は本発明の第１実施例を示す回路図、第２図は中
継器の給電回路の説明図、第３図及び第４図はそれぞれ
本発明の第２実施例及び第３実施例を示す回路図、第５
図は本発明による高電圧印加試験の試験回路図、第６図
及び第７図はそれぞれ従来例を示す回路図、第８図は線
路端子の電圧変化の説明図、第９図及び第10図は別の従
来例を示す回路図、第11図は中継器の給電回路の説明
図、第12図ないし第14図は更に別の従来例を示す回路図
である。 REP……中継器、REP′……中継器本体 L1〜L4……線路端子、ARR1〜ARR5……アレスタ D1〜D11……ダイオード、R1〜R4……抵抗 DB1,DB2……ダイオードブリッジ ZD1,ZD2……ツェナーダイオード BP2……バイパス回路
継器の給電回路の説明図、第３図及び第４図はそれぞれ
本発明の第２実施例及び第３実施例を示す回路図、第５
図は本発明による高電圧印加試験の試験回路図、第６図
及び第７図はそれぞれ従来例を示す回路図、第８図は線
路端子の電圧変化の説明図、第９図及び第10図は別の従
来例を示す回路図、第11図は中継器の給電回路の説明
図、第12図ないし第14図は更に別の従来例を示す回路図
である。 REP……中継器、REP′……中継器本体 L1〜L4……線路端子、ARR1〜ARR5……アレスタ D1〜D11……ダイオード、R1〜R4……抵抗 DB1,DB2……ダイオードブリッジ ZD1,ZD2……ツェナーダイオード BP2……バイパス回路
Claims (1)
- 【請求項１】通信線路の途中に接続され、かつ前記通信
線路に重畳された直流電力がツェナーダイオードを介し
て給電される中継器を、前記中継器の入出力側と接地端
子との間に接続されたアレスタによって前記通信線路に
侵入した異常電圧からの保護する中継器の保護回路にお
いて、 前記中継器への給電電圧が所定の値を超えるような異常
電圧が前記中継器の入力側または出力側に印加された際
に、前記異常電圧によるサージ電流を、前記中継器の外
部において出力側または入力側にバイパスさせる別のツ
ェナーダイオードまたはダイオードを有するバイパス回
路を、前記中継器の入出力間に接続したことを特長とす
る中継器の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62181880A JP2567405B2 (ja) | 1987-07-20 | 1987-07-20 | 中継器の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62181880A JP2567405B2 (ja) | 1987-07-20 | 1987-07-20 | 中継器の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6424521A JPS6424521A (en) | 1989-01-26 |
| JP2567405B2 true JP2567405B2 (ja) | 1996-12-25 |
Family
ID=16108482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62181880A Expired - Lifetime JP2567405B2 (ja) | 1987-07-20 | 1987-07-20 | 中継器の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2567405B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4975589B2 (ja) * | 2007-11-07 | 2012-07-11 | 独立行政法人鉄道建設・運輸施設整備支援機構 | 無絶縁軌道回路用保安器 |
| JP5697263B2 (ja) * | 2012-06-19 | 2015-04-08 | 株式会社昭電 | 通信用サージ保護素子の異常検出回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0412764Y2 (ja) * | 1985-12-04 | 1992-03-26 | ||
| JPH03852Y2 (ja) * | 1985-12-20 | 1991-01-11 |
-
1987
- 1987-07-20 JP JP62181880A patent/JP2567405B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6424521A (en) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617288A (en) | Automatic surge suppressor disconnect protection system | |
| US6900972B1 (en) | Circuit interrupter with improved surge suppression | |
| US4455586A (en) | High voltage filtering and protection circuit | |
| US4870528A (en) | Power line surge suppressor | |
| US4571656A (en) | Electrical circuit for protection against surge overvoltage of transients | |
| US7616420B2 (en) | Excessive surge protection method and apparatus | |
| EP0291169B1 (en) | Protection arrangement for a telephone subscriber line interface circuit | |
| JP2005532022A (ja) | 保護指示装置 | |
| EP1727257A1 (en) | A protection circuit for potential transformers | |
| US4803436A (en) | Method and apparatus for evaluating the condition of a gapless metal-oxide varistor lightning arrester used for protecting a distribution transformer | |
| IL113323A (en) | Method for protection mainly of communication installations and circuit protection for carrying out the above method | |
| US5495383A (en) | Circuit for protecting electronic equipment from overvoltage or overcurrent conditions | |
| TW512563B (en) | Lightning arrester device for low-voltage network | |
| JP2567405B2 (ja) | 中継器の保護回路 | |
| JPH0119235B2 (ja) | ||
| GB2160721A (en) | Protection of electrical/electronic equipment | |
| JPS60234423A (ja) | 過電圧保護装置 | |
| JPH0412764Y2 (ja) | ||
| US5677820A (en) | Telephone and communications line overvoltage protection apparatus | |
| JP2002354662A (ja) | 雷防護回路 | |
| JPS6348124A (ja) | 雷サ−ジ保護装置 | |
| GB1594313A (en) | Equipment for power line surge eliminator | |
| JP3473819B2 (ja) | 雷防護アダプタ | |
| JPH0984258A (ja) | 通信用保護回路 | |
| RU2085002C1 (ru) | Ограничитель внутренних перенапряжений |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |