JP2567073B2 - Multilayer capacitor block - Google Patents

Multilayer capacitor block

Info

Publication number
JP2567073B2
JP2567073B2 JP63306644A JP30664488A JP2567073B2 JP 2567073 B2 JP2567073 B2 JP 2567073B2 JP 63306644 A JP63306644 A JP 63306644A JP 30664488 A JP30664488 A JP 30664488A JP 2567073 B2 JP2567073 B2 JP 2567073B2
Authority
JP
Japan
Prior art keywords
internal electrode
internal
sintered body
multilayer capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63306644A
Other languages
Japanese (ja)
Other versions
JPH02249219A (en
Inventor
勲 海崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63306644A priority Critical patent/JP2567073B2/en
Publication of JPH02249219A publication Critical patent/JPH02249219A/en
Application granted granted Critical
Publication of JP2567073B2 publication Critical patent/JP2567073B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源装置等に用いられるデルタ結線回路を
構成するためのコンデンサブロックに関し、特に積層コ
ンデンサを利用して構成されたものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor block for forming a delta connection circuit used in a power supply device or the like, and more particularly to a capacitor block using a multilayer capacitor.

〔従来の技術〕[Conventional technology]

従来より、第2図に示す電源回路においては、第1〜
第3のコンデンサ1,2,3がデルタ結線されて用いられて
いる。この各コンデンサ1〜3のうち、コンデンサ1は
ライン−ライン間に、コンデンサ2,3はライン−アース
電位間に接続されており、共にノイズ吸収機能を果たす
ために挿入されているものである。
Conventionally, in the power supply circuit shown in FIG.
The third capacitors 1, 2 and 3 are used in a delta connection. Among the capacitors 1 to 3, the capacitor 1 is connected between the lines and the capacitors 2 and 3 are connected between the line and the ground potential, and both capacitors are inserted to perform the noise absorbing function.

電源回路に用いるものであるため、これらのコンデン
サ1〜3は、その耐圧が高いことが要求されている。従
来は、このような電源回路を構成するに当たり、各コン
デンサ1〜3として積層コンデンサを用いる場合には、
それぞれ、別体のコンデンサ素子を用意し、図示のよう
に接続して用いていた。
These capacitors 1 to 3 are required to have high withstand voltage because they are used in a power supply circuit. Conventionally, when a multilayer capacitor is used as each of the capacitors 1 to 3 in configuring such a power supply circuit,
A separate capacitor element was prepared for each, and they were connected and used as shown in the figure.

〔発明が解決しようとする技術的課題〕[Technical problem to be solved by the invention]

上述のように、第2図の電源回路を構成するに当た
り、従来は各コンデンサ1〜3を別々の部品として用意
し、基板上等において接続して用いていた。従って、大
きな実装スペースを要し、また実装コストも高く付いて
いた。
As described above, in constructing the power supply circuit of FIG. 2, conventionally, each of the capacitors 1 to 3 is prepared as a separate component and connected and used on the substrate or the like. Therefore, a large mounting space is required and the mounting cost is high.

そこで、本発明の目的は、デルタ結線回路を構成する
に当たり、コンデンサ部分の実装スペース及び実装効率
を改善することができ、かつ容量の増大が容易な構造を
備えた積層コンデンサブロックを提供することにある。
Therefore, it is an object of the present invention to provide a multilayer capacitor block having a structure capable of improving the mounting space and mounting efficiency of the capacitor portion in constructing a delta connection circuit and easily increasing the capacitance. is there.

〔技術的課題を解決するための手段〕[Means for solving technical problems]

本発明は、デルタ結線回路に使用される3個のコンデ
ンサが該デルタ結線回路に応じて接続された状態で内蔵
された積層コンデンサブロックであり、下記の構成を有
する。
The present invention is a multilayer capacitor block in which three capacitors used in a delta connection circuit are built in a state of being connected according to the delta connection circuit, and have the following configuration.

すなわち、誘電体セラミックスよりなる焼結体内に、
誘電体セラミック層を介して厚み方向に重なり合うよう
に、複数の内部電極が配置されている。この複数の内部
電極は、厚み方向に、第1〜第3の積層コンデンサを形
成するために、厚み方向順に配置された第1〜第3の内
部電極群を構成している。
That is, in the sintered body made of dielectric ceramics,
A plurality of internal electrodes are arranged so as to overlap each other in the thickness direction via the dielectric ceramic layer. The plurality of internal electrodes constitute first to third internal electrode groups arranged in the thickness direction in order to form first to third multilayer capacitors in the thickness direction.

第1及び第2の内部電極群の一方電位に接続される内
部電極が、焼結体の側面の第1の引出し部に引出されて
いる。また、第1の内部電極群の他方電位に接続される
内部電極と、第3の内部電極群の一方電位に接続される
内部電極が、焼結体の側面の第2の引出し部に引出され
ている。さらに、第2及び第3の内部電極群の他方電位
に接続される内部電極が、焼結体の側面の第3の引出し
部に引出されている。また、厚み方向に隣接する一方の
内部電極群と他方の内部電極群の隣合う内部電極が同電
位い接続されており、かつ上記同電位に接続されている
内部電極間が焼結体層により隔てられている。
The internal electrode connected to one potential of the first and second internal electrode groups is led out to the first lead-out portion on the side surface of the sintered body. Further, the internal electrode connected to the other potential of the first internal electrode group and the internal electrode connected to one potential of the third internal electrode group are led out to the second lead portion on the side surface of the sintered body. ing. Furthermore, the internal electrode connected to the other potential of the second and third internal electrode groups is led out to the third lead-out portion on the side surface of the sintered body. In addition, one internal electrode group adjacent to each other in the thickness direction and the adjacent internal electrodes of the other internal electrode group are connected at the same potential, and a sintered body layer is provided between the internal electrodes connected to the same potential. Separated.

第1〜第3の引出し部には、それぞれ、第1〜第3の
外部電極が付与されている。
First to third external electrodes are provided to the first to third lead portions, respectively.

〔作用〕[Action]

本発明は、デルダ結線回路を構成している3個のコン
デンサを、積層コンデンサ技術により一体化し、積層コ
ンデンサブロックとすることにより、実装スペースの低
減、取扱い及び実装作業の改善を図ることを特徴とする
ものである。
The present invention is characterized by reducing the mounting space, improving the handling and mounting work by integrating the three capacitors forming the Delda connection circuit by a multilayer capacitor technology to form a multilayer capacitor block. To do.

すなわち、単一の焼結体内に、第1〜第3の内部電極
群を配することにより、第1〜第3の積層コンデンサ
が、一体化されて構成されている。また、各積層コンデ
ンサの内部電極群は、第1〜第3の引出し部に引出され
て第1〜第3の外部電極に接続されているので、デルタ
結線回路に応じて相互に電気的に接続された状態とされ
ている。よって、本発明の積層コンデンサブロックを用
いれば、直ちにデルタ結線回路を構成することができ
る。
That is, by arranging the first to third internal electrode groups in a single sintered body, the first to third multilayer capacitors are integrally formed. In addition, since the internal electrode group of each multilayer capacitor is led out to the first to third lead-out portions and connected to the first to third external electrodes, they are electrically connected to each other according to the delta connection circuit. It is said that it has been Therefore, by using the multilayer capacitor block of the present invention, a delta connection circuit can be immediately constructed.

また、本発明の積層コンデンサブロックでは、上記第
1〜第3の内部電極群のうち、厚み方向に隣接する一方
の内部電極群と他方の内部電極群の隣合う内部電極が同
電位に接続されているため、隣合う内部電極群で構成さ
れるコンデンサ間のクロストークを低減することができ
る。しかも、上記同電位に接続される内部電極間が焼結
体層を間に介して隔てられているため、絶縁耐圧も高め
られている。
Further, in the multilayer capacitor block of the present invention, among the first to third internal electrode groups, one internal electrode group adjacent in the thickness direction and the adjacent internal electrode of the other internal electrode group are connected to the same potential. Therefore, it is possible to reduce the crosstalk between the capacitors formed by the adjacent internal electrode groups. Moreover, since the internal electrodes connected to the same potential are separated by the sintered body layer, the dielectric strength is also increased.

〔実施例の説明〕[Explanation of Example]

以下、図面を参照しつつ、本発明の一実施例の製造工
程を説明することにより、その構造の詳細を明らかにす
る。本実施例は、第3図に示した等価回路を実現する積
層コンデンサブロックである。
The manufacturing process of one embodiment of the present invention will be described below with reference to the drawings to clarify the details of the structure. The present embodiment is a multilayer capacitor block that realizes the equivalent circuit shown in FIG.

まず、第1図に示すように、複数枚の誘電体セラミッ
クスよりなるセラミックグリーンシート11〜24を用意す
る。各セラミックグリーンシート11〜24としては、耐圧
の高いことが要求されるので、耐圧性の高い材料、ある
いは比較的厚みの厚いものを用いる。
First, as shown in FIG. 1, ceramic green sheets 11 to 24 made of a plurality of dielectric ceramics are prepared. As each of the ceramic green sheets 11 to 24 is required to have a high pressure resistance, a material having a high pressure resistance or a material having a relatively large thickness is used.

各セラミックグリーンシート11〜24には、図示のよう
に、それぞれ切欠11a〜24aが形成されている。切欠11a
〜24aは、得られる焼結体に後述する凹部を形成するた
めに設けられているものである。
Notches 11a to 24a are formed in the respective ceramic green sheets 11 to 24, as shown in the drawing. Cutout 11a
Numerals 24a to 24a are provided for forming recesses described later in the obtained sintered body.

セラミックグリーンシート11,15,20,24上には、電極
ペーストを塗布しない。すなわち、セラミックグリーン
シート11,24は、共に内部電極を焼結体の外表面に露出
しないために積層されているものであり、他方、セラミ
ックグリーンシート15,20は、それぞれ、後述する隣合
う積層コンデンサ部分を分離するために挿入されている
ものだからである。
No electrode paste is applied on the ceramic green sheets 11, 15, 20, 24. That is, the ceramic green sheets 11 and 24 are laminated so that the internal electrodes are not exposed to the outer surface of the sintered body, while the ceramic green sheets 15 and 20 are adjacent to each other, which will be described later. This is because it is inserted to separate the capacitor part.

セラミックグリーンシート11〜24は、第1の積層コン
デンサを構成するために挿入されているものであり、上
面に内部電極を形成するために電極ペースト31,32,33が
それぞれ印刷されている。このうち電極ペースト31,33
は、それぞれ、セラミックグリーンシート12,14の切欠1
2a,14aを挟んだ端縁部分12b,14bに引出されている。他
方、セラミックグリーンシート13上に塗布された電極ペ
ースト32は、切欠13aを挟んだ他方側の端縁部分13bに引
出されている。
The ceramic green sheets 11 to 24 are inserted to form the first multilayer capacitor, and the electrode pastes 31, 32, and 33 are printed on the upper surfaces to form internal electrodes. Of these, electrode paste 31,33
Is the cutout 1 of the ceramic green sheets 12 and 14, respectively.
It is drawn out to the end edge portions 12b and 14b sandwiching 2a and 14a. On the other hand, the electrode paste 32 applied on the ceramic green sheet 13 is drawn out to the edge portion 13b on the other side sandwiching the notch 13a.

セラミックグリーンシート16〜19上に塗布されている
電極ペースト34〜37は、それぞれ、第2の積層コンデン
サの内部電極を構成するために設けられている。
The electrode pastes 34 to 37 applied on the ceramic green sheets 16 to 19 are provided to form the internal electrodes of the second multilayer capacitor, respectively.

セラミックグリーンシート16,18上に印刷された電極
ペースト34,36は、切欠16a,18aを挟む一方の端縁部分16
b,18bに引出されている。また、セラミックグリーンシ
ート17,19上に塗布された電極ペースト35,37は、切欠17
a,19aが形成されている端縁とは反対側の端縁17b,17bに
至るように形成されている。
The electrode pastes 34 and 36 printed on the ceramic green sheets 16 and 18 are one edge portion 16 sandwiching the notches 16a and 18a.
b, 18b. In addition, the electrode pastes 35 and 37 applied on the ceramic green sheets 17 and 19 are notched 17
It is formed so as to reach the edges 17b, 17b on the side opposite to the edges on which a, 19a are formed.

第3の積層コンデンサを構成するために、セラミック
グリーンシート21〜23上には、電極ペースト38〜40が印
刷されている。電極ペースト38,40は、それぞれ、セラ
ミックグリーンシート21,23の切欠21a,23aが形成されて
いる端縁とは反対側の端縁21b,23bに至るように形成さ
れている。電極ペースト39は、セラミックグリーンシー
ト22の切欠22aを挟んだ1の端縁部分22bに引出されてい
る。
Electrode pastes 38 to 40 are printed on the ceramic green sheets 21 to 23 in order to form the third multilayer capacitor. The electrode pastes 38 and 40 are formed so as to reach the edges 21b and 23b on the opposite side of the edges where the cutouts 21a and 23a of the ceramic green sheets 21 and 23 are formed, respectively. The electrode paste 39 is drawn out to one end edge portion 22b of the ceramic green sheet 22 which sandwiches the notch 22a.

第1図に示したセラミックグリーンシート11〜24を図
示の状態のまま積層して積層体を得、厚み方向に圧着
し、しかる後一体焼成することにより、第4図に示す焼
結体50が得られる。
The ceramic green sheets 11 to 24 shown in FIG. 1 are laminated in the illustrated state to obtain a laminate, which is pressure-bonded in the thickness direction and then integrally fired to obtain a sintered body 50 shown in FIG. can get.

この焼結体50には、セラミックグリーンシート11〜24
に形成された切欠11a〜24aに応じて、凹部51がその側面
に形成されている。この凹部51を挟む1対の外側面部分
と、凹部51が形成された側とは反対側の側面に、上記し
た内部電極が引出されており、第1〜第3の外部電極52
〜54を図示のように付与することにより、積層コンデン
サブロックが得られる。
This sintered body 50 includes ceramic green sheets 11 to 24.
A recess 51 is formed on the side surface of each of the cutouts 11a to 24a. The above-mentioned internal electrodes are drawn out to a pair of outer side surface portions sandwiching the recess 51 and a side surface opposite to the side where the recess 51 is formed, and the first to third external electrodes 52 are provided.
By providing ~ 54 as shown, a multilayer capacitor block is obtained.

なお、第5図中の内部電極には、第1図の電極ペース
トとの対応を容易とするために、電極ペーストと同一の
参照番号を付与しておく。
The internal electrodes in FIG. 5 are given the same reference numbers as the electrode pastes in order to facilitate correspondence with the electrode pastes in FIG.

第1図及び第5図の比較から明らかなように、内部電
極31〜33からなる内部電極群の部分において第1の積層
コンデンサが構成されており、この第1の積層コンデン
サの一方の電位に接続される内部電極31,33が第1の外
部電極52に電気的に接続されており、他方の電位に接続
される内部電極32は第2の外部電極53に接続されてい
る。
As is clear from the comparison between FIG. 1 and FIG. 5, the first multilayer capacitor is formed in the portion of the internal electrode group consisting of the internal electrodes 31 to 33. The connected internal electrodes 31, 33 are electrically connected to the first external electrode 52, and the internal electrode 32 connected to the other potential is connected to the second external electrode 53.

また、第2の積層コンデンサを構成する内部電極群に
ついては、内部電極34,36が第1の外部電極52に、内部
電極35,37は第3の外部電極54に接続されている。
Further, in the internal electrode group forming the second multilayer capacitor, the internal electrodes 34 and 36 are connected to the first external electrode 52, and the internal electrodes 35 and 37 are connected to the third external electrode 54.

同様に、第3の積層コンデンサを構成する第3の内部
電極群では、内部電極38,40が第3の外部電極54に、内
部電極39が第2の外部電極53に電気的に接続されてい
る。
Similarly, in the third internal electrode group forming the third multilayer capacitor, the internal electrodes 38 and 40 are electrically connected to the third external electrode 54, and the internal electrode 39 is electrically connected to the second external electrode 53. There is.

従って、本実施例により、第3図の等価回路の積層コ
ンデンサブロックが構成されていることがわかる。
Therefore, it is understood that the multilayer capacitor block of the equivalent circuit shown in FIG. 3 is constructed by this embodiment.

なお、各積層コンデンサを構成する内部電極数、すな
わち第1図に示した電極ペーストの塗布されたセラミッ
クグリーンシートの積層数は図示のものに限らない。す
なわち、第1〜第3の積層コンデンサのそれぞれにおい
て、電極ペーストの塗布されたセラミックグリーンシー
トをさらに重ね合わせ、より高容量化を図ってもよい。
The number of internal electrodes forming each laminated capacitor, that is, the number of laminated ceramic green sheets coated with the electrode paste shown in FIG. 1 is not limited to that shown in the figure. That is, in each of the first to third multilayer capacitors, the ceramic green sheets coated with the electrode paste may be further stacked to achieve higher capacity.

もっとも、好ましくは、第1図に示した電極ペースト
33と電極ペースト34あるいは電極ペースト37と電極ペー
スト38のように、隣接する積層コンデンサ間において隣
合う電極ペーストのパターンを等しくすることにより、
各積層コンデンサ間の干渉をより効果的に防止すること
ができる。従って、積層数を増やした場合においても、
隣接する積層コンデンサ間において隣合う電極ペースト
パターンは、図示のように等しくしておくことが好まし
い。
However, preferably, the electrode paste shown in FIG. 1 is used.
33 and the electrode paste 34 or the electrode paste 37 and the electrode paste 38, by equalizing the pattern of the adjacent electrode paste between adjacent multilayer capacitors,
It is possible to more effectively prevent interference between the multilayer capacitors. Therefore, even when the number of layers is increased,
Adjacent electrode paste patterns between adjacent multilayer capacitors are preferably equal as shown.

また、上記実施例では、凹部51を焼結体50の側面に形
成するように、各セラミックグリーンシート11〜24に切
欠11a〜24aを形成していた。しかしながら、この凹部51
は、第1,第2の外部電極52,53を付与することを容易と
するために設けていたものに過ぎない。従って、複数の
外部電極を導通させない状態に形成することが容易であ
る場合には、このような凹部51を形成する必要は必ずし
もない。
In addition, in the above-described embodiment, the notches 11a to 24a are formed in each of the ceramic green sheets 11 to 24 so that the recess 51 is formed on the side surface of the sintered body 50. However, this recess 51
Are merely provided for facilitating the provision of the first and second external electrodes 52, 53. Therefore, when it is easy to form the plurality of external electrodes in a non-conductive state, it is not always necessary to form the recess 51.

例えば、焼結体50の異なる側面に第1,第2の外部電極
を付与し、内部電極を、分散形成された第1,第2の外部
電極に電気的に接続されるように引出してもよい。
For example, even if the first and second external electrodes are provided on different side surfaces of the sintered body 50 and the internal electrodes are drawn out so as to be electrically connected to the dispersed first and second external electrodes. Good.

さらに、凹部51を形成する工程についても、セラミッ
クグリーンシートを積層し、積層した後に積層体を打抜
くことにより凹部51を形成してもよい。
Further, also in the step of forming the recess 51, the recess 51 may be formed by stacking the ceramic green sheets and punching the stacked body after stacking.

〔発明の効果〕〔The invention's effect〕

以上のように、本発明によれば、デルタ結線回路に使
用される3個のコンデンサが、一体化された積層コンデ
ンサブロックの形態で提供される。従って、デルタ結線
回路を構成するに当たり、実装スペースを低減すること
ができると共に、実装効率も効果的に高めることが可能
となり、デルタ結線回路を使用した機器のコストを効果
的に低減することができる。のみならず、積層コンデン
サにより各コンデンサを構成しているものであるため、
単板型のコンデンサでは得られなかった大きな容量を得
ることも容易である。さらに、第1〜第3の内部電極群
のうち、厚み方向に隣接する一方の内部電極群と他方の
内部電極群の隣合う内部電極が同電位に接続されている
ため、隣合う内部電極群で構成されるコンデンサ間のク
ロストークを効果的に低減することが可能となる。ま
た、上記同電位に接続されている内部電極間が焼結体層
を介して隔てられているため、絶縁耐圧も高められる。
よって、上記のように3個のコンデンサの一体化して積
層コンデンサブロックを構成したにも係わらず、特性の
優れたデルタ結線回路を実現することが可能となる。
As described above, according to the present invention, the three capacitors used in the delta connection circuit are provided in the form of an integrated multilayer capacitor block. Therefore, in constructing the delta connection circuit, the mounting space can be reduced, and the mounting efficiency can be effectively increased, and the cost of the device using the delta connection circuit can be effectively reduced. . Not only that, each capacitor is made up of multilayer capacitors,
It is easy to obtain a large capacitance that could not be obtained with a single plate type capacitor. Further, among the first to third internal electrode groups, since the adjacent internal electrodes of one internal electrode group and the other internal electrode group adjacent in the thickness direction are connected to the same potential, the adjacent internal electrode groups It is possible to effectively reduce the crosstalk between the capacitors configured by. Further, since the internal electrodes connected to the same potential are separated by the sintered body layer, the dielectric strength is also increased.
Therefore, it is possible to realize a delta connection circuit having excellent characteristics, even though the multilayer capacitor block is configured by integrating the three capacitors as described above.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を構成するのに用いられるセ
ラミックグリーンシート及び電極ペーストを示す分解斜
視図、第2図は電源回路を示す回路図、第3図は本発明
の一実施例の等価回路を示す図、第4図は本発明の一実
施例の斜視図、第5図は第4図のV−V線に沿う断面図
である。 図において、31〜33は第1の積層コンデンサの内部電極
(電極ペースト)、34〜37は第2の積層コンデンサの内
部電極(電極ペースト)、38〜40は第3の積層コンデン
サの内部電極(電極ペースト)、50は焼結体、52は第1
の外部電極、53は第2の外部電極、54は第3の外部電極
を示す。
FIG. 1 is an exploded perspective view showing a ceramic green sheet and an electrode paste used to form an embodiment of the present invention, FIG. 2 is a circuit diagram showing a power supply circuit, and FIG. 3 is an embodiment of the present invention. 4 is a perspective view of an embodiment of the present invention, and FIG. 5 is a sectional view taken along the line VV of FIG. In the figure, 31 to 33 are internal electrodes (electrode paste) of the first multilayer capacitor, 34 to 37 are internal electrodes of the second multilayer capacitor (electrode paste), 38 to 40 are internal electrodes of the third multilayer capacitor ( Electrode paste), 50 is a sintered body, 52 is the first
External electrode, 53 is a second external electrode, and 54 is a third external electrode.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】デルタ結線回路に使用される3個のコンデ
ンサが、該デルタ結線回路に応じて接続された状態で内
蔵された積層コンデンサブロックであって、 誘電体セラミックスよりなる焼結体と、 前記焼結体内において、誘導体セラミック層を介して厚
み方向に重なり合うように配置された複数の内部電極と
を備え、 前記複数の内部電極は、厚み方向に、第1〜第3の積層
コンデンサを形成するために、厚み方向順に配置された
第1〜第3の内部電極群を構成しており、 第1及び第2の内部電極群の一方電位に接続される内部
電極が、焼結体の側面の第1の引出し部に、 第1の内部電極群の他方電位に接続される内部電極と、
第3の内部電極群の一方電位に接続される内部電極とが
焼結体の側面の第2の引出し部に、 第2及び第3の内部電極群の他方電位に接続される内部
電極が、焼結体の側面の第3の引出し部に、それぞれ引
出されており、 前記第1〜第3の内部電極群のうち厚み方向に隣接する
一方の内部電極群と他方の内部電極群の隣合う内部電極
が同電位に接続されており、かつ上記同電位に接続され
た内部電極間が焼結体層を介して隔てられており、 第1〜第3の引出し部に、それぞれ、第1〜第3の外部
電極が付与されていることを特徴とする積層コンデンサ
ブロック。
1. A multilayer capacitor block in which three capacitors used in a delta connection circuit are built in a state of being connected according to the delta connection circuit, and a sintered body made of dielectric ceramics, A plurality of internal electrodes arranged so as to overlap each other in the thickness direction with a dielectric ceramic layer in the sintered body, wherein the plurality of internal electrodes form first to third multilayer capacitors in the thickness direction. In order to do so, the first to third internal electrode groups arranged in the thickness direction are configured, and the internal electrode connected to one potential of the first and second internal electrode groups is a side surface of the sintered body. An inner electrode connected to the other potential of the first inner electrode group,
The internal electrode connected to one potential of the third internal electrode group and the internal electrode connected to the other potential of the second and third internal electrode groups are connected to the second lead portion of the side surface of the sintered body. One of the first to third internal electrode groups is adjacent to each other in the thickness direction and is adjacent to the other internal electrode group, which are respectively drawn out to the third extended portion on the side surface of the sintered body. The internal electrodes are connected to the same potential, and the internal electrodes connected to the same potential are separated by a sintered body layer. A multilayer capacitor block provided with a third external electrode.
JP63306644A 1988-12-02 1988-12-02 Multilayer capacitor block Expired - Lifetime JP2567073B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63306644A JP2567073B2 (en) 1988-12-02 1988-12-02 Multilayer capacitor block

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63306644A JP2567073B2 (en) 1988-12-02 1988-12-02 Multilayer capacitor block

Publications (2)

Publication Number Publication Date
JPH02249219A JPH02249219A (en) 1990-10-05
JP2567073B2 true JP2567073B2 (en) 1996-12-25

Family

ID=17959585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63306644A Expired - Lifetime JP2567073B2 (en) 1988-12-02 1988-12-02 Multilayer capacitor block

Country Status (1)

Country Link
JP (1) JP2567073B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176359A (en) * 2011-05-12 2011-09-08 Tdk Corp Mounting structure of laminated capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968916A (en) * 1982-10-13 1984-04-19 松下電器産業株式会社 Laminated condenser
JPS59155915A (en) * 1983-02-25 1984-09-05 松下電器産業株式会社 Laminated ceramic condenser
JPS60105214A (en) * 1983-11-11 1985-06-10 松下電器産業株式会社 Composite condenser

Also Published As

Publication number Publication date
JPH02249219A (en) 1990-10-05

Similar Documents

Publication Publication Date Title
JPH0635462Y2 (en) Multilayer capacitor
JP3363651B2 (en) Printed wiring board and its design method
JP3650949B2 (en) Composite electronic components
CN1265238A (en) Multilayer ceramic RC device
JP3470566B2 (en) Multilayer electronic components
JPH05205966A (en) Multilayer capacitor
JPH08162368A (en) Composite-type multilayer capacitor
JP2000252131A (en) Laminated chip component
JP4287807B2 (en) Multilayer capacitor
JP3158794B2 (en) Capacitor array
JP3554784B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2567073B2 (en) Multilayer capacitor block
JP4837275B2 (en) Multilayer capacitor mounting structure
JP4993800B2 (en) Electronic components
US20010054472A1 (en) Manufacturing method for a laminated ceramic electronic component
JP3786243B2 (en) Manufacturing method of laminated electronic component
JP3200954B2 (en) Composite electronic components
JP4975668B2 (en) Multilayer capacitor and its mounting structure
JPH07142285A (en) Multilayered ceramic capacitor and its manufacture
JP2784863B2 (en) Multilayer capacitors
JP2552317Y2 (en) Stacked noise filter
JPH0440265Y2 (en)
JP3123207B2 (en) Composite electronic components
JP2000049015A (en) Inductor array
JP3123208B2 (en) Composite electronic components

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 13