JP2564483B2 - 接続されたユ−ザのプロセツサとは独立の並列ガ−ベツジコレクシヨン機能を有するコンピユ−タ記憶装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、記憶装置における改良に関わり、特に結合
されるユーザのプロセツサに関係なく、一般的に言つて
自動記憶動作そして特にはガーベツジ コレクシヨンお
よび参照計数を可能にする型の記憶装置における改良に
関する。

従来技術 記憶装置管理システムの開発は、多くの関連の研究分
野と共に長い歴史を有している。ここ数年の間、メモリ
構造の割当ておよび割当解除に対して非常に大きな関心
が寄せられている。これに関連の多くの記憶装置の構造
が、マサチユセツツ州所在のAddison−Wesley社発行の
H.M.Deitel著の「An Introduction to Operating Syste
me」（1982年）、第７章に示されている。他の主要な事
項は同上社1968年発行のD.Knuth著の「The Art of Comp
uter Programming」の第１巻の「Fundamental Algorith
ms」に論述されている。

ここに開示する本発明は、主として、ガーベツジ コ
レクシヨン（不要情報の整理）が行なわれる重ね管理メ
モリに関する。ここで重ね管理もしくはヒープ管理（He
ap Manage）とは考察下の記憶装置の１時的秩序または
大きさに関係なく、（明確にまたは含蓄的に）メモリに
割当を行なつたり割当を解除することを意味する。ま
た、ガーベツジ コレクシヨンメモリとは、使用可能な
メモリを自動的に回収して、それにより、必要に応じメ
モリの空間を有効に利用するために、次から次へとメモ
リを再構成することができるメモリである。このような
ガーベツジ コレクシヨン技術の背景ならびに関連の背
景資料に関しては、1981年９月発行の「Computing Surv
eis」Vol.13,No.3,頁341−367に掲載のCohen J,著の「G
arbage Collection of Linked Data Structures」が挙
げられ、また1977年９月発行の「Massachusetts Instit
ute of Technology,Working Paper 111」掲載のP.Bisho
p著の「Garbage Collection in a Very Large Address
Space」にも開示してある。

人工知能の急速な発展と共に関心がもたれているの
は、例えば動的組織化を必要とする極めて大きく複雑な
情報を記憶保有するのに使用されるような謂ゆる「知識
ベース」と称される大型のデータ ベースの開発であ
る。例えば、「Preliminary Report on Fifth Generati
on Computer Systems,ICOT」に所蔵のSuwa,M.他の「Kno
wledge Base Mechanism」を参照されたい。このような
考究されているあるいは実施されている大型データベー
スの例には、逐語的事件報告のような法律情報、特定の
徴候を示す病気の診断に用いられる医学的情報、アブス
トラクト、請求範囲等等を含む或る種の特許情報を格納
しているデータベースがある。このようなデータ ベー
スにおいては、時として100万の単語や文字を探索し
て、特定の記録（事件、特許、診断等々）を識別するこ
とがしばしば望まれる。

現在、このような重ね割当てデータベース（Lisp指示
ガーベツジ コレクシヨン データベースをも含む）を
実現するのに、Lispのような特定の計算機言語ならびに
それよりも使用頻度は小さいがPascalおよびAdaが用い
られている。メモリの割当、割当解除、ガーベツジ コ
レクシヨン（不要情報整理もしくはちり集め）およびコ
ンパクシヨン（凝縮）が行なわれる伝統的なアーキテク
チヤにおいては、通常用いられている言語実行時間支援
およびコンパイラが、ガーベツジ コレクシヨンおよび
コンパクシヨンを司り、そして仮想記憶装置が設けられ
ている場合には、該仮想記憶装置の管理を司るのはハー
ドウエアおよびオペレーチング システムである。典型
的に、オペレーチング システムにおいては、例えば、
通常、支援ストレツジに対しページをどの様に変位する
かを決定するのに、或る種の要求ページの最近最小使用
（RLU）スキーマならびに、どのページが必要とされ、
どのページが最早や必要とされないかを特定するための
ガーベツジ コレクタが用いられている。

プログラマがしばしば出会う重要な問題の１つに、用
いられる特定のメモリの速度に直接関係がある個々のワ
ードに対するアクセス速度がる。また記憶装置が後入れ
先出し（LiFo）で割当てられなかつたり、また一定の大
きさでない場合には、割当ての速度が困難な問題となつ
ている。また、メモリのブロツクが利用可能になる時点
（これはプログラムの及ぶところではない）と、仮想記
憶空間のレデイー大きさが得られる時点との間の時間遅
延がしばしば問題となる。と言うのは、ガーベツジ コ
レクシヨンの費用は、回収されるガーベツジ量ではなく
収集が行なわれるスペースの大きさと共に増大するから
である。最後に安全性が重要な問題である。と言うの
は、通常プログラムは、プログラムまたはメモリの設計
において故意かあるいは過失で、記憶装置の実際の構造
を無視したりデータ ブロツクの書過ぎ（overwrite）
や完全な抹消が容易に起り得るからである。

本発明を用いることができる典型的な記憶装置として
は、例えば1984年６月12日付けのOxley他の米国特許願
（発明の名称:COMPUTER MEMORY SYSTEM）ならびに1984
年６月12日付けのThatle他の米国特許願（発明の名称:C
OMPUTER SYSTEM ENABLING AUTOMATIC MEMORY OPERATION
S）各明細書に見ることができる。なお、これら米国特
許願は双方共に本出願人に譲渡されているものであり、
その内容は、参考のために本明細書に援用してある。

上記両米国特許願に記述されている型の典型的な記憶
装置ならびに関連のユーザ（使用者）のプロセツサの動
作において、ユーザのプロセツサは、必要に応じ、記憶
空間の割当てを要求する。このメモリの割当は仮想アド
レス空間で行なわれることが多い。割当てはしばしば仮
想アドレス空間の始めから終りまでのスペースを割当て
ることにより達成されている。仮想アドレス空間が完全
に割当てられてしまうと、その次に起る空間割当て要求
は、既に割当てられている仮想アドレス空間における再
使用可能なスペースが識別され回収されるまでは拒絶し
なければならない。

従来、割当てられた仮想アドレス空間を回収するため
にユーザのCPUによつて行なわれている処理を中断して
ガーベツジ コレクシヨン アルゴリズムをCPUで実行
することにより、ガーベツジ コレクシヨン（不要情報
整理またはちり集めとも称される）を行なつている。し
かしながら、メモリが大きくなるにつれて、ガーベツジ
コレクシヨン処理には益々時間がかかり、その間主プ
ロセスルーチンは実行できない。

この問題に鑑み、「並列」または「同時」ガーベツジ
コレクシヨンが提案されている。しかしながらこれ
は、現在まで本出願人の知る限り、真の意味での並列ガ
ーベツジ コレクシヨン処理は実際には達成されていな
い。なお、並列ガーベツジ コレクシヨン処理と関連し
て、従来多様に用いられている幾つかの術語について明
確な定義付けが必要であろう。本明細書においては「並
列」ガーベツジ コレクシヨン処理とは、ユーザのプロ
セツサから完全に独立して、しかもユーザのプロセツサ
の動作と同時に行われるガーベツジ コレクシヨン処理
を表わす。従来においては、ガーベツジ コレクシヨン
処理と関連して用いられる術語「並列」は「同時」の意
味を含んでいた。

術語「同時」処理は、ユーザのCPU動作とインターリ
ーブもしくは時分割的に行なわれるガーベツジ コレク
シヨン処理を意味するのに用いられる。同時ガーベツジ
コレクシヨンは、例えば、時分割アクセスおよび処理
動作を含み、そしてガーベツジ コレクシヨン ルーチ
ンおよび通常の動作ルーチンで交互に動作する単一のプ
ロセツサにより行なわれるガーベツジ コレクシヨン処
理を含む。

「Communications of the ACM」,Vol.27,No.11（1978
年11月）頁966−977に掲載のE.W.Dijkstra他の「On−th
e−Fly Garbage Collection:An Exercise in Cooperati
on」にはユーザのプロセツサ（または「ミユーテイタ:m
utator」）の動作と少なくとも同時にガーベツジ コレ
クシヨンを行なう第２のプロセツサを使用することが提
案されている。また、「Communications of the acm」,
Vol.18,No.9（1975年９月），頁495−508に掲載のG.L.S
teeleの論文「Multiprocessing compacting garbage co
llection」には別のガーベツジ コレクシヨン方法が示
唆されている。

Dijkstraの方法によれば、割当てられたブロツクは、ユ
ーザのプログラムの使用に依存し、黒、灰色または白で
マークされる。また、Steeleの方法では、セルをマーク
するのにセマフオが用いられている。しかしながら、両
方法とも、少なくとも用いたセルのマーキングならびに
ガーベツジコレクシヨン用プロセツサとの時間的に同時
の動作においては、ユーザのプロセツサの関与が要求さ
れる。

さらに、従来用いられている別の方法として、メモリ
内の各ブロツクまたはセルに該ブロツクまたはセルがポ
インタあるいは参照の対象になつているかどうかの指示
を与える参照カウンタが設けられている。その基礎とな
る認識は、ブロツクあるいはセルに対して参照が行なわ
れない場合には、該ブロツクまたはセルはメモリ内で到
達不可能であり、したがつてガーベツジ（不要情報）と
なり、したがつて収集しスペースを回収することができ
ると言う点である。

先に掲げたP.B.Bishopの論文には、アドレス空間が区
分されている領域にガーベツジ コレクシヨンを行なう
ことにより、仮想アドレス空間全体よりも小さな空間で
ガーベツジ コレクシヨンを行なうことができる旨の示
唆がある。各領域は、領域に向けられたポインタのリス
トを維持しているので、ガーベツジ コレクシヨンが行
なわれつつある領域内のセルあるいはブロツクに対する
参照の存否を判定する上でアドレス空間全体を探索する
必要はないからである。

発明の目的および構成 上述の背景技術に鑑み本発明の目的は、結合されるユ
ーザのプロセツサとは独立して自動メモリ動作を可能に
するガーベツジ コレクシヨンが行なわれる記憶装置を
提供することにある。

本発明の他の目的は、ユーザのCPUおよび記憶域管理
装置もしくはMMUの責任が分かれておつて、CPUはポイン
タの管理の責に当らず、MMUはメモリ内でデータを自由
に動かす能力を有し、そしてCPUおよびMMUが双方共に、
別別に独立してしかも同時に動作することができる上述
の型のガーベツジ コレクシヨンが行なわれる記憶装置
を提供することにある。

本発明のさらに他の目的は、特定のCPU言語での実
効、特定のオペレーチングシステムおよびCPUマイクロ
コードに束縛されない上述の型のガーベツジ コレクシ
ヨンが行なわれる記憶装置を提供することにある。

CPUおよびMMUが上述のように、動作において分離する
ことを可能にするためにメモリのブロツクが情報および
識別タグ（標識）を持ち、そして記憶装置のガーベツジ
コレクシヨンは厳密にMMUによつて管理される上述の
型の記憶域管理装置を提供することにある。

本発明のさらに他の目的は、記憶装置内のガーベツジ
コレクシヨン（不要情報整理）がユーザのプロセツサ
の動作と並列に行なわれ、そしてポインタ参照計数なら
びにガーベツジ コレクシヨン アルゴリズムが用いら
れる上述の型の記憶装置を提供することにある。

上に述べた目的ならびに他の目的、特徴および利点
は、添付図面を参照しての以下の説明から当業者には明
らかとなろう。本発明の広い様相に従えば、ユーザのCP
Uからの条件、EQUまたは命令に応答してメモリブロツク
を割当て、それによりユーザのCPUが、割当てられたメ
モリブロツクに関し、EQU、読取り、書込みおよび命令
の移動を実行することができ、さらにユーザのプロセツ
サとは独立にそれと並行にガーベツジ コレクシヨンを
行なうことができることを特徴とする。記憶装置の動作
は、ユーザのCPUを記憶装置に接続し、記憶装置をして
ユーザのCPUに対しブロツク構成のメモリとして扱うこ
とを可能に、しかもMMUをして、ユーザのCPUから独立し
且つ実質的に不透過に、ガーベツジ コレクシヨン処理
を含むメモリのオーバヘツド機能を制御することを可能
にする結合もしくは連結レジスタの使用を基礎とするも
のである。

以下図面を参照し、本発明の実施例に関し説明する、
全図面を通して同じ参照数字は同じもしくは類似の部分
を指すのに用いられている。

実施例 第１図に示すように、本発明の記憶装置10は、使用者
もしくはユーザのCPU20と接続される記憶域管理装置11
と物理的メモリ12を備えている。追つて明らかとなるよ
うに、従来のメモリ動作とは異なり、ユーザのCPU20な
らびにここに開示した改良記憶域管理装置（MMU）11の
動作上の負担は互いに別々である。即ち、CPU20はポイ
ンタ管理負担を有さず、MMU11はメモリ内で自由にデー
タを動かすことができる。さらに、CPU20は、偶然的に
もあるいは故意に記憶装置もしくはメモリの情報構造を
破壊したり変えたりすることはできない。このことはメ
モリの組織的完全性を維持するのに必要なことである。
追つて明らかなように、使用者もしくはユーザのCPU20
は記憶装置10とコンパチブルな実質的に任意の型もしく
は種類のものとすることができる。

ユーザのCPU20側から見た場合、記憶装置10はブロツ
ク構成であると見做すことができる。第２図を参照する
に、記憶装置10の実際の構造もしくはハードウエア構造
に関係なく、参照数字（10）および関連の破線矢印で示
すように、ユーザのCPU20にとつては、見掛け上、論理
メモリ構成10を呈する。この論理メモリ構成10は本明細
書では「論理アドレス空間もしくはスペース」と称す
る。この論理アドレス空間は、後述する記憶域管理装置
もしくはMMUから見た場合に、記憶内容の代表もしくは
抽出データもしくは仮想アドレスを記憶する「仮想アド
レス空間」とも、また記憶装置の実際の物理的記憶要素
である物理的メモリとも異なる。

論理メモリ装置10は、追つて第３図を参照して詳述す
る連結もしくは結合レジスタ装置15を備えている。この
結合レジスタ15は、論理メモリ装置10に対しウインドウ
もしくは出力ポートとしての機能を果す（結合レジスタ
15は、記憶装置10の実際の一部分であつて、ユーザのCP
Uから見た場合のブロツク配列を、実際に記憶域管理装
置が行われる仮想アドレス空間に変換する機能を司
る）。この結合レジスタ装置15の概念は、任意時点にお
いて、ユーザのプロセツサ20は限られた数のブロツクし
か直接アドレスすることができないと言う事実、より詳
しく述べると、ユーザのプロセツサは結合レジスタ装置
15内の一群の結合レジスタ内に格納されているポインタ
を有するブロツクしか直接アドレスできないと言う認識
に基ずく。

ユーザのCPU20は、典型的な例において、２つの動作
モードで連結もしくは結合レジスタ装置15を使用する。
即ち、結合レジスタ15には、メモリ内の特定のブロツク
のアドレシング可能性を設定するためにブロツク識別子
をロードすることができる。これを、アドレシング可能
性が設定されつつあるブロツクに対する特定レジスタ
「結合」と称する。なお術語「連結もしくは結合」は、
レジスタの名称、番号または識別子およびブロツクの連
結もしくは結合を強調するのに用いられている術語であ
る。明らかなように、結合レジスタ内に格納することが
できるブロツク識別子のソース（源）に対しては或る程
度の制約が課せられる。初期設定ブートストラツプ ア
ドレスを除き、ブロツク、アドレスの唯一のアドレス源
は、先に結合されているブロツクまたは他の結合レジス
タからのブロツク アドレスである。

結合レジスタ15の他の主動作モードは、先に結合され
ているブロツク内において或る値を参照するためのベー
スとしての動作である。例えば特定の相対ブロツク場所
におけるデータに対するCPUの要求に応答して、MMUは、
結合レジスタに収容されているブロツク アドレス フ
イールドの内容にインデツクス（索引）計数を加算する
ことにより、ブロツク内に格納されている特定の値に対
するアドレスを発生する。明らかなように、上記インデ
ツクスは特定のブロツクに対して有効なインデツクスで
あることを確証する必要がある。例えば、上記インデツ
クスが２ワードのブロツクの４番目のワードを指定しな
いこと、したがつて無効でないことを検証する必要があ
る。結合レジスタ装置は、相対インデツクスとして現在
ブロツクに結合されているレジスタの名称に対しこの種
のアドレシングを行なうことができる。したがつて、参
照を行なう前にインデツクスが有効であるか否かの完全
なチエツクが行なわれる。

さらに、詳細に述べると、結合レジスタ装置15は、多
数の個々結合レジスタ21,22…,30を備えており、これら
個々の結合レジスタはユーザのCPU20によりアドレシン
グ可能であり且つ操作可能である。ユーザのCPUが結合
レジスタをアドレシングする仕方は、例えば、「レジス
タ１」、「レジスタ５」等々のように特定の結合レジス
タを単に指定することにより行なうことができる。結合
レジスタ装置15は、記憶域管理装置もしくはMMUの特定
の用途に応じて必要とされる数の結合レジスタを有する
ことができる。

記憶装置10内には、大きい物理的メモリ（追つて詳述
する）が設けられており、このメモリから、メモリブロ
ツクを割当てることができる。例えば、第２図を参照す
るに、２つのメモリブロツク40および45がCPUからの関
連の命令（後述する）により設定されている。設定され
たブロツクの各々は、見出し部分40hおよび45hと、少な
くとも結合レジスタ装置15の結合レジスタ20ないし30の
うちの１つの再生される部分とを有する。各ブロツクの
見出しは、特に、ブロツク識別データ、ブロツク長デー
タ、ブロツク種（タイプ）データ、ブロツクの長さを指
示するデータ、フラツグ等を収容し得る。

さらに各ブロツク40および45には、それぞれデータ
ワード40dおよび45dが格納されている。データ ワード
40dおよび40dは、アドレス場所の数だけ、ブロツク40お
よび45の各見出しから変位されている。このアドレス場
所の数は、ユーザのCPUによる特定のアドレス変位を含
め多くの要因に依存する。さらに具体的に述べると、ユ
ーザのCPUは、例えば結合レジスタ装置15のレジスタ21
内に格納されている見出しからの変位を指定することに
よりブロツク40の記憶場所40dにデータを書込むことが
できる。ユーザのCPUが所望のブロツク場所を特定する
仕方は、ブロツクが結合されている特定の結合レジスタ
（例えば「レジスタｉ」）ならびに結合されているブロ
ツク内の変位（例えば「ｊ」）を指定することにより実
現される。指定もしくは特定された値は、そこで、直接
ユーザのCPUに対してデータとして戻すこともできる
し、或いはまた結合レジスタ装置（同じまたは異なつ
た）指定の結合レジスタに書込むことができる。

追つて詳述するが、ここで例として、CPU20が、記憶
装置10に対して、或る特定の長さの参照数字40で示した
ブロツクを創成する命令を発生することができるものと
する。そうすることにより、CPUは、MMUに対して、例え
ばレジスタ21のようなCPUに向けられた目標結合レジス
タにブロツク40に対するポインタをロードする指令を発
生する。しかる後に、CPU20は、結合レジスタ21内のポ
インタにより指示される見出しのアドレスから変位
「ｊ」を指定することによりブロツク40へのデータ書込
み命令を発生する。ここでCPU10は、ポインタ10および
変位「ｊ」を格納している特定の結合レジスタを指定す
るだけであつて、ブロツク40のアドレスを指定するもの
ではないことを強調して置く。

結合レジスタ装置15の結合レジスタは、第３図に詳細
に示してある。次にこの第３図を参照して説明する。結
合レジスタ装置の各結合レジスタは、「部分ａ」、「部
分ｂ」および「部分ｃ」で示した３つの部分を有してい
る。これら部分ａないしｃの各々は追つて詳述するよう
に、或る種のブロツク識別情報を格納している。図に
は、ブロツク40および45が示されており、そのうちブロ
ツク40は、部分ａないしｃを有する結合レジスタに結合
されている（同じことが、追つて明らかになるように、
ブロツク45についても当嵌まる）。ブロツク40内の見出
し情報は、ブロツク40の始めの部分に格納され、第１お
よび第２のセグメントもしくは区分は、結合レジスタの
部分ａおよびｂ内の情報に対応する情報を格納してい
る。関心のない他の情報は、この場合、見出し部分40h
内に格納して置くことができよう。

再び結合レジスタの部分「ａ」を参照するに、３つの
情報、即ちユーザのCPUブロツク タグ（標識）61、MMU
タグ62およびブロツク サイズ セグメント63が存在す
る。

結合レジスタの部分「ｂ」は５つのセグメントを有す
る。第１のセグメントもしくは区分64は使用者のCPUの
タグｂのためのものであり、それに続くセグメントはMM
Uのタグ65のためのものであり、そして領域66は或る種
のフラツグのためのものであり、領域67は領域識別子を
格納し、そして２つ分のセグメント領域は参照計数（後
述する）を格納している。結合レジスタのレジスタ部
「ｂ」のフラツグ部分70内のフラツグは、種々なフラツ
グを格納することができ、その例とちえ、「ロツク」、
「結合」、「スカベンジ」等がある。簡単に述べると、
ロツク フラツグは例えばブロツクの設定もしくは変位
において、その間、当該ブロツクの、MMU以外によるア
ドレシングを禁止するのに用いることができよう。ま
た、結合フラツグは、例えば、当該ブロツクが結合レジ
スタに結合されていることを指示するのに用いることが
できよう。さらに、スカベンジ フラツグはガーベツジ
コレクシヨン処理（不要情報整理）中に使用すること
ができよう。種々なフラツグ動作の詳細に関しては後述
する。

結合レジスタの部「ｃ」も２つのセグメントもしくは
区分を有する。第１のセグメント64は、MMUタグのため
のものであり、そして第２のセグメント71は、特定のブ
ロツクの見出しに対するポインタまたはデータのための
ものである。いずれの場合にも、セグメント71の内容は
観察者に対しては「データ」として現われる。結合レジ
スタの部分「ｃ」内の情報は、実際上は、ブロツク40の
見出しに再生することはできず、単に、連結もしくは結
合レジスタの部分として存在し得るに過ぎない。

したがつて、或る処理に関連し、上述のように、結合
レジスタ装置内でのブロツクの設定もしくは結合（連
結）においては、特定のブロツク場所もしくはアドレス
が相対インデツクスによりユーザのCPUにより参照され
る。第３図において、参照される特定の場所は、参照ブ
ロツク45にPcで示してある。この例において、結合レジ
スタ装置に結合すべき次のブロツクに対するポインタを
格納しているのは、この「データ」ワードである。場所
Pcのワードは点線で示すように、結合レジスタの部分
「ｃ」に移される。MMUタグ（標識）64は、「データ」
が実際にポインタであるか否かを指示する。ポインタで
ない場合には、プロセスは直ちに中断されるか或いはエ
ラーメツセージが発生される。レジスタの部分「ｃ」に
格納されている部分71の「データ」が有効ポインタであ
る場合には、このポインタは結合すべきブロツク40の見
出し情報40hを指示する。見出し40hの第１および第２の
レジスタ内の情報はそこで、先に述べたような仕方でレ
ジスタ部分「ａ」および「ｂ」に移され、それにより結
合もしくは連結プロセスが完了する。

第２図および第３図の論理メモリ構成を可能にする結
合もしくは連結レジスタ装置を実現するためには、第４
図に示したように配列されたハードウエアを用いること
ができる。本発明による結合もしくは連結レジスタ装置
15を実現するためのハードウエアは、使用者のCPU20
（第１図）と結合レジスタ装置15との間を接続するため
のCPUインターフエイス80と、プロセツサ（第５図を参
照して後述する）を制御するMMUと、結合もしくは連結
レジスタ装置15との間に接続を形成するためのプロセツ
サ インターフエース81を備えている。結合レジスタ装
置15は上述のように情報が書込まれる個々の結合レジス
タからなる結合レジスタ フアイル83を備えている。こ
の結合レジスタ フアイル83は、直接CPUインターフエ
ース80に接続される。さらに、結合レジスタ フアイル
83は、データ路制御回路84を介してプロセツサ インタ
ーフエース81に接続されている。

さらに、ユーザのプロセツサから命令を受け、ユーザ
のCPUにより発生される特定の命令を解読するために、C
PUインターフエース80に接続された命令デコーダ90が設
けられる。命令デコーダ90からの出力は、シーケンサ92
およびマイクロコード発生器もしくは制御ROM/RAM93に
送られる。MMUプロセツサと関連して設けられるマイク
ロコード発生器もしくは制御ROM/RAM93は、結合レジス
タ フアイル83およびデータ路選択回路84の動作を制御
する。

上の説明から明らかなように、結合もしくは連結レジ
スタ装置15の回路は周知の技術を用いて、標準TTLまた
はMSI回路或いはカスタムLSIもしくはVLSIチツプとして
製造することができる。上述のように、既述のメモリア
ーキテクチヤを実現するための結合もしくは連結レジス
タ15の動作は、マイクロコードROM/RAM93内に格納され
ているマイクロコード制御プログラムの制御下にある。
マイクロコードの設計は、（後述するように）用いられ
るメモリプロセツサの種類、記憶装置を構成するハード
ウエアの種類等々のような要因に依存する。単なる例と
してではあるが、完全を期すために、結合もしくは連結
レジスタ装置を含む、本発明の記憶装置の動作を模擬す
るために標準リストマシンで実行することができるLisp
プログラムが本明細書に添付の付録Ａに示してある。し
かしながら、記憶装置のいろいろな他の実施態様をも同
等に有利に採用し得ることは理解されるであろう。

物理的メモリ12と関連して、本発明の記憶装置を形成
する記憶域管理装置もしくはMMU11を実現するためのハ
ードウエアは全く慣用のものであり、第５図に示してあ
る。図示のように、記憶装置10は、ユーザのCPU20に接
続された既述の結合もしくは連結レジスタ装置15を備え
ている（第１図参照）。図示のように、結合もしくは連
結レジスタ装置15から、既述のように、ユーザのCPU20
に対して指令、結合レジスタ、インデツクス、データ、
制御および状態の各線路が設けられる。記憶域管理装置
もしくはMMU11の動作は、プロセツサ100によつて制御さ
れる。このプロセツサには、図示のように、結合もしく
は連結レジスタ装置15に接続される指令、仮想アドレ
ス、制御およびデータの各線路が設けられている。本発
明の記憶装置と組合せて動作すべき物理的メモリの特定
の型式に依存して、プロセツサ100による制御のために
いろいろなメモリインターフエース装置を設けることが
できる。即ち図示のように、例えば半導体からなるハー
ドな物理的メモリ、バブル記憶装置、その他当該技術分
野で知られている他の記憶要素から構成することができ
る主メモリ102が設けられる。この主メモリ102は、ペー
ジテーブル装置104により結合もしくは連結レジスタ装
置15に接続される。結合レジスタ装置15と物理的メモリ
102との間のデータの流れは、ページテーブル装置104を
介し、結合レジスタ装置15と上記ページテーブル装置10
4との間に接続されている指令、仮想アドレス、制御お
よびデータ線路を有するプロセツサ100によつて制御さ
れる。さらに、本発明によるMMU11と組合せて用いるこ
とができる形態のメモリとしてデイスク装置106を設け
ることができる。このデイスク装置106は、当該技術分
野で周知の磁気デイスク、光学デイスクその他周知のデ
イスクメモリとすることができる。デイスク装置106
は、デイスクコントローラ（制御装置）108によつて制
御され、一方、該デイスクコントローラは制御、データ
および指令線路を介しプロセツサ100により、図示のよ
うにデータ、制御および物理的アドレス線路を介して連
結レジスタ装置15およびページテーブル装置104に対し
て制御される。

なお、物理的主メモリ102およびデイスク装置106が示
してはあるが、本発明は、このようなメモリもしくは記
憶装置に制限されるものではなく、当該技術分野の専門
家には明らかなように、本発明の実施において他の種類
のメモリおよび構成を同等に有利に採用し得るものであ
ることは理解されるべきである。

既述の結合もしくは連結レジスタ装置の動作において
は、見出しブロツクに１つまたは２つ以上のフラツグが
設けられる。これらフラツグのうちの少なくとも１つは
ロツクフラツグとして用いられ、したがつてこのフラツ
グがセツトされた時には、当該ブロツクに対してユーザ
のCPUにより変更を加えることはできない。この事は、
例えば、ガーベツジコレクシヨン処理中、ブロツクの転
記、変位或いは再構成等を行つたり或いはMMUにより他
のアクシヨンが実行される際に有利である。

他の用いることができるフラツグは、ブロツクが結合
もしくは連結されているか否かを判定するためのフラツ
グである。記憶装置が或るブロツクを変位したり或いは
修正したい場合には、当該ブロツクが現時点で結合レジ
スタに結合されているる否かの判定を行うことができな
ければならない。

さらに結合レジスタの部分「ａ」のレジスタ部分68の
ブロツクサイズ表示が、インデツクスが有効ブロツク長
を超えているか否かを判定するために必要とされる。

セグメントもしくは区分62,63および64のMMUタグ（標
識）は、ブロツクの見出しならびにデータ部分と組合さ
れている。記憶域管理装置もしくはMMUによつて要求さ
れるタグは、結合レジスタ装置により、ユーザのプロセ
ツサがタグもしくは「ポインタ」を書込むのを阻止さ
れ、またセルが実際に特定のブロツクを形成する前にポ
インタを格納していることを確証するのに結合もしくは
連結レジスタ装置によつて強制されるタグである。なお
ここに開示しタグ付メモリである。なおここに開示した
タグ付メモリ（標識付メモリ）においては、タグは、ユ
ーザのプロセツサによつて任意に設定し得ない点に注意
されたい。したがつて、記憶域管理装置もしくはMMU
は、ユーザのプロセツサが禁止されているタグ、即ちポ
インタ、見出し等をセツトしようとしていないことを連
続的に検証しなければならない。したがつて、各ポイン
タは、データがポインタを表すことを意味するMMUタグ
を含んでいるので、ブロツク内のポインタはユーザのプ
ロセツサによつて変更することはできない。しかしなが
ら、ユーザのプロセツサは、ポインタとデータとを書替
えることが可能であり、そうした場合には、ポインタの
破壊が生じ得る。しかしながらこのような破壊は、ポイ
ンタの直接的変更により阻止されるのである。

上に述べたような仕方で構成された記憶装置によれ
ば、多数の予め定められた指令により論理アドレス空間
にアドレシングもしくはアクセス可能となる。用いるこ
とができる指令として、（１）ブロツク空間もしくはス
ペースを割当てる指令、（２）論理アドレス空間内の同
じまたは異なつたブロツク内で或るインデツクスされた
ブロツクレジスタから他のブロツクレジスタにポインタ
を転記する命令、（３）論理アドレス空間内の２つのレ
ジスタが、（ａ）双方共に同じブロツクに関するポイン
タを格納しているかまたは（ｂ）同じデータを格納して
いるかを決定するために論理アドレス空間内の２つのレ
ジスタもしくはセルを試験するための「EQ（同等）」テ
ストを行うための指令、（４）特定のブロツク内のイン
デツクスされた記憶場所から読出しを行うための指令、
および（５）ユーザのプロセツサで発生されたデータを
特定のブロツク内のインデツクスされた記憶場所に書込
むための指令がある。割当指令、転記命令ならびに「EQ
テスト」は、ユーザのプロセツサをして、記憶装置の構
成もしくは形態を決定し記憶装置を所望の任意の構成に
再編成するのに用いられる。また、読出しおよび書込み
指令により、プロセツサは、記憶装置と相互作用するこ
とができる。しかしながら、ユーザのプロセツサは、論
理アドレス空間にポインタを書込むことは許されていな
い点に注意されたい。当該技術分野の専門家には明らか
なように、他の指令をも同等に有利に用いることができ
るが、上に列挙した指令が、現在のところ、本発明の記
憶装置について要求される最小限の指令であると考えら
れる。即ち、上述の５つの指令で、本発明の記憶装置は
従来の記憶装置から異なるのである。当業者には明らか
なように、上に述べた記憶装置で他の付加的な指令を容
易に実現することが可能である。この種の命令の多く
は、上述の指令のいろいろな組合せによつて達成するこ
とができる。なお上述の指令に関しては追つて詳細に説
明する。

次に、上に述べたような構成の記憶装置の動作につい
て概略的に説明する。記憶装置10は、最初にユーザのプ
ロセツサ20と組合される。ユーザのプロセツサ20は、結
合もしくは連結レジスタ装置15と交信できる限りにおい
て任意の種類もしくは型のものとすることができる。単
にハードウエア上のコンパチビリテイ（互換性）に対し
て制限が課せられるだけであつて、記憶装置の動作、そ
の階層構造および組織等々とは無関係である。

ユーザのプロセツサが記憶装置に対して書込みを行い
たい場合には、該プロセツサは先ず、記憶域管理装置も
しくはMMU10に対してブロツク割当指令を発生する。こ
のブロツク割当指令の一部分として、ユーザのプロセツ
サは、所望のブロツクサイズならびに割当もしくは創成
されるべきブロツクが結合される結合レジスタを指定す
る。それに応答して、記憶装置は所要のブロツクを創成
する。次にユーザのプロセツサ20は、指定された結合も
しくは連結レジスタに送られる書込み指令を発生し、プ
ロセツサがデータを書込みたい相対ブロツク場所を指定
する。然る後に、前以つて書込まれているデータを読出
したい場合には、プロセツサ20は、データが前以つて書
込まれた変位もしくはオフセツトを指定することによ
り、当該時点で結合されているブロツクに関し読出し宣
言を発生する。MMUはそこで、ユーザのプロセツサに対
して既に書込まれているデータを供給する。

記憶装置10の動作の１つの様相は、割当てられたブロ
ツク内におけるポインタ系の形成および動作にある。例
えば、ブロツクを次から次に参照したい場合には、相対
アドレスで参照される側のブロツクに対し、参照する側
のブロツクにポインタを設定することができる。ポイン
タは、ユーザのプロセツサによることなく記憶域管理装
置もしくはMMU11により設定され、参照する側のブロツ
ク内のインデツクスされた相対場所に設けることができ
よう。所望ならば、ユーザのプロセツサは、１つの特定
のブロツクまたは２つのブロツク内の２つの相対場所が
同じブロツクに対するポインタを格納しているか否かを
決定するために記憶装置10に対しEQU（同等）指令を発
生することができる（このEQU指令は、また、同じ或い
は異なつたブロツクの２つの特定の相対場所が同じデー
タを格納しているか否かを決定するのに用いることがで
きる）。なお、割当てられたブロツクの相対記憶場所を
ユーザのプロセツサにより直接読取ることができるが、
相対記憶場所が他のブロツクに対するポインタを格納し
ている場合には、読取られるポインタは必ずしも同じで
ある必要はない。例えば、明らかに異なつた参照を招来
するような不可視のポインタを格納しているブロツクが
有り得る。例えば、ブロツクＡのポインタがブロツクＢ
を指示しており、そしてブロツクＣのポインタがブロツ
クＤを指示しており、該ブロツクＤがブロツクＢを指示
している場合には、ブロツクＡおよびＣのポインタは同
じブロツクを指示することになるが、ユーザのプロセツ
サによりデータとして取込まれる場合には同等ではな
い。

最後にユーザのCPUが、特定のブロツクに関し総ての
動作を完了したならば、ユーザのプロセツサは、当該ブ
ロツクを破壊すべきことを要求する割当解除指令を記憶
域管理装置もしくはMMU11に発生することができる。

このような構成のMMU10を用いれば、従来、CPU、コン
パイラ、アツセンブラ等により実行する必要があつた多
くの動作もしくは演算を自動的に遂行もしくは実行でき
ることが諒解されるであろう。特筆すべきは、CPUの実
行中の処理段階を、ガーベツジコレクシヨン（不要情報
整理）処理中に停止する必要なく、ガーベツジコレクシ
ヨンを自動的に実現し得る点である。

仮想メモリは、CPUによつて特定される任意の領域に
分割される。即ち、第６図に示すように、任意の大きさ
の３つの領域が仮想アドレス空間に指定される。これら
領域は、CPUの要求によつて創成されるものであるの
で、CPUに対して透過である。領域No.1は、２つのブロ
ツクを有しており、領域No.2は４つのブロツクを有して
おり、そして領域No.3は３つのブロツクを有している。
ブロツクの各々は、他のブロツクまたはブロツク群に対
するポインタを格納することができる。図示のように領
域１においては、ブロツク120は２つのポインタを格納
しており、そのうちの１つのポインタは領域１における
ブロツク121の見出しを指し、他のポインタは領域３に
おけるブロツク122を指示している。ブロツク121は、領
域２にブロツク126に対するポインタを格納している。
ブロツク126はブロツクポインタを格納してはいない。
領域２においてもブロツク127は２つのポインタを格納
しており、そのうちの１つのポインタはブロツク126に
向けられ、他のポインタはブロツク128に向けられるも
のである。ブロツク128は、ブロツク129に対するポイン
タを有しており、ブロツク127ないしブロツク129のポイ
ンタ連鎖は総て領域２内に格納されている。

最後に、領域３において、ブロツク132は２つのポイ
ンタを格納している。即ち、領域２におけるブロツク12
6に対するポインタおよび領域３におけるブロツク133に
対するポインタである。ブロツク127はまた、領域２内
のブロツク126に対するポインタを有している。

上の説明から明らかなように、仮想アドレス空間にお
ける領域の使用で、仮想アドレス空間の小さい部分にお
けるガーベツジコレクシヨン処理が可能となる。また、
従来の場合要求されているような、仮想アドレス空間全
体について捕集することなく単一の領域におけるガーベ
ツジコレクシヨンが可能である。これにより、ガーベツ
ジコレクシヨンに対する費用（時間およびプロセツササ
イクル）が軽減される。さらに、他の領域に比較的少な
い不要情報しか存在しない場合でも、相当量の不要情報
を格納する確率が高い領域においてガーベツジコレクシ
ヨン即ち不要情報整理処理もしくはちり集め処理を行な
うことができる。

後述するように、ガーベツジコレクシヨン処理の一部
分として、「ルート（径路）ポインタ」の集合から或る
領域における総ての潜在的に達成可能なブロツクを識別
する追跡サイクルがある。この追跡サイクルは、各領域
と関連し、当該領域外から直接到達することができる領
域内のブロツクを識別するルートを有しているか否かに
依存する。或る領域と関連のルートポインタの集合は、
結合もしくは連結レジスタに起因する参照ポインタなら
びに当該領域に存在しないブロツクから直接到来するポ
インタを含む。これらポインタは他の領域において発生
されるものであるが、当該領域におけるブロツクを指定
するために「到来する」ものである。これらポインタは
「内向きの領域間ポインタ」と称する。或る領域内で発
生して、他の領域に存在するブロツクを指定するために
「出て行く」ポインタは「外向き領域間ポインタ」と称
する。また、同じ領域内で発生され同じ領域内のブロツ
クを指すポインタは、領域内向きポインタと称すること
にする。

各領域は、それと関連して、内向きポインタテーブル
（IPT）と称する制御構造を有している。このIPTは、当
該領域に対する総ての内向き領域間ポインタを見付ける
のに必要な情報を格納している。図示の特定の実施例に
おいては、IPTは、当該領域内のブロツクに結合されて
いる結合レジスタから到来する参照情報をは格納しな
い。したがつて、或る領域に対するルート スペース
は、結合もしくは連結レジスタ群に領域IPTを加えたも
のからなる。

第６図に示す領域形態について再び参照するに、関連
の領域には４つの現在の内向きポインタが格納されてい
る。即ち、領域１のブロツク121から領域２のブロツク1
26に向くポインタは、領域間ポインタであり、その参照
は領域２内のIPT140内に格納されている。ブロツク132
および133も、他の領域、例えば領域３からのポインタ
を格納しているので、これらポインタも領域２における
IPT140として識別される。領域３内のブロツク122は、
領域１内のブロツク120によつて指定されるので、ブロ
ツク120内のポインタは領域３内のIPT141で識別され
る。最後に、領域２または３からの内向きポインタは存
在しないので領域１内のIPT142は空きである。

上の説明から明らかなように、記憶装置10内のガーベ
ツジコレクシヨン処理は、CPUに対して不透明であるの
で該CPUに関係なく用いられるガーベツジコレクシヨン
処理は、実際上、ガーベツジコレクシヨン処理を効率良
く圧縮することができ、それにより、記憶域管理装置も
しくはMMU10の物理的メモリのより有効な使用が可能と
なる。メモリの管理に対する２つの主たる機能に関して
は追つて説明する。なお、使用不可能なメモリが多数決
される第１のメカニズムもしくは手段は、参照計数メカ
ニズムであり、そして第２の主たるメカニズムはガーベ
ツジコレクシヨンの転記のためのメカニズムである。

全てのブロツクに対し参照計数を維持することによ
り、ガーベツジ ブロツクの迅速な回収が可能となり、
回収されたメモリは再び使用可能になる。全てのガーベ
ツジ ブロツクは、参照計数メカニズムにより回収可能
であるが、ガーベツジ ブロツクの大多数を回収するの
が、第一次的な主たる機能である。

既に概略的に述べたように、各ブロツクの見出しに
は、参照計数フイールド（第３図参照）在り、（それ自
身をも含め）他のブロツクからのブロツク参照回数を表
す計数を格納している。このように、或るブロツクに対
する参照は、同じまたは他の領域内にあるブロツク内の
セルがその起源である。計数には、結合もしくは連結レ
ジスタからのブロツクに対する参照ならびに内向きポイ
ンタテーブルからの参照は含まれない。

結合レジスタに対する参照が参照計数フイールドで計
数されない理由は、ハードウエアならびに支持ソフトウ
エアに付加的な複雑性が招来されるという認識からし
て、性能を最適化するためである。このような最適化
は、非常に短い期間或るブロツクが結合レジスタに結合
されるリスト探索（例えばLIPのリスト「CDRing」）の
頻度を考慮した場合に必要となり得る。また、或る領域
における外向きポインタを指定する他の領域の内向きポ
インタ表に由来する参照も計数されない。参照は、ユー
ザのセルからではなく制御構造から行われる。さらに、
参照はブロツクに対しては実際上行われない。参照は、
ブロツク内の特定のユーザのセルに対して行われる。

或るブロツクが最初に割当てられると、このブロツク
の参照計数は零であるが、結合されている結合レジスタ
により「保護」される新しい参照が行われる度に、参照
計数は増分される。（ブロツクの参照計数にあふれもし
くはオーバフローが生じ得る確率もしくは可能性に関し
ては追つて説明する）。他方、ブロツク内の参照が破壊
される都度、ターゲツトブロツクの参照計数は減分され
る。

或るブロツクに対する参照の付加および削除は、正確
に、当該ブロツクに対する参照計数の増分および減分に
より反映されなければならない。或るブロツクの最後の
参照が破壊される時には、参照計数が値零に達するこ
と、或いは参照計数が回収不可能であることが重要であ
る。ブロツクが回収できることを知らない場合には、ブ
ロツクのユーザのセルがメモリ内の他のブロツクに対す
る参照を格納している場合があり得るので、１つのブロ
ツクよりかなり多くのブロツクが不必要にも要求され得
る。これらブロツクも回収可能である。さらに由々しい
問題が、或るブロツクの参照計数を正確に維持しない場
合に起り得る。ブロツクに１つまたは２つ以上の参照が
存在するにも拘らず計数が零に達しブロツクが結合され
なくなると、当該ブロツクは誤つて回収される可能性が
ある。後に現存しないブロツクに対する参照が生ずるよ
うな場合にも予測できないエラーが発生し得る。このよ
うな「中ぶらりんな参照」が残るという問題は回避しな
ければならない。

したがつて、結合レジスタに結合されていない零の参
照計数のブロツクは自動的に割当を解除される。即ち、
メロリプロセツサが、あるブロツクの参照計数が「１」
から「０」に遷移したことを検出すると、該プロセツサ
は、結合レジスタが当該ブロツクに結合されているか否
かに関し結合レジスタのバンクに質問を発する。当該ブ
ロツクを指定する結合レジスタが存在しない場合には、
割当は解除される。同様にして、特定の結合レジスタか
らの或るブロツクに対する結合が破壊もしくは解除され
る時に、他の結合レジスタについてチエツクしなければ
ならない。当該ブロツクに他の結合レジスタが結合され
ていない場合には、メモリプロセツサは、当該ブロツク
の割当を解除できるかどうかを判定するために、ブロツ
クの参照計数をチエツクする。参照計数が零であつて、
当該ブロツクに対するユーザのセルからの参照が存在し
ない事が判明した時に、当該ブロツクは割当てを解除さ
れる。（なお術語「割当解除」および「回収もしくは再
生」は、本明細書における参照計数メカニズムの既述に
おいて互換的に用いられている点に注意されたい）。

上の説明から明らかなように、参照計数メカニズム
は、２つまたは３つ以上のブロツクの分離した循環構造
ならびに当該ブロツクのユーザのセルだけからの参照を
有するブロツクは検出しない。いずれの場合にも、これ
らブロツクは使用不可能であり回収もしくは再生すべき
である。このようなブロツクは、追つて詳述するよう
に、ガーベツジコレクシヨン処理によつてのみ回収もし
くは再生利用することができる。このような理由から、
参照計数は、到達できないセルのサブ集合だけを直接回
収もしくは再生することを可能にするが、到達し得るセ
ルの回収は許容しないという点で保守的であると言え
る。

或るブロツクの参照計数の変化は、「転記」動作のよ
うなユーザの動作の結果または他のブロツクをクリヤし
た場合の参照の除去、即ちそのユーザのセル内の全ての
ポインタを潰すことの結果として発生し得る。

メモリプロセツサおよびCPUが、同じ参照計数の同時
変更を試みようとする場合が有り得るので、潜在的競合
の可能性が存在する。例えば、このような同時修正もし
くは修飾の試みは、CPUが或るブロツクに対するポイン
タを変更しつつある時に同時にメモリ管理（MMU）によ
りクリヤされつつある当該ブロツクにポインタが存在す
るような場合に起り得る。この競合は、（参照計数が格
納されている）ブロツクの見出しに対するハードウエア
アクセスという性質からして回避される。メモリプロセ
ツサは、本質的に、ユーザならびにメモリ管理もしくは
記憶域管理に対し変更を行うのに用いられる直列の資源
である。

第３図に示すように、各ブロツク内の参照計数フイー
ルドは４ビツトから構成され、それにより当該ブロツク
に対する参照回数を表すのに最大15の計数が許容され
る。（15或いはそれ以下の参照計数で殆んど多数の事例
をカバーできるが、実際には、各ブロツクに対し満杯に
なつた参照計数を桁上げするのが非常に望ましい）。

参照計数の桁上げが望ましいことの１つの理由は、後
述するガーベツジコレクシヨンのアルゴリズムで、参照
計数は、サイクル中のガーベツジブロツクを含め全ての
ガーベツジブロツクに対し零まで減分されるからであ
る。これにより、所望ならば、協力な内部一貫性チエツ
クが行われ、さらに、ガーベツジコレクシヨンメカニズ
ムならびに参照計数メカニズムにおける信頼性を増加す
るための手段が得られる。拡張された参照計数能力を実
現するために、各ブロツクの第２の見出しセルHbに、余
分のビツト、即ち「溢れもしくはオーバフロー」ビツト
を含ませることができる。さらに参照オーバフローテー
ブル（ハツシユ技術を利用した内部制御構造）（図示せ
ず）が維持される。

満杯参照計数のアルゴリズムは比較的単純である。15
の最大のブロツク参照計数が超えられる場合、即ちブロ
ツクに16番目の参照が行われる場合には、参照計数フイ
ールドの溢れビツトがオンにセツトされる。そこで参照
計数の半分（８）がROTに対する新しいエントリ（記述
項）として置数される。その結果上記ブロツク内の参照
計数は残りの半分（８）を保持する。この「半値」は、
溢れに対する特殊論理を発動する必要性を軽減する点で
望ましい。

オーバフローもしくは溢れビツトが既にセツトされて
いるブロツクに対し参照が行れ続けてブロツク最大参照
計数が再び超えられると、参照計数の半分がROTに既に
存在するエントリ（記述項）に対して加算される。ROT
は、各エントリ毎に全参照計数を格納することができる
ので、全参照計数（ROT内のエントリにおけるブロツク
の参照計数の組合せ）を保持することができる。

参照計数が１であるが溢れビツトがセツトされている
ブロツクに対する参照が潰されると、ROT内のエントリ
に対し探索が行われることになる。エントリが、最大ブ
ロツク参照計数の２分の１（８）よりも大きい値を有し
ている場合には、最大ブロツク参照計数の２分の１
（８）をROTのエントリから減算して当該ブロツク内に
格納されている参照計数に加算する。当該ブロツクにお
ける参照計数の一連の「アンダフロー（下位桁溢れ）」
後に、ROTエントリに残つている値は、終局的には、ブ
ロツクに転送される。このようにして、ROTエントリの
削除が行われる。

参照計数が真に零であるためには、参照計数ならびに
オーバフロービツト双方が零でなければならない。言い
換えるならば、或るブロツクの回収もしくは再生利用を
可能にするためには、参照計数フイールドの５ビツト全
てが零でなければならない。或るブロツクの参照計数が
零に達し、然も該ブロツクに結合レジスタが連結されて
いなくても、このブロツクは、当該ブロツク内の全ての
ポインタがクリヤされるまでは、真の意味で回収するこ
とはできない。この定義は再帰的定義であり、（リスト
に対するポインタが破壊されることにより長いリストが
突然空きにある場合のような）任意に大きな量の作業
（タスク）を意味する。この作業に加えて、割当解除プ
ロセス状態を追跡記録するために大きな記憶量が要求さ
れ得る。次に述べるアルゴリズムにおいては、割当解除
処理に要求される計数状態を維持するために、割当解除
されつつあるブロツク内の利用可能なスペースが用いら
れる。

Ｂ＝割当解除すべきブロツクの現在のりすとに加えるべ
き参照計数＝０を有する新しいブロツクに対するポイン
タ、 Ｔ＝一時ポインタ、 Ｓ＝割当解除すべきブロツク（の現在のリスト）に対す
るポインタとし、Ｓの参照計数（ポインタＳによつて指
定されるブロツク）＝０とする。

Ｓ＝０であれば、 Ｓ＝Ｂとセツトし、 そうでなければ、 Ｔ＝Ｓとセツトし、 Ｂの参照計数を増分し、 ラベルＡを付け、 １（Ｔ）の型のタグ（ブロツクＴ内の１番目のセルにポ
インタが付けられている）の場合 タグ−データ： １（Ｔ）＝Ｂをセツトする（古い値を、記憶すべきセ
ルに対するポインタで書替える） タグ−ポインタ： 参照計数１（Ｔ）＝１（但しリストの終りの場合）な
らば、Ｔ＝１（Ｔ）（NOであつてリストを下方にイテレ
ートする）Ａに行く そうでない場合（YESであつて、次のセルが１よりも大
きい参照計数を有し割当解除がまだできない場合）に
は、参照計数１（Ｔ）を減分する（但し負にはなり得な
い） １（Ｔ）＝Ｂにセツト エンド（終り） 割当て変更処理自体は、上記のＳで開始し、第１番目
のセルを除き、Ｓにより指示されたブロツク内の全ての
ポインタを潰す。第１番目のセルがポインタを有してい
る場合には、Ｓに組込まれ、当該ブロツクは割当解除さ
れる。そうでない場合には、Ｓは零にセツトされて当該
ブロツクは割当解除される。このアルゴリズムでは、イ
ンダイレクシヨン（indirection）を用いる前に、新し
いブロツクポインタ（上記Ｂ）を保持するための場所が
あるかどうかがブロツク内の全てのセルについて探索さ
れる。また、スタツク内で最後の挿入が行われた場所を
想起してそこでの探索を開始する。

第６図を参照して上に述べた内向きポインタテーブル
は、ポインタ切換ベースで維持される他の主要な制御構
造である。或る領域のIPTは、当該領域に対する参照計
数の目的に用いられるものと考えて良い。しかしなが
ら、IPTは、参照計数よりもさらに複雑な構造である。

ポインタが変更される時には常に、当該ポインタを格
納しているブロツクが該ポインタにより指定されるブロ
ツクを含む領域とは異なる領域にある場合には、IPTを
更新しなければならない。各ブロツクの第２の見出しセ
ル内に含まれる領域id（識別子領域）が、領域が同じで
あるか否かを判定するのに用いられ、そしてソースブロ
ツクおよびターゲツトブロツク双方の領域idに対しアク
セスして比較を行う。

MMUの連結レジスタフアイル内のポインタは、領域内
に存在すると見做されない点に注意されたい（このポイ
ンタは、自動的に、それが指定するブロツクと同じ領域
内に存在すると考えることができる）。したがつて、結
合もしくは連結が行われている時には、IPTを更新する
必要はない。

参照計数の維持の場合と同様に、第１回目の実行で
は、CPUは、IPTに対する変更が完了するまで遅延される
に過ぎない。しかしながら、参照計数の場合と同じ理由
から、差し迫つた処理は、遅らせることができる作業と
切り離される。さらに、IPTの場合には、作業（１つは
ポインタのターゲツトの読取りおよび１つはIPTの部分
の読取り）を完了するために多重のページ傷害を発生す
ることが可能である。ポインタが変更される場合には常
に参照計数およびIPTが手直しされるが、これら２つの
動作は、基本的には、互いに独立している。したがつ
て、２つの同時プロセスとして実行できる。

ここで、“Communications of the ACM",21巻、４
号、（1978年４月）に掲載のG.Baker Jr.著の論文「Lis
t Processing in Real Time on a Serial Computer」を
参照されたい。この論文には、本発明が属するガーベツ
ジコレクシヨンの従来のレベルに関する説明がある。

ガーベツジコレクシヨン処理の１つの主たる目的は、
仮想アドレスを再使用することができるようにするため
に仮想メモリを回収することである。上述のように、参
照計数を採用することにより、効率的に、大多数の到達
不可能なメモリブロツクを回収することができるが、こ
の方法では扱いきれないような事例が存在する。既に述
べたように参照計数アルゴリズムによつてでは、循環的
構造もしくはサイクリツク構造は回収することはできな
い。互いに参照し合う２つまたは３つ以上のブロツクか
ら構成され従つて零には決してならない参照計数を有す
るサイクリツクもしくは循環的構造の生起は極く普通の
イベントである。また、或る１つのブロツクが当該ブロ
ツク内の１つまたは２つ以上のセルによつてポインタ指
定される可能性もある。この場合にも、参照計数は決し
て零にはならない。このような構造はCPUから切離すこ
とができる、即ち到達不可能にすることができるが、参
照計数メカニズムではこれら構造が回収可能であること
の検出が行れない。しかしながら、参照計数により回収
されなかつたガーベッジブロツクは、全べて、ガーベツ
ジコレクシヨン処理により回収可能なのである。このよ
うな循環的構造が第７図に示されており、これは後述す
るように、完全な参照構造とは異なる。

ガーベツジコレクシヨン（不要情報整理）もしくはち
り集め処理のさらに重要な目的は、参照の局所性を改善
するために仮想アドレス空間をコンパクト（凝縮）にす
ることにある。メモリブロツクを割当てたり割当解除す
るCPUの能力ならびにポインタの破壊で仮想メモリは非
常に細分化されるが、ガーベツジコレクタは、アクセス
可能なメモリブロツクを互いに近くに寄せ集め、したが
つて細分化プロセスとは逆の作用をする。

ここに開示するガーベツジコレクシヨンアルゴリズム
は、ベイカ（Baker）によつて提案された原理に基いて
行われる。このようなコレクタの２つの主たる利点は、
収集および凝縮するのに唯１つのパスしか必要とされな
い点ならびにコレクタスタツクが必要とされない点にあ
ることは、アルゴリズムに関する以下の記述から明らか
となろう。

既に述べたように本発明の記憶装置は、主として、大
きい仮想メモリ能力を必要とする動作もしくは演算に企
図されているものである。ガーベツジ コレクシヨンを
メモリ全体に対して行うとすれば、そのためのプロセス
は大きい時間を消費する。また、任意時点で、仮想メモ
リの半分だけが使用可能であるようにするのは望ましく
ない。と言うのは、使用不可能な半分は、Baker型のコ
レクシヨンが行われる時に転記するのに必要とされるか
らである。これら２つの問題は、領域の利用により軽減
される。即ち、仮想アドレス空間の断片は、所要時間お
よびオーバーヘツドを減少するために、領域毎のベース
で、別々にガーベツジ収集されるのである。領域毎のベ
ースでガーベツジ コレクシヨンを行うことから得られ
る別の利点は、或る領内におけるガーベツジ処理の頻度
を当該領域における予想ガーベツジ累積率を導出するの
に用いることができるという点にある。したがつて例え
ば、安定な領域に対しては不必要にガーベツジ コレク
シヨンを行う必要はない。

介入するガーベツジ処理中に、CPUが或る領域をアク
セスすることが不可能になる時間が大きくなるのを回避
するために、CPUおよびガーベツジコレクタは、連結レ
ジスタおよび仮想アドレス空間に対し並列に作用する。
その意図は、CPU側から見た場合に、ブロツクの割当な
らびにアクセスのための性能の劣下を可能な限り最小に
するためであることは言う迄もない。

以下に、ガーベツジ コレクシヨンのアルゴリズムに
関して説明する。上に述べたように、MMUは、そのメモ
リの回収の大部分について参照計数を利用する。したが
つて、ガーベツジ コレクタは、参照計数の完全性を保
持しなければならない。第７図および第８図は、ガーベ
ツジ コレクシヨン直前および直後における領域200を
絵画的に示す図である。この例においては、領域間ポイ
ンタも領域に向けることができるが、領域200に対する
ポインタだけが結合レジスタから由来している。この場
合には、当該領域に対するポインタは、該領域の左側に
示してある結合レジスタR1,R4ないしR6に起源を発す
る。領域内には、B1ないしB8で識別した幾つかのブロツ
クが存在する。各ブロツクの右上隅の番号は当該ブロツ
クの参照計数を表す。或る結合レジスタ（B1およびB7）
に直接結合されているかまたは或る結合レジスタ（B2お
よびB3）から由来するポインタのストリングで参照され
ているブロツクだけが有用なブロツクである。したがつ
て、ブロツクB4およびB8は有用なブロツクではないが、
これらブロツクのセルの１つが自分自身をポインタ指定
しているので、言い換えるならばその参照計数が零では
ないのでこの領域に残されている。ブロツクB5およびB6
はまた、当該領域に残つている円形リストを形成する。
これと対照的に、第８図に示すように、ガーベツジ コ
レクシヨン後には、全てが有用なブロツクが存続する。
ガーベツジ ブロツクならびにそのポインタは、領域か
ら取払われ、そして残存ブロツクの有用な参照計数は、
該ブロツクに対する参照の損失を反映するように調節さ
れている。

本発明のガーベツジ コレクシヨン アルゴリズムの
実施に当つて、その単純な形態においては、ガーベツジ
コレクシヨンを行なうべき全てのブロツクは、旧スペ
ースおよび新スペース（OLDSPACEおよびNEWSPACE）と称
する２つのサブ空間のうちの１つに格納される。全ての
アクセス可能なブロツクは、旧スペース（OLDSPACE）か
ら新スペース（NEWSPACE）に転記される。前進アドレス
は、転記されたブロツクの元の場所もしくは旧場所に残
される。前進アドレスを含むブロツクを指定するポイン
タが追跡される時には、当該ポインタは、転記ブロツク
を指示するように更新される。全てのアクセス可能なブ
ロツクが新スペースNEWSPACEに転記された時にガーベツ
ジ コレクシヨンは完了する。そこで、旧スペース（OL
DSPACE）は割当解除される。

本発明によるガーベツジ コレクシヨンは５つの相を
含む。即ち、１）或る領域の有用なブロツクのコピーを
形成するために新しい断片を設定して必要なポインタを
初期設定するイニシヤライズ相、２）１つまたは２つ以
上の結合レジスタまたは他の領域からのセルによつてア
クセス可能な全てのブロツクを転記する追跡相、３）追
跡相で追跡されたブロツク内のセルにより指定されたブ
ロツクを転記するスカベンジ相、４）ガーベツジ ブロ
ツク内のセルのポインタを除去して再使用のためのセル
を作成する旧スペース クリーニング相、そして５）ガ
ーベツジ コレクタが制御を放棄する準備をなすフリツ
プ相である。

したがつて、第９図に簡略に示すような動作において
は、領域210に対してガーベツジ コレクシヨン処理を
行う時点となると、当該領域に等しい大きさのメモリ断
片212が割当てられる。この新しい断片212は、新スペー
ス（NEWSPACE）212と称される。「ガーベツジ（57）」
と混合された有用ブロツクを含む元の断片210は、旧ス
ペース（OLDSPACE）210と称する。

ポインタＢは、新スペース（NEWSPACE）212の最下位
アドレスを指定するように初期設定もしくはイニシヤラ
イズされる。このポインタは、旧スペース（OLDSPACE）
210からのブロツクを新スペース212のどの箇所に転記す
べきかを指示するのに用いられる。追つて説明するよう
に、ガーベツジ コレクシヨンのスカベンジ相で用いら
れるポインタＳもまた、新スペース212の最下位アドレ
スを指示するように初期設定される。第３のポインタＴ
は、新スペース212の最上位アドレスを指示するように
初期設定される。領域のガーベツジ コレクシヨン処理
中、CPUによつて要求される全ての新しいブロツク割当
は、ポインタＴが指示する仮想アドレス空間で行われ
る。その場合、ポインタＴは、利用可能な次に低い仮想
アドレスを指示するように進まされる。

イニシヤライゼイシヨン相が完了すると、トレースも
しくは追跡相が始まる。１つまたは２つ以上の結合レジ
スタにより指示された旧スペース（OLDSPACE）216内の
どのブロツクをも、直ちに、新スペース（NEWSPACE）21
5に転記しなければならない。このようにして、マシン
（機械）の「規則」は守られる。この規則は、旧スペー
スには結合されたブロツクが存在してはならないという
規則である。既に述べたように、全ての新しい割当は新
スペース内で行われる。追跡相により、全ての結合され
ているブロツクは、旧スペースから新スペースに転記さ
れる。最後に、ガーベツジ コレクシヨン中、旧スペー
ス内の或るブロツクが続いてCPUの要求により結合され
る場合には、このブロツクは直ちに新スペースに転記さ
れる。

ガーベツジ コレクシヨンの追跡相の開始に当つて、
結合レジスタの各々は、そのMMUタグ（標識）フイール
ドならびに領域−idフイールドをチエツクする。このよ
うなタスクもしくは作業を行う１つの方法においては、
CAM探索が用いられるが、しかしながらこれは必須要件
ではない。各結合レジスタに対して、MMUタグ フイー
ルドが、ポインタであることを表す値を有し、そしてレ
ジスタの領域idフイールドがガーベツジ コレクシヨン
されつつある領域と一致する場合には、そのロツク ビ
ツト（フラツグ）がセツトされる。この動作で、CPU
は、結合されているブロツクが旧スペース内に存在する
間は、これらブロツクに対するアクセスは阻止される。
ロツク ビツトもしくはフラツグは、全ての結合されて
いるブロツクが新スペースに転記されてしまうまでセツ
トされた状態に留まる。

次に第10（ａ）図ないし第10（ｅ）図を参照して説明
する。第10（ａ）図に示すように、ニユースペース212
が創成されている。旧スペース210内のブロツクに結合
されている全ての結合レジスタは、（図示のように、ロ
ツク ビツトもしくはフラツグをセツトすることにより
ロツクされている。ブロツク251は、ポインタＢで始ま
る新スペース212に転記する必要がある。この転記中、
ブロツクに対し１回だけのアクセスを可能にするため
に、ブロツクのロツク ビツトがセツトされる。ブロツ
クをロツクする必要性に関しては追つて説明する。ブロ
ツク251は新スペース212に転記され、そして転記された
ブロツクは第10（ｂ）図に、参照数字251で示されてい
る。２つの見出しセルを除き、旧スペース210内のブロ
ツク251の各セルは、転記に際して再初期設定される。
と言うのは、これらのセル内の情報は転記されるブロツ
ク内に保存されるものであり、そしてセルを再初期設定
もしくはリイニシヤライズすることにより、ユーザのセ
ル内のポインタが除去されるからである。もしポインタ
が残存しているとすると、ポインタにより指示されるブ
ロツクは不正確な参照計数を有することになり、各ポイ
ンタが旧スペース ブロツクならびに新スペース内の転
記されたブロツク内に存在することになつて、ポインタ
で指示されたブロツクの参照計数が余分のポインタを反
映しないことになるからである。

第10（ｃ）図に示すように、旧スペース210内のブロ
ツク251のブロツク見出しHaのMMUタグもしくは標識フイ
ールドに、値「gc−前進（gc−forwars）」が与えられ
（gcはガーベツジコレクシヨンの意味）、そして最初の
ユーザのセルUOには、ポインタＢによつて指示される仮
想アドレスの値（新スペース212内のブロツクの仮想ア
ドレスの値）が与えられる。新スペース210内のブロツ
ク251の参照計数には、「gc−前進」ポインタを考慮し
て値「１」が与えられる。

第10（ｄ）図に示すように、旧スペース210内で転記
されたブロツク251に結合されている全ての連結レジス
タ211の仮想アドレス フイールドは、新スペース212内
では、ポインタＢにより指示される仮想アドレスの値に
変えられる。この事により、実効的に、ブロツク251の
新アドレスが新スペース212の結合レジスタ211のフイー
ルドにロードされる。最後に、第10（ｅ）図に示すよう
に、ポインタＢは、最後に転記されたブロツク251を丁
度超えたところで、新スペース212内のセルに変位さ
れ、全てのロツク ビツトもしくはフラツグはリセツト
される。

次に第11図を参照するに、この図には、第９図と関連
して上に述べたようにイニシヤライズされたメモリ ス
ペースに対し、第10（ａ）図ないし第10（ｅ）図を参照
し上述した仕方でのガーベツジコレクシヨン処理の結合
レジスタ追跡相が図解してある。図から明らかなよう
に、各結合レジスタR4およびR7によつて参照されるブロ
ツクB1およびB3は旧スペース210から新スペース212に転
記される。旧スペース210内のブロツクに対する結合レ
ジスタからのポインタは潰され、新スペース212内の転
記されたブロツクに対するポインタと置換される。ブロ
ツクB1内の見出しは、gc−前進で置き換えられ、そして
新スペース212内の転記されたブロツクB1内の参照計数
は増分される。ブロツクB3は，その結合レジスタR7以外
は参照しないので、旧スペース210のブロツクB3の見出
しには「gc−前進」は要求されない。旧スペース210内
のブロツクB3から旧スペース内のブロツクB1の見出しを
指示するポインタは潰される。と言うのは、このポイン
タは、新スペース212内のブロツクB3からのポインタに
よつて置き換えられるからである。旧スペース210内の
ブロツクB1から旧スペース内のブロツクB4に対するポイ
ンタも潰される。と言うのはこのポインタは、新スペー
ス内のブロツクB1から旧スペース内のブロツクB4に向く
ポインタにより置換されるからである。ポインタＢは、
新スペース212内のブロツクB3の最後のセルの底部に変
位され、領域は、全ての内向き領域間ポインタを追跡す
る追跡相における第２の段階の処理を受け得る状態とな
る。

全ての内向き領域間ポインタは、IPTを介しガーベツ
ジ コレクタに対しては既知となる。IPTの各テーブル
記述項は、領域に対するポインタであるユーザのセルを
探知するのに用いられる。ユーザの各セルが探知される
と、このセルのデータフイールドを用いて、当該セルに
より指示されたブロツクの仮想メモリ アドレスが決定
される。これは、ポインタが、新スペース内のポインタ
Ｓによつて指示されるユーザのセルの代りに他の領域内
のユーザのセルに由来する点を除き、後述のスカベンジ
相中に行なわれるアクシヨンに非常によく類似してい
る。

第12図に示すように、スカベンジ相は、連結レジスタ
または他の領域におけるユーザのセルから直接アクセス
可能な旧スペース210内の全てのブロツクが新スペース2
12に転記された後に開始される。最後に転記されたブロ
ツクを丁度超えた位置にあるセルを指示する新スペース
212内のポインタＢで、次のステツプで新スペース212内
のポインタＢとポインタＳとの間のセルが「スカベンジ
（scavenge）もしくは掃除」される。Ｓにより指示され
るセルが見出しセルでない場合には、このMMUタグ（標
識）フイールドをチエツクして、ポインタ セルである
か否かを判定しなければならない。ポインタ セルでな
い場合には、ポインタＳを増分して同じプロセスを繰返
す。セルのMMUタグ（標識）フイールドが、領域内ポイ
ンタ セルであることを表す値「領域内」を保有してい
る場合には、ポインタＳを増分する前ならびに次のセル
に対してプロセスを繰返す前に、スカベンジ アクシヨ
ンがとられる。然る後に、ポインタＳは増分され続け、
該ポインタが指定するセルは、ポインタＳがポインタＢ
と同じ新スペース212内のセルに位置するまでチエツク
される。

ポインタＳのセルが領域内ポインタ セルであること
が検出された場合には、該セルにより指示されるブロツ
クの仮想メモリ アドレスを決定するためにデータ フ
イールドが用いられる。ポインタはそれが指示するブロ
ツクに続く。然る後に、当該ブロツクの最初の見出し内
のMMUタグもしくは標識フイールドの内容を見ることに
より、当該ブロツクが新スペースに既に転記されている
か否かの判定が行われる。「gc−前進」の値に出合う
と、この事は、ブロツクが既に転記されていることを意
味する。他方、値「見出し−ａ」に出合うと、この事は
ブロツクがまだ転記されていないことを意味する。

見出しセルのHaのMMUタグ フイールドが値「見出し
−ａ」を有している場合には、ブロツクは、新スペース
内のＢにより指示されるアドレスに転記される。したが
つて、第12図に示すように、ブロツクB4は新スペース21
2に転記される。ブロツクの転記中、メモリのプロセツ
サが或るブロツクに対し単一回のアクセスを可能にする
ために、当該ブロツクの６ビツトは、一時的にCPUが当
該ブロツクをアクセスするのを阻止するようにセツトさ
れる。そこで、ブロツクはセル ベースで転記される。
同時に、旧スペース内の元のブロツクのユーザのセルが
イニシヤライズされる。「gc−前進」参照計数を、旧ス
ペース内の元のブロツクにセツトする。新スペース内の
転記されたブロツクの参照計数には、「gc−前進」から
の単一回の参照を反映するための値「１」が与えられ
る。転記されたブロツクを指示するセルを再び読出す。
その内容が参照である場合には、ポインタを付ける。最
も確率が高いのは、丁度転記された旧スペース内のブロ
ツクに対する参照であり、したがつて「gc−前進」を格
納している。その場合には、参照計数を格納しているセ
ルを更新して新スペース内の転記されたブロツクを参照
する。そのためには、旧スペース内の「gc−前進」ブロ
ツクの参照計数の減分ならびに新スペース内の転記され
たブロツクの増分が必要となる。希な事ではあるが今転
記されたブロツクに対する参照計数が、その間に、デー
タ或いは他のポインタで書替えられている可能性があ
る。その場合には、参照計数に対する更新或いは変更は
行われない。最後に、旧スペース内の「gc−前進」ブロ
ツクが解放される。

ブロツクの転記ステツプにおいて同じポインタが存在
することを確かめるチエツクの必要性は自明ではない。
このステツプは、転記されつつあるブロツクを参照する
ユーザのセルが、ロツクされていないブロツクの一部分
であることから必要とされるものである。該ブロツクを
ロツクすることは可能ではあるが、その場合には、転記
が完了するまで当該ブロツクの全てのユーザのセルに対
するアクセスは拒否される。ブロツク内には、CPUが必
要とし得る幾つかのポインタが存在し得る。したがつ
て、ブロツクはアクセス可能な状態に留まる。その結
果、CPUは、旧スペースから新スペースへの参照計数の
転記を開始したポインタそのものを潰すことが可能であ
る。CPUは、上位のユーザのセル内に異なつたポインタ
をロードしたり、セル内にデータを書込むことができ
る。新スペースへの転記が完了したならば、新スペース
内のブロツクを指示するようにユーザのセルを盲目的に
更新することは、メモリ プロセツサ側にとつて大きな
エラーとなり得る。したがつて、その代りにセルを再び
読出さなければならない。MMUタグ（標識）をアクセス
することにより決定されるポインタが最早や存在しない
場合には、セルのスカベンジ処理は完了する。該セルが
ポインタ セルである場合にはポインタが続く。「gc−
前進」に出合つた時には、ポインタを更新する。

上述の領域間ポインタ相中ならびにスカベンジ相中、
ブロツクの転記に要求されるステツプは、転記されつつ
あるブロツクに連結されている結合レジスタをロツク
アウトする必要性を何ら含まない。これは、結合レジス
タは、旧スペース内のブロツクに結合されないという
「規則」もしくは「ルール」に依る。しかしながらガー
ベツジ コレクタに対する排他的アクセスを保証するた
めには、転記されつつあるブロツクを、そのロツク ビ
ツトもしくはタグをセツトすることによりロツクしなけ
ればならない。並列なガーベツジ コレクシヨン処理を
許容する場合にCPUならびにガーベツジ コレクタが同
時に１つの特定のブロツクの内容にアクセスすることは
可能である。しかしながら或る種の状況は由々しい問題
を齎す。例えば、ガーベツジ コレクタが、或るブロツ
クを新スペースに転記している過程にある間に、CPU
は、再初期設定もしくはリイニシヤライズされた旧スペ
ース内のブロツク内のセルからの有効な読取りを行つた
り、既に転記されておつて新スペース内のブロツクに反
映されていないセルに対する有効な書込みを行つたりす
ることができよう。したがつて、ロツク ビツトもしく
はフラツグは、ブロツクをアクセスから阻止するのに用
いることができるのである。

上に述べたようにIPTを用いて領域間ポインタを維持
する特定の実施例においては、領域間ポインタであるユ
ーザのセルが新スペースに転記されそして元のユーザの
セルが上述のようにリイニシヤライズされる場合には常
に、他の領域における関連のIPTエントリもしくは記述
項を変更しなければならない。IPTに対して変更がなさ
れない場所には、IPTに従い、他の領域に対する内向き
ポインタが、新スペース内のセルではなく旧スペース内
の元のセルから発生されることになろう。したがつて、
旧スペースから新スペースへのブロツクのセル ベース
での転記中に、各セルは、領域間ポインタであるか否か
に関してチエツクされる。領域間ポインタでない場合に
は、セルは直ちに再初期設定もしくはリイニシヤライズ
することができる。しかしながら、領域間ポインタであ
ることが指示されている場合には、参照計数が記憶され
ている領域におけるIPT記述項を更新して新スペース内
の転記されたセルを指示するようにする必要がある。

或るブロツクが既に新スペースに転記されているか否
か、ポインタで指示されたブロツクのMMUタグ（標識）
フイールドが値「gc−前進」を有しているか否かの判定
に関して再び説明すると、この場合には転記は行われな
い。何故ならば当該ブロツクは既に転記されているから
である。その代り、Ｓにより指示された新スペース内の
セルのデータ フイールドが、旧スペース内のブロツク
の第１のユーザのセルのデータ フイールドの値に変え
られる。即ち指示されるブロツクの順方向の仮想アドレ
スに変えられる。この事は、単なる例としてではある
が、第12図に新スペース212におけるブロツクB1およびB
3に関して図解してある。ポインタは、旧スペース内の
「gc−前進」ブロツクとは最早や参照しないので、旧ス
ペースブロツクの参照計数は減分され、新スペース内の
ブロツクの参照計数は、図示のように、これらブロツク
に対する新しい参照を考慮して増分される。

旧スペース210において「gc−前進」ブロツクの参照
計数が上述のステツプ後に零に達すると、「gc−前進」
は最早や必要とされない。なぜならば、参照計数は、最
早や存在しないからである。したがつて、新スペース21
2内の転記されたブロツクを指示するようにポインタを
更新する必要は最早や無い。「gc−前進」ブロツクの参
照計数が零に達すると、前進ポインタを潰すことができ
る。この場合、この事は、新スペース212内の前進参照
計数を「１」だけ増分できることを意味する。しかしな
がら、上に述べたように、旧スペース内の「gc−前進」
ブロツクは回収されない。

スカベンジ処理が完了すると、全ての有用なブロツク
は新スペース212に転記されている。旧スペース210内の
ユーザのセルから新スペースに対して参照は行われない
ことは保証されるけれども、幾つかの「gc−前進」ポイ
ンタが旧スペースから新スペースに参照を行う可能性が
十分にある。旧スペース内に、「gc−前進」ブロツクに
対する参照をする必要があるような現象が生ずる。この
ような現象は、旧スペース内の「gc−前進」ブロツクに
対しさらに参照がなされる場合に起る。ユーザのセルが
「gc−前進」ブロツクを指示する１つまたは２つ以上の
ガーベツジ ブロツクで、当該「gc−前進」ブロツクに
対し非零の参照計数が生ずる。「gc−前進」ブロツクの
参照計数が零に達するまで、新スペース内のブロツクに
対する前進参照計数は残存する。

第13図は、旧スペース260から新スペース265への残存
前進ポインタの例を示す。スカベンジ処理は丁度完了し
たところである。ブロツクB2′は、結合レジスタ266に
よつて指示され、したがつて新スペース265にある。旧
スペース内のブロツクB1は、結合レジスタに連結されて
はおらずまた新スペース内にセルにより結合レジスタに
連結されてもいない。ブロツクB1は、零よりも大きい参
照計数を有しており、したがつてその限りにおいてガー
ベツジ コレクシヨン処理を生き抜いている。ブロツク
B1のセルのうちの１つが旧スペース内のブロツクB2を指
示し、ブロツクB2に対し非零の参照計数を生ずる危険が
存在する。さらに、旧スペース内のブロツクB2は、新ス
ペース内のブロツクB2′に対し前進参照を行うことがで
きる。ブロツクB2′は、その参照計数において、ブロツ
クB2から前進参照を受ける。したがつてガーベツジ コ
レクシヨンの完了の際に矯正アクシヨンが行われない場
合には、旧スペース内のブロツクB1およびブロツクB2は
消失するが、ブロツクB2′は、誤つた参照計数を有し続
け得る。旧スペースを単に利用可能な断片のリストに戻
した場合に生ずるこのような潜在的問題に鑑みて、旧ス
ペース内の全てのガーベツジ ブロツクのセルをスカベ
ンジ（掃除）して旧スペース内の他のブロツクに対する
参照を潰すことが必要である。同時に、旧スペース内の
セルは、割当変更を受けることができるようにリイニシ
ヤライズされる。

ガーベツジ ブロツクのユーザのセル内の全てのポイ
ンタを潰すことなく旧スペースを単に回収するとした場
合には別の問題が起り得る。例えば、他の領域における
ブロツクに対する外向き領域間ポインタが誤つて破壊さ
れる可能性がある。このようにガーベツジ ブロツク内
の領域間ポインタを誤つて破壊すると、他の領域に位置
するブロツク内に誤つた参照計数が生じ得る。さらに、
他の領域のIPTは、該領域について存在しない参照デー
タを参照し続けることになる。この領域に関してガーベ
ツジ コレクシヨンを行うときには、このような参照の
試みは由々しい問題となろう。

旧スペース ブロツクをスカベンジし残存ポインタを
潰す過程において、ガーベツジ コレクシヨンが行われ
つつある領域内の全てのブロツクの全ての参照計数の精
度もしくは有効性を交差チエツクする機会が存在する。
ガーベツジ コレクシヨンの旧スペースのクリーニング
相の完了時には、全てのブロツクは零の参照計数を有し
ているはずである。それと異なる結果は、由々しいエラ
ーを意味する。

次に述べる旧スペース クリーニング方式は、それが
有効となるためには、その実施に或る種の条件が課せら
れる。通常の参照計数メカニズムの過程中はブロツク回
収方法は、最早や使用されていないブロツクを記録し続
けなければならない。即ち、メモリ プロセツサは、仮
想アドレス空間内の「ホール（穴）」の位置および大き
さに関する情報を有しなければならない。この方式は、
この条件が満たされないと不可能であるが、この相を完
了するには相当長い時間を要する。と言うのは、既にイ
ニシヤライズされている多くのセルが不必要にもスカベ
ンジ（掃除）されてしまうからである。

また、メモリ プロセツサは、ガーベツジ コレクシ
ヨンが行われている領域の旧スペースにおける通常のブ
ロツク回収を「ターン オフ」する能力を有するのが望
ましい。参照計数が零に達すると、参照計数メカニズム
は、ブロツクにより占有されている領域には戻らない。
メモリ プロセツサはそこで、その作業を参照計数メカ
ニズム側を遮断することなく、ガーベツジ コレクシヨ
ンに集中することができる。ガーベツジ コレクシヨン
後 旧スペース全体は利用可能なスペースの集まりもし
くはプールに戻される。ここで、回収は旧スペースで停
止されるものと仮定する。したがつて例えば、旧スペー
ス内の「gc−前進ブロツク」が零に達つしている参照計
数を有している場合には、このブロツクは依然として旧
スペース内に留まる。

各ブロツクの見出しセルHbには、「スカベンジ」フラ
ツグ ビツトが設けられている（第３図参照）。このビ
ツトは、ガーベツジ コレクシヨン相中に有用となる。
後述の、旧スペースのクリーニングで、旧スペース全体
に渡り単一回のスカベンジが行われる。旧スペース全体
が掃引されると、各セルはイニシヤライズされる。しか
しながら、追つて明らかになるように、或るセルの早ま
つたイニシヤライジングもしくは初期設定は、有用であ
る情報を破壊してしまう。したがつて、或るセルをスカ
ベンジする場合に、相の後期におい或る条件が満される
まで初期設定もしくはイニシヤライズは行うことができ
ず、スカベンジ フラツグ ビツトを介して既にスカベ
ンジされたセルであることのフラツグが立てられる。

旧スペースのスカベンジが完了した後に、旧スペース
内には３種類の客体が存在する。即ち、（１）割当てら
れていない領域断片と、（２）新スペースに転記されて
現在「gc−前進」アドレスを収容している元の有用なブ
ロツクと、（３）ガーベツジ ブロツクである。

これら客体の１つが、一度に１つのセルずつ旧スペー
スの全長を走査するポインタＳにより指示されると、後
述するような或る種のアクシヨンが生ずる。その場合の
アルゴリズムは、大きいセル群が、それらの内容をチエ
ツクする必要無しに看過されるという点を除いて、新ス
ペースのスカベンジ処理で用いられたアルゴリズムと類
似している。ポインタＳは必要のあるセルだけに関与す
る。

ポインタＳは、最初、旧スペース内の最下位アドレス
セルを指示する。このアドレスにおいては、３つの客
体のうちの１つに出会う。以下、それがその客体である
かを判定する仕方について述べる。ポインタＳは総ての
旧スペースが掃引されるまでセルを走査し続ける。各客
体に対してとられるアクシヨンは次の通りである。

１ 領域断片：指示されているセルのMMUタグ（標識）
フイールドが、それがイニシヤライズもしくは初期設定
されたセルであることを表わす値を有している場合に
は、次のＮ個のセルは、カーベツジ コレクシヨンの直
前までは割当てられていなかつたことになる。例えば、
ブロツクはその参照計数が零に達した後に固収されてお
り、そしてセルは他のブロツクを形成するために再割当
てされていなかつた。数Ｎは、領域断片リストをアクセ
スするこにより決定することができる。ポインタＳは、
ポインタに対する中間セルをスカベンジする必要はない
のでＮセルだけ増分することができる。

２ 前進アドレスを有するブロツク：指示されたセルの
MMUタグ（標識）フイールドが値「gc−forward（前
進）」を有している場合には、セルは、新スペースに転
記されたブロツクの第１の見出しセルHaである。このブ
ロツクのユーザのセル総てが再初期設定されているの
で、これらセルはスカベンジする必要はない。したがつ
てポインタＳは、ブロツクを丁度越える位置にあるセル
まで増分される。ブロツクのユーザのセルは、追跡もし
くはスカベンジ相中にリイニシヤライズされているが、
現在前進アドレスを保有する第１のユーザのセルおよび
２つの見出しセルはリイニシヤライズされていない。前
進アドレスは、ブロツクに対する総ての有用なポインタ
が潰されていることが判定されるまで有用として留ま
る。ガーベツジ ブロツク内には、ポインタＳでブロツ
クを指示するセルが存在し得る。前進アドレスが無い場
合には、前進に関する参照が最終的に潰された時、即ち
旧スペース内のブロツクに対する最後の参照が潰された
後には、新スペース内における参照計数を何処で減分す
べきかを知ることができない。新スペースのスカベンジ
処理の完了は前進ポインタが最早や必要でないことを表
わす。順方向を指示しているガーベツジ ブロツクがあ
れば、新スペースを指示するように更新するのではなく
潰す。したがつて、第１のユーザのセルUOにおける「gc
−前進」が存在すると仮定するとポインタは潰され、そ
の新スペース内の参照計数は「１」だけ減分された参照
計数となる。「gc−前進」ブロツクに対する参照計数
が、ガーベツジ コレクシヨンの初期の相において既に
零に達している場合には、該「gc−前進」ポインタは既
に潰されている可能性がある。そこで、Ｓによつて指示
されるブロツクの見出しセルの再初期設定の判定におい
ては注意を要する。参照計数はチエツクしなければなら
ない。この計数が零である場合にはこのことは、それを
指示するガーベツジ セルは存在しないことを意味し、
セルを再初期設定もしくはリイニシヤライズすることが
できる。参照計数が零よりも大きい時には、情報が残存
していることを意味する。さらにHbにスカベンジ ビツ
トがセツトされる。これは、Ｓが旧スペースを前進し続
け、そして既に通過したセルには決して戻ることがない
ので、参照計数が零に達した時に見出しセルを再初期設
定するのに必要である。

３ ガーベツジ ブロツク：指示されたセルのMMUタグ
（標識）フイールドが値「見出し−ａ」を有している場
合には、これは、ガーベツジ ブロツクの最初の見出し
セルHaである。ガーベツジ ブロツクのセルをスカベン
ジ処理する前に、前進アドレスを有するブロツクの場合
と将に同様に、参照計数をチエツクする。この計数が零
である場合には、見出しセルを再初期設定する。そうで
ない場合には、Hbにスカベンジ フラツグをセツトす
る。この場合には、ブロツクの各セルをチエツクしなけ
ればならない。Ｓがブロツクにおいて１度に１セルずつ
前進する際に、MMUタグ フイールドをチエツクして、
ポインタセルであることを意味する「領域内」または
「領域間」の値を有しているか否かを確かめる。この値
を有していない場合には、セルは再初期設定される。ま
た、領域内ポインタである場合には、このポインタはセ
ルを再初期設定する前に潰さなければならない。データ
フイールドは指示されたブロツクのアドレスを保有し
ている。スカベンジされつつあるセルにより指示されて
いる旧スペース内のブロツクの参照計数は減分される。
参照計数を減分して零にし、ブロツクのHbにスカベンジ
フラツグをセツトした場合には、当該ブロツクに対す
るポインタは最早や存在しないので、見出しセルを再初
期設定する。スカベンジ ビツトがセツトされていない
場合には、Ｓポインタが当該ブロツクに到達した時点
で、今度は無用なセルを再初期設定する。他方、ポイン
タが領域間ポインタであることが判明したならば、ポイ
ンタを潰し、参照計数を減分し、参照側の記述項のIPT
表から関連の記述項を除去する。

総てのアクセス可能なブロツクを新スペースに転記
し、そして総ての適用可能なポインタを更新したならば
（このことはポインタＳが新スペース内のポインタに達
していると言う事実によつて示される）、ガーベツジ
コレクシヨンが本質的に完了している。後は唯利用可能
なセルの断片リストに旧スペース（OLDSPACE）を挿入
し、ポインタＢとポインタＴとの間にあるメモリ部分で
あるところの新スペース（NEWSPACE）の未使用の部分を
領域アロケータに利用可能にすることだけである。かく
して領域のガーベツジ コレクシヨンは完了する。

以上、本発明を或る程度特定的に説明したが、ここに
開示した内容な単なる例に過ぎず、本発明の精神および
範囲から逸脱することなく当業者には組合せおよび配列
もしくは構成における数多の変更が可能であろうことは
理解されるであろう。

【図面の簡単な説明】

第１図は、ユーザのCPUと、物理的メモリと、本発明に
よる記憶域管理装置MMUの相互関係を示すブロツク ダ
イヤグラム、第２図は、結合されるユーザのプロセツサ
に対し論理的空間として現われる本発明による記憶装置
のブロツク ダイヤグラム、第３図は、本発明の記憶装
置の好ましい実施例を実現する上でMMUにおいて使用さ
れる結合もしくは連結レジスタ構造を示すブロツクダイ
ヤグラム、第４図は、本発明により記憶装置を実現する
上で用いられる結合レジスタ装置のブロツク ダイヤグ
ラム、第５図は、本発明による記憶装置を汎用ハードウ
エアで実現する構成を示すブロツク ダイヤグラム、第
６図は、本発明による記憶装置の仮想アドレス空間の一
部分を示す図であつて、領域間および領域内ポインタ構
成の種々の形態を図解するダイヤグラム、第７図は、ガ
ーベツジ コレクシヨン前の本発明の記憶装置の仮想ア
ドレス空間の領域を図解するダイヤグラム、第８図は、
第７図に示した仮想アドレス空間に対して行なわれるガ
ーベツジ コレクシヨン処理から生ずるガーベツジ コ
レクシヨン後の本発明による記憶装置の仮想アドレス空
間の１つの領域を示す図、第９図は、ガーベツジ コレ
クシヨン処理の準備段階として領域の初期設定相を示す
本発明による記憶装置の仮想アドレス空間の部分を示す
図、第10a図ないし第10e図は、ガーベツジ処理されてい
るスペースもしくは空間から結合されたブロツクを新ス
ペースに転記する段階を図解する図、第11図は、ガーベ
ツジ コレクシヨン処理中の結合レジスタを追跡した後
の領域を図解する図、第12図は、第11図において追跡さ
れた領域をスカベンジした結果を図解する図、そして第
13図は、クリーニング前の旧スペースを図解するダイヤ
グラムである。 11……記憶域管理装置（MMU）、12……物理的メモリ、1
5……連結レジスタ装置、20……CPU、64……MMUタグ
（標識）、80……CPUインターフエース、81……プロセ
ツサ インターフエース、83……連結レジスタ フアイ
ル、84……データ路制御回路、90……命令デコーダ、92
……シーケンサ、93……制御ROM/RAM、100……プロセツ
サ、102……主メモリ、104……ページ テーブル装置、
106……デイスク装置、108……デイスク コントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 テイモシイ ジエイ．マツクエンテイー アメリカ合衆国テキサス州ダラス，ウオ ルナツト ストリート ナンバー 1075，10000 (72)発明者 サテイツシユ エム．サツテ アメリカ合衆国テキサス州リチヤードソ ン，エルク グロウブ 1304 (56)参考文献 特開 昭60−27962（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】中央処理装置とともに使用するためのコン
   ピュータシステムのメモリシステムであって、 （ａ）前記中央処理装置に接続される複数の結合レジス
   タを有する結合レジスタユニットであって、前記中央処
   理装置がある結合レジスタとオフセット値とを参照する
   ことによってのみメモリにアクセスさせる、前記結合レ
   ジスタユニットと、 （ｂ）アドレス空間を有する物理メモリと、 （ｃ）前記結合レジスタユニットに接続され、前記中央
   処理装置とは前記結合レジスタユニットを介して接続さ
   れ、メモリプロセッサを有するメモリ管理手段であっ
   て、前記メモリ管理手段は、前記中央処理装置による結
   合レジスタとオフセット値との参照の結果を前記物理メ
   モリのアドレスに変換するメモリ管理手段と、 （ｄ）前記メモリ管理手段内に設けられ、前記メモリプ
   ロセッサによって動作させられるガーベッジコレクタで
   あって前記中央処理装置によってアクセスすることがで
   きないメモリの領域を識別し、かつ、前記メモリ管理手
   段による使用のために前記領域を解放するガーベッジコ
   レクタを具備し、前記中央処理装置によってアクセス可
   能な領域は、いずれかの結合レジスタからポインタをた
   どることによって直接的にあるいは間接的に到達し得る
   領域であることを特徴とするメモリシステム。
2. 【請求項２】ユーザプロセッサと共に使用するためのメ
   モリシステムにおいて、 （ａ）物理メモリと、 （ｂ）前記ユーザプロセッサによりアクセスされる複数
   の結合レジスタを有する結合レジスタユニットであっ
   て、前記レジスタはデータとメモリのブロックに対する
   識別子を有し、前記結合レジスタがデータ操作のための
   前記ユーザプロセッサによる相対位置の索引を可能にす
   る結合レジスタユニットと、 （ｃ）前記結合レジスタユニットに接続され、前記ユー
   ザプロセッサとは前記結合レジスタユニットを介して接
   続され、前記ユーザプロセッサとは独立に、前記物理メ
   モリおよび前記結合レジスタを管理する管理手段と、前
   記メモリシステムは、前記結合レジスタを介してのみア
   クセスされるユーザ指定のブロックを収集するように機
   能し、 （ｄ）前記物理メモリを制御するコンピュータプログラ
   ム手段と、 （ｅ）前記結合レジスタユニットに接続され、前記ユー
   ザプロセッサとは前記結合レジスタユニットを介して接
   続され、前記ユーザプロセッサの動作とは独立且つ並列
   に、前記物理メモリを表す仮想アドレス空間のガーベッ
   ジコレクションを行うための結合レジスタ管理手段を具
   備し、いずれかの結合レジスタから直接的又は関接的に
   ポインタをたどることによって到達し得ないブロックは
   ガーベッジとし、いずれかの結合レジスタから直接的又
   は関接的にポインタをたどることによって到達し得るブ
   ロックはガーベッジとはしないことを特徴とするメモリ
   システム。