JP2561016B2 - 集積回路の配線方法 - Google Patents
集積回路の配線方法Info
- Publication number
- JP2561016B2 JP2561016B2 JP5313358A JP31335893A JP2561016B2 JP 2561016 B2 JP2561016 B2 JP 2561016B2 JP 5313358 A JP5313358 A JP 5313358A JP 31335893 A JP31335893 A JP 31335893A JP 2561016 B2 JP2561016 B2 JP 2561016B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wiring
- circuit
- asic
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の配線方法に
関し、特に回路設計評価用の集積回路の配線方法に関す
る。
関し、特に回路設計評価用の集積回路の配線方法に関す
る。
【０００２】
【従来の技術】コンピュータや電子交換機等で使用され
る回路設計にあたっては、一般に、汎用の集積回路を組
み合わせるのではなく専用回路を組み込んだ集積回路を
設計する手法がとられるようになってきている。
る回路設計にあたっては、一般に、汎用の集積回路を組
み合わせるのではなく専用回路を組み込んだ集積回路を
設計する手法がとられるようになってきている。
【０００３】このような特殊用途向け集積回路（以下
「ＡＳＩＣ」という）の下地への配線は、コンピュータ
利用設計（以下「ＣＡＤ」という）の手法を用いて論理
設計、配置、配線等の諸設計を行い、しかる後に配線パ
ターンのマスク製作を行い、金またはアルミニュームを
蒸着させて配線を形成している。
「ＡＳＩＣ」という）の下地への配線は、コンピュータ
利用設計（以下「ＣＡＤ」という）の手法を用いて論理
設計、配置、配線等の諸設計を行い、しかる後に配線パ
ターンのマスク製作を行い、金またはアルミニュームを
蒸着させて配線を形成している。
【０００４】しかし、このようにして製作されたＡＳＩ
Ｃを実際にコンピュータや電子交換機に組み込んで動作
させた場合に、往々にしてＡＳＩＣ単体での設計では考
慮されない他の部品・装置とのインターフェース上の問
題に起因する不具合が生じることがあり、その結果とし
てＣＡＤによる論理設計まで戻って回路に修正を加え当
該ＡＳＩＣを廃棄して新たなＡＳＩＣを再作することが
ある。
Ｃを実際にコンピュータや電子交換機に組み込んで動作
させた場合に、往々にしてＡＳＩＣ単体での設計では考
慮されない他の部品・装置とのインターフェース上の問
題に起因する不具合が生じることがあり、その結果とし
てＣＡＤによる論理設計まで戻って回路に修正を加え当
該ＡＳＩＣを廃棄して新たなＡＳＩＣを再作することが
ある。
【０００５】このような無駄な作業を防ぐ目的で、事前
評価のために使用する「ＦＰＧＡ」と呼ばれる集積回路
が利用されはじめている。
評価のために使用する「ＦＰＧＡ」と呼ばれる集積回路
が利用されはじめている。
【０００６】このＦＰＧＡにはアンチ・ヒューズ型とＥ
ＰＲＯＭ型の２種類の型があり、アンチ・ヒューズ型は
電圧の印加により容易に回路を書き込む事ができるが一
旦書き込まれた回路を消去して再使用することはでき
ず、一方、ＥＰＲＯＭ型は書き込んだ回路を紫外線によ
り消去して新たに書き込みを行うことができる（特開平
３−１０２８５２号公報参照）。
ＰＲＯＭ型の２種類の型があり、アンチ・ヒューズ型は
電圧の印加により容易に回路を書き込む事ができるが一
旦書き込まれた回路を消去して再使用することはでき
ず、一方、ＥＰＲＯＭ型は書き込んだ回路を紫外線によ
り消去して新たに書き込みを行うことができる（特開平
３−１０２８５２号公報参照）。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たようなＦＰＧＡは、アンチ・ヒューズ型においては一
度使用した基板の再利用ができないために設計変更に要
するコストがかさむという問題がある。
たようなＦＰＧＡは、アンチ・ヒューズ型においては一
度使用した基板の再利用ができないために設計変更に要
するコストがかさむという問題がある。
【０００８】またいずれの型にも共通する課題として、
ＦＰＧＡのＣＡＤによる設計において実際に作成される
ＡＳＩＣとは異なる独自のライブラリを必要とし、更に
集積回路としての回路を構成する手段そのものが実際に
作成されるＡＳＩＣとは異なるために、ＦＰＧＡを用い
た評価と実際のＡＳＩＣの設計とを必ずしも同一に評価
することができず、評価結果を実際のＡＳＩＣの設計に
還元するには大幅な制約を受けることが上げられる。
ＦＰＧＡのＣＡＤによる設計において実際に作成される
ＡＳＩＣとは異なる独自のライブラリを必要とし、更に
集積回路としての回路を構成する手段そのものが実際に
作成されるＡＳＩＣとは異なるために、ＦＰＧＡを用い
た評価と実際のＡＳＩＣの設計とを必ずしも同一に評価
することができず、評価結果を実際のＡＳＩＣの設計に
還元するには大幅な制約を受けることが上げられる。
【０００９】
【課題を解決するための手段】このような課題を解決す
るための本発明は、集積回路の表面に絶縁物質を充填し
て平坦化し、電極ポート部は表面に露出させ、配線は有
機溶媒で洗浄可能な導電体ペーストにより印刷されるこ
とを特徴とするものである。
るための本発明は、集積回路の表面に絶縁物質を充填し
て平坦化し、電極ポート部は表面に露出させ、配線は有
機溶媒で洗浄可能な導電体ペーストにより印刷されるこ
とを特徴とするものである。
【００１０】
【作用】実際に作成するＡＳＩＣと同じ基板下地を用い
て、実際に作成するＡＳＩＣとほぼ同様の条件で論理ブ
ロック、配線が構成された設計評価用の集積回路を作成
することができる。
て、実際に作成するＡＳＩＣとほぼ同様の条件で論理ブ
ロック、配線が構成された設計評価用の集積回路を作成
することができる。
【００１１】
【実施例】次に、図面を用いて本発明に係る集積回路の
配線方法を説明する。
配線方法を説明する。
【００１２】図１は本発明の一実施例を表す集積回路の
模式図の斜視断面図である。
模式図の斜視断面図である。
【００１３】図１において、集積回路はソース１、ドレ
イン２、ゲート３及びそれぞれソース１とドレイン２に
接触している複数の電極４を有している。
イン２、ゲート３及びそれぞれソース１とドレイン２に
接触している複数の電極４を有している。
【００１４】この集積回路の基板下地、論理ブロック、
その配置等の集積回路の構成は、実際に作成されるＡＳ
ＩＣと同一のもの及び同一の設計手段により作成され
る。
その配置等の集積回路の構成は、実際に作成されるＡＳ
ＩＣと同一のもの及び同一の設計手段により作成され
る。
【００１５】この状態では集積回路の表面に凹凸がある
ため、絶縁物質６を集積回路の表面に充填して平坦な表
面とする。
ため、絶縁物質６を集積回路の表面に充填して平坦な表
面とする。
【００１６】このとき複数の電極４は露出したままとな
るように絶縁物質６を充填し、平坦化された集積回路の
表面には、銀（Ａｇ）ペーストに代表される導電体ペー
ストを用いて、設計された回路パターンを印刷する。
るように絶縁物質６を充填し、平坦化された集積回路の
表面には、銀（Ａｇ）ペーストに代表される導電体ペー
ストを用いて、設計された回路パターンを印刷する。
【００１７】このようにして作成された評価試験用の集
積回路は、実際のコンピュータ、電子交換機等のシステ
ムに組み込まれて配線遅延、その他を評価される。
積回路は、実際のコンピュータ、電子交換機等のシステ
ムに組み込まれて配線遅延、その他を評価される。
【００１８】この評価試験で発生した不具合は評価・分
析され、新たな回路パターンの作成に還元され、作成さ
れた新たな回路パターンはこの集積回路上に再度印刷さ
れる。
析され、新たな回路パターンの作成に還元され、作成さ
れた新たな回路パターンはこの集積回路上に再度印刷さ
れる。
【００１９】再印刷に先立っては、使用された集積回路
の表面をアルコールに代表される有機溶媒を用いて洗浄
し、既に印刷されている回路パターンを消去する。
の表面をアルコールに代表される有機溶媒を用いて洗浄
し、既に印刷されている回路パターンを消去する。
【００２０】
【発明の効果】以上説明したように本発明に係る集積回
路の配線方法によれば、実際に作成するＡＳＩＣと同一
環境の基板下地を用いて配線するので、集積回路を構成
する論理ブロック、配線構成は実際に作成するＡＳＩＣ
とほぼ同様の条件で作成することができ、詳細な評価結
果を再設計に容易に還元することができる。
路の配線方法によれば、実際に作成するＡＳＩＣと同一
環境の基板下地を用いて配線するので、集積回路を構成
する論理ブロック、配線構成は実際に作成するＡＳＩＣ
とほぼ同様の条件で作成することができ、詳細な評価結
果を再設計に容易に還元することができる。
【００２１】従って、設計評価に係わる作業を効率良く
行うことができ、更に、回路配線は有機溶媒で洗浄可能
なので、同一の基板下地を何度も繰り返して使用するこ
とができ、設計評価に係わるコストを大幅に低減するこ
とができるという効果がある。
行うことができ、更に、回路配線は有機溶媒で洗浄可能
なので、同一の基板下地を何度も繰り返して使用するこ
とができ、設計評価に係わるコストを大幅に低減するこ
とができるという効果がある。
【図１】本発明の一実施例を表す集積回路の模式図の斜
視断面図。
視断面図。
１ ソース ２ ドレイン ３ ゲート ４ 電極 ５ 導電体ペースト ６ 絶縁物質
Claims (1)
- 【請求項１】 集積回路の表面に絶縁物質を充填して平
坦化し、電極ポート部は表面に露出させ、配線は有機溶
媒で洗浄可能な導電体ペーストにより印刷されることを
特徴とする集積回路の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5313358A JP2561016B2 (ja) | 1993-12-14 | 1993-12-14 | 集積回路の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5313358A JP2561016B2 (ja) | 1993-12-14 | 1993-12-14 | 集積回路の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169764A JPH07169764A (ja) | 1995-07-04 |
| JP2561016B2 true JP2561016B2 (ja) | 1996-12-04 |
Family
ID=18040302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5313358A Expired - Lifetime JP2561016B2 (ja) | 1993-12-14 | 1993-12-14 | 集積回路の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561016B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5487680B2 (ja) * | 2009-03-31 | 2014-05-07 | 富士通セミコンダクター株式会社 | 半導体装置の評価方法、半導体装置の製造方法、及びプローブ |
-
1993
- 1993-12-14 JP JP5313358A patent/JP2561016B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169764A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11281835B2 (en) | Cell layout and structure | |
| US9892224B2 (en) | Method of forming masks | |
| CN108400129B (zh) | 具有接触跨接线的集成电路 | |
| US10621300B2 (en) | Computing system for performing colorless routing for quadruple patterning lithography | |
| US6849937B2 (en) | Variable rotational assignment of interconnect levels in integrated circuit fabrication | |
| CN108206183B (zh) | 集成电路、设计集成电路的计算系统和计算机实现方法 | |
| JP2008541156A5 (ja) | ||
| JP2561016B2 (ja) | 集積回路の配線方法 | |
| US10430546B2 (en) | Integrated circuit, and computing system and computer-implemented method for designing integrated circuit | |
| JPH11186354A (ja) | 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体 | |
| US6998205B2 (en) | Optical proximity correction method | |
| US6886142B2 (en) | Semiconductor device having embedded array | |
| JPH09306910A (ja) | 半導体装置 | |
| JP2717001B2 (ja) | プリント配線板 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| GB2455857A (en) | Automatic design method | |
| US8344477B2 (en) | Semiconductor chip, semiconductor wafer, method of manufacturing semiconductor chip | |
| JP2021052107A (ja) | 半導体集積回路のパターンレイアウト方法、半導体チップの製造方法、半導体チップの評価方法および半導体チップ | |
| JPH1041398A (ja) | 半導体集積回路装置 | |
| JPS58166790A (ja) | ほうろう基板抵坑印刷配線板の製造法 | |
| JPH04170060A (ja) | 半導体集積回路チップ | |
| JPS59114856A (ja) | 厚膜回路パタ−ンの形成方法 | |
| JP2003133418A (ja) | 半導体装置 | |
| JP2006222194A (ja) | 集積回路 | |
| JPH0330185B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |