JP2557530B2 - Display device - Google Patents
Display deviceInfo
- Publication number
- JP2557530B2 JP2557530B2 JP1213810A JP21381089A JP2557530B2 JP 2557530 B2 JP2557530 B2 JP 2557530B2 JP 1213810 A JP1213810 A JP 1213810A JP 21381089 A JP21381089 A JP 21381089A JP 2557530 B2 JP2557530 B2 JP 2557530B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- signal
- state information
- memory
- tone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、複数の音響信号をサンプリングしてメモ
リし、その内容を読み出して楽音信号とするようにした
電子楽器の表示装置に関する。Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a display device for an electronic musical instrument, in which a plurality of acoustic signals are sampled and stored in memory, and the contents thereof are read as musical tone signals.
従来より、外部音信号をサンプリングしてデジタル記
録し、これを特定の周波数信号として読出して楽音を発
生するようにしたサンプリング楽器あるいはサンプリン
グマシーンと呼ばれる電子楽器が開発されている。この
種の電子楽器において、メモリを分割し、各メモリに対
して夫々音響信号を記録して、複数の音色の楽音を選択
的に発生することができるようにしたものが考えられて
いるが、各メモリの使用状態、例えば録音済であるか否
か、発音可能か否かを示すものがなく、使用上不便であ
った。2. Description of the Related Art Conventionally, an electronic musical instrument called a sampling musical instrument or a sampling machine has been developed in which an external sound signal is sampled, digitally recorded, and read out as a specific frequency signal to generate a musical tone. In this type of electronic musical instrument, it is considered that the memory is divided, and an acoustic signal is recorded in each memory so that musical tones of a plurality of tones can be selectively generated. It is inconvenient to use because there is no indication of the usage status of each memory, for example, whether it has been recorded or not, and whether or not sound can be produced.
この発明は、以上の点に鑑みてなされたものであり、
サンプリング楽器等の電子楽器の操作性を向上させるこ
とができる表示装置に関する。This invention has been made in view of the above points,
The present invention relates to a display device capable of improving the operability of an electronic musical instrument such as a sampling musical instrument.
この発明は、波形信号を記憶する複数の記憶エリアを
備える波形記憶手段と、この波形記憶手段の各記憶エリ
アに前記波形信号が記憶されているか否かを表わす録音
状態情報及び上記波形記憶手段のいずれかの記憶エリア
に記憶されている波形信号が発音すべき楽音信号として
選択されているか否かを表わす発音状態情報を出力する
情報発生手段と、この状態情報発生手段からの録音状態
情報及び発音状態情報に基づいて、前記波形記憶手段の
各記憶エリア毎に波形信号が記憶されているか否か及び
前記波形信号が記憶されている記憶エリアにおいては発
音すべき楽音信号を形成する波形信号として選択されて
いるか否かを表示する表示手段とを具備することを要点
とする。The present invention relates to a waveform storage means having a plurality of storage areas for storing a waveform signal, recording state information indicating whether or not the waveform signal is stored in each storage area of the waveform storage means, and the waveform storage means. Information generating means for outputting sounding state information indicating whether or not the waveform signal stored in any of the storage areas is selected as a tone signal to be sounded, and recording state information and sounding from the state information generating means. Based on the state information, whether or not a waveform signal is stored in each storage area of the waveform storage means, and in the storage area where the waveform signal is stored, is selected as a waveform signal forming a tone signal to be sounded. The main point is to provide a display means for displaying whether or not the information is displayed.
以下、本発明を、外音信号をPCM（Pulse Coded Modul
ation）などの変調を行ってデジタル記録し、それをキ
ーボード楽器の音源信号として用いることができる所謂
サンプリング機能を有する電子楽器に適用して構成した
一実施例につき説明する。Hereinafter, the present invention will be described with reference to the external sound signal as PCM (Pulse Coded Modul
ation) to perform digital recording and digitally record it, and apply it to an electronic musical instrument having a so-called sampling function that can be used as a sound source signal of a keyboard musical instrument.
第１図は、本実施例の回路構成を示し、入力信号（I
N）は、入力アンプ１にて適宜増幅された後、アナログ
加算回路２に供給され、フィルター３に供給されて不要
な高域成分を適当に除去された後、サンプル・ホールド
回路（S/H）５にて適当なサンプリング周波数で、サン
プリングされ、A/D変換器６に供給される。A/D変換器６
では、入力するアナログ信号を対応するデジタル信号に
変換し、発音制御部８に供給する。FIG. 1 shows a circuit configuration of this embodiment, in which an input signal (I
N) is appropriately amplified by the input amplifier 1 and then supplied to the analog addition circuit 2 and then supplied to the filter 3 to appropriately remove unnecessary high frequency components, and then the sample and hold circuit (S / H). ) 5 is sampled at an appropriate sampling frequency and supplied to the A / D converter 6. A / D converter 6
Then, the input analog signal is converted into a corresponding digital signal and supplied to the sound generation control unit 8.
この発音制御部８は、例えば４つの波形読出・書込チ
ャンネルを備え、夫々独立的に波形メモリ７に対する波
形信号の書込みまたは読出しができる。この発音制御部
８の具体的構成は、本出願人の先願である特願昭59−16
7119号に記載してあるのでその詳細な説明は省略する。The tone generation control unit 8 has, for example, four waveform reading / writing channels, and can independently write or read a waveform signal to or from the waveform memory 7. The specific structure of the pronunciation control unit 8 is as follows: Japanese Patent Application No. 59-16
Since it is described in No. 7119, its detailed description is omitted.
そして、発音制御部８は、マイクロコンピュータ等か
らなるCPU9からの制御に基づき動作するようになってお
り、この発音制御部８の４つの波形読出・書込チャンネ
ルに対応して時分割的に最大４音に対応するデジタル信
号が、波形メモリ７から読出されて、D/A変換器10に時
分割的に印加され、しかる後、サンプル・ホールド回路
（S/H）11a〜11dに供給される。The sound generation control unit 8 operates under the control of the CPU 9 composed of a microcomputer, etc., and corresponds to the four waveform read / write channels of the sound generation control unit 8 in a time-divisionally maximum manner. Digital signals corresponding to four sounds are read from the waveform memory 7 and applied to the D / A converter 10 in a time division manner, and then supplied to the sample and hold circuits (S / H) 11a to 11d. .
このサンプル・ホールド回路11a〜11dは、後述するよ
うなタイミング信号t1〜t4によって、各時分割処理チャ
ンネル時間毎に、サンプリング動作を行う。The sample and hold circuit 11a~11d is the timing signal t 1 ~t 4 described later, each time-division processing channel time, performs the sampling operation.
そして、このサンプル・ホールド回路11a〜11dにホー
ルドされた電圧信号は、VCF（電圧制御型フィルタ）12a
〜12dに、対応して供給される。この夫々のVCF12a〜12d
には、後述する電圧信号FCV1〜FCV4が供給され、この電
圧信号FCV1〜FCV4に従って、夫々独立的にフィルタリン
グ処理がなされる。The voltage signal held by the sample and hold circuits 11a to 11d is VCF (voltage control type filter) 12a.
Correspondingly supplied to ~ 12d. This respective VCF12a ~ 12d
Are supplied with voltage signals FCV1 to FCV4, which will be described later, and filtering processing is independently performed according to the voltage signals FCV1 to FCV4.
そして、このVCF12a〜12dは、VCA（電圧制御型増幅
器）13a〜13dへフィルタリング後のアナログ波形信号を
送出する。Then, the VCFs 12a to 12d send the filtered analog waveform signals to the VCAs (voltage controlled amplifiers) 13a to 13d.
このVCA13a〜13dは、供給される制御電圧信号ACV1〜A
CV4により独立的にその増幅率が制御され、VCF12a〜12d
より供給される波形信号に対する出力レベル、あるいは
音量エンベロープが決定される。The VCAs 13a to 13d are supplied with control voltage signals ACV1 to ACV.
The amplification rate is controlled independently by CV4, VCF12a ~ 12d
The output level or the volume envelope for the supplied waveform signal is determined.
そして、このVCA13a〜13dの出力信号は夫々各チャン
ネルの出力OUT1〜OUT4として、外部に送出され、適宜増
幅された後音響信号として放音されることになる。ま
た、このVCA13a〜13dの出力は、アナログ加算回路14に
供給され、ミックスされて、ミックス出力OUTMIXとし
て、外部にとり出すことも可能となっている。Then, the output signals of the VCAs 13a to 13d are sent to the outside as outputs OUT1 to OUT4 of the respective channels, and are appropriately amplified and then emitted as acoustic signals. Further, the outputs of the VCAs 13a to 13d can be supplied to the analog adder circuit 14, mixed, and taken out as a mix output OUTMIX to the outside.
また、上述した第４チャンネルに対応するVCF12dの出
力と、アナログ加算回路14の出力とは、上述したCPU9か
らの制御信号に従って切換動作をするアナログスイッチ
15に供給される。Further, the output of the VCF 12d corresponding to the above-mentioned fourth channel and the output of the analog adding circuit 14 are analog switches that perform switching operation according to the control signal from the CPU 9 described above.
Supplied to 15.
このアナログスイッチ15は、VCF12dの出力と、アナロ
グ加算回路14の出力とを選択して、VCA（電圧制御型増
幅器）16に供給する。The analog switch 15 selects the output of the VCF 12d and the output of the analog adder circuit 14 and supplies it to the VCA (voltage control type amplifier) 16.
VCA16では、供給される制御電圧信号ACV0に応じて増
幅し、上述したアナログ加算回路２にフィードバックし
て供給するようになる。The VCA 16 amplifies the voltage in accordance with the supplied control voltage signal ACV0, and feeds it back to the analog addition circuit 2 described above.
従って、入力アンプ１を介して供給される外音信号
と、波形メモリ７を読出して得られる波形信号とをこの
アナログ加算回路２にて混合して、再度、波形メモリ７
に供給することができ、いわゆるオーバーダビング機能
を本実施例では実現することが可能となる。なお、オー
バーダビングをしないときは、VCA16に対する電圧制御
信号ACV0をゼロレベルに設定する。Therefore, the external sound signal supplied via the input amplifier 1 and the waveform signal obtained by reading the waveform memory 7 are mixed in the analog adder circuit 2 and the waveform memory 7 is again mixed.
And a so-called overdubbing function can be realized in this embodiment. When overdubbing is not performed, the voltage control signal ACV0 for the VCA16 is set to zero level.
図中符号４は、演奏鍵や各種制御スイッチを有するキ
ーボードであり、CPU9とこのキーボード４とはデータの
授受を行う。Reference numeral 4 in the figure is a keyboard having performance keys and various control switches, and the CPU 9 and the keyboard 4 exchange data.
また、このCPU9は、ソフト処理によって、上述した各
制御信号FCV1〜FCV4,ACV1〜ACV4,ACV0（以下総称して制
御信号CVとする。）を、発生するためにデジタル信号を
D/A変換器群17に供給し、夫々の電圧信号に変換せしめ
る。The CPU 9 also generates a digital signal to generate the above-mentioned control signals FCV1 to FCV4, ACV1 to ACV4, ACV0 (hereinafter collectively referred to as control signal CV) by software processing.
The signals are supplied to the D / A converter group 17 and are converted into respective voltage signals.
このD/A変換器群17は、制御信号CVの個数に対応する
個数のD/A変換器を有していてもよく、あるいは、ひと
つのD/A変換器を時分割的に使用し、サンプル・ホール
ド回路と組合せて、必要な個数の制御信号CVを得てもよ
い。This D / A converter group 17 may have a number of D / A converters corresponding to the number of control signals CV, or use one D / A converter in a time-division manner, A required number of control signals CV may be obtained in combination with the sample and hold circuit.
また、第１図中符号18は表示部であって、後述するよ
うな表示を行って、波形メモリ７の使用状態を視認可能
とする。この表示部18は例えば第２図のように構成され
る。Further, reference numeral 18 in FIG. 1 denotes a display unit which makes a display as will be described later so that the usage state of the waveform memory 7 can be visually recognized. The display unit 18 is configured, for example, as shown in FIG.
即ち、CPU9から、波形メモリ７を分割して使用する個
数（例えば８）に対応するメモリエリアを有するラッチ
181に録音状態情報を入力する。この録音状態情報と
は、“1"の場合に波形メモリ７のそのメモリエリアに録
音をしたことを示し、“0"の場合に、未録音であること
を示す。That is, the latch having the memory area corresponding to the number (for example, 8) of the CPU 9 that divides the waveform memory 7 and uses
Input recording status information into 181. The recording status information indicates that recording is performed in the memory area of the waveform memory 7 when "1" and no recording is performed when "0".
また、CPU9は、ラッチ182に発音状態情報を入力す
る。この発音状態情報とは、“1"の場合に、既に記録さ
れているデジタル信号に基づく楽音を発音可能である発
音可能状態を示し、“0"の場合に、発音は行わない状態
を示す。Further, the CPU 9 inputs the sounding state information into the latch 182. The sound generation state information indicates a soundable state in which a musical tone based on the already recorded digital signal can be sounded in the case of "1" and a state in which no sound is generated in the case of "0".
そして、このラッチ181に記録された８ビット構成の
録音状態情報とラッチ182に記録された８ビット構成の
発音状態情報とは、夫々対応するゲート回路183−１〜1
83−８に供給される。The 8-bit recording state information recorded in the latch 181 and the 8-bit sound generation state information recorded in the latch 182 correspond to the corresponding gate circuits 183-1 to 18-1, respectively.
It is supplied to 83-8.
即ち、このゲート回路183−１〜183−８は全て同一回
路構成であり、内部に録音状態情報を反転出力するイン
バータ184と、録音状態情報と発音状態情報とが供給さ
れるアンドゲート185と、発音状態情報がインバータ186
を介して反転して供給され、録音状態情報が直接供給さ
れるアンドゲート187とを有する。That is, all of the gate circuits 183-1 to 183-8 have the same circuit configuration, and an inverter 184 for internally inverting and outputting the recording state information, an AND gate 185 to which the recording state information and the pronunciation state information are supplied, The pronunciation status information is inverter 186
An AND gate 187 which is inverted and supplied via the, and recording state information is directly supplied.
その結果、インバータ184から“1"出力が得られると
きは、そのメモリエリアが未録音状態を示す表示“＊”
が表示装置188でなされる。この表示装置188は、例えば
ドットマトリクスの液晶表示パネルから構成される。As a result, when "1" output is obtained from the inverter 184, a display "*" indicating that the memory area is unrecorded is displayed.
Is displayed on the display device 188. The display device 188 is composed of, for example, a dot matrix liquid crystal display panel.
また、上記アンドゲート185から“1"出力が得られる
ときは、そのメモリエリアに記録されたデジタル信号に
基づく発音がなされることを示す表示“1"が、表示装置
188でなされる。Further, when the "1" output is obtained from the AND gate 185, the display "1" indicating that sound is generated based on the digital signal recorded in the memory area is displayed on the display device.
Made in 188.
更に、アンドゲート187から“1"信号が得られるとき
は、そのメモリエリアには、デジタル信号が記録されて
はいるが、実際にそのデジタル信号に基づいて発音は行
わないことを示す表示“0"が表示装置188でなされる。Further, when the "1" signal is obtained from the AND gate 187, a display "0" indicating that a digital signal is recorded in the memory area but no sound is actually generated based on the digital signal is displayed. Is made on the display device 188.
このようにして、表示装置188においては、波形メモ
リ７の各メモリエリアの使用状態を表示するようにな
る。In this way, the display device 188 displays the usage status of each memory area of the waveform memory 7.
次に、本実施例の動作につき説明する。第３図は、発
音制御部８の複数チャンネルの時分割処理状態と、サン
プルホールド回路11a〜11dに供給するタイミング信号t1
〜t4との関係を示しており、上述したように、本実施例
では４つの波形読出・書込チャンネルを時分割構成で実
現しており、各波形読出・書込チャンネル毎に、読出し
（リード）処理を行うか、書込（ライト）処理を行うか
を選択的に指定できるようになっていて、第３図に示す
状態では、チャンネル１（ch1）の処理によって波形メ
モリ７に、フィルター３、サンプル・ホールド回路５、
A/D変換器６を介して得られる波形信号を書込むように
なっており、その他のチャンネル２〜４（ch2〜４）
は、波形メモリ７から、所定エリアのデジタル波形信号
を読出すことが可能となっている。Next, the operation of this embodiment will be described. FIG. 3 shows time-division processing states of a plurality of channels of the tone generation control section 8 and a timing signal t 1 supplied to the sample hold circuits 11a to 11d.
Shows the relationship between the ~t 4, as described above, in the present embodiment is realized by time-division configure four waveform readout and writing channels, for each waveform reading and writing channels, read ( It is possible to selectively specify whether to perform read processing or write processing. In the state shown in FIG. 3, the waveform memory 7 is filtered by the processing of channel 1 (ch1). 3, sample and hold circuit 5,
It is designed to write the waveform signal obtained through the A / D converter 6, and other channels 2 to 4 (ch2 to 4)
Can read the digital waveform signal in a predetermined area from the waveform memory 7.
また、上述したタイミング信号t1〜t4は、夫々のチャ
ンネル（ch1〜４）に対応する時間に、Highレベルをと
るようになっていて、各チャンネル時間でD/A変換器10
から出力するアナログ波形信号を、サンプル・ホールド
回路11a〜11dにて、サンプリングし、以降ホールドする
ようになる。Further, the timing signals t 1 to t 4 described above are set to the High level at the time corresponding to each channel (ch1 to 4), and the D / A converter 10 is operated at each channel time.
The analog / waveform signal output from the sample / hold circuits 11a to 11d is sampled and then held.
また、発音制御部８の各波形読出・書込チャンネル
は、独立的にリード・ライトするエリアを指定できるよ
うになっていて、例えば、チャンネル2,3,4で、トーン
1,2,3を読出し、それをVCF12b〜12d、VCA13b〜13dにて
処理制御し、アナログ加算回路14、スイッチ15、VCA16
を介して、アナログ加算器２へ供給し、必要に応じて外
部音信号とミキシングした後、サンプル・ホールド回路
５、A/D変換器６を介して入力させ、チャンネル１の処
理によって、トーンＮとして、再び波形メモリ７に記録
する、即ちオーバーダビング処理を行わせることも可能
である。In addition, each waveform read / write channel of the tone generation control section 8 can independently designate an area to be read / written. For example, in channels 2, 3 and 4, tone
Read 1, 2, 3 and process them with VCF12b-12d, VCA13b-13d, analog adder circuit 14, switch 15, VCA16
Is supplied to the analog adder 2 via the, and mixed with an external sound signal as necessary, and then input via the sample and hold circuit 5 and the A / D converter 6, and the tone N is processed by the processing of the channel 1. As a result, it is possible to record again in the waveform memory 7, that is, to perform the overdubbing process.
また、CPU9からアナログスイッチ15に対し、切換信号
を送出して、チャンネル４の処理によって波形メモリ７
から読出された波形信号をサンプル・ホールド回路11
d、VCF12dを介して、更にVCA16に印加するようにし、こ
のようにして得られる波形信号を、アナログ加算器２へ
供給し、以下上述したのと同様にして外部音信号とミキ
シングした後、波形メモリ７の所定エリアに書込むよう
にすることもできる。In addition, the CPU 9 sends a switching signal to the analog switch 15, and the waveform memory 7 is processed by the channel 4.
Sample and hold circuit 11
d, and further applied to the VCA 16 via the VCF 12d. The waveform signal obtained in this manner is supplied to the analog adder 2 and mixed with an external sound signal in the same manner as described above. It is also possible to write in a predetermined area of the memory 7.
次に、本実施例の表示状態を説明する。第４図は、上
述した動作により、波形メモリ７の８つのメモリエリア
（T1〜T8）に、夫々対応する音響信号が入力設定されて
いる状態を示しており、例えば、トーン１（T1）とし
て、ピアノの低音域の音響信号が、トーン３（T3）とし
て、ピアノの高音域の音響信号が、トーン４（T4）とし
てベース音が、トーン５（T5）としてサックス音が記録
されている。その他のエリアには何も記録されていな
い。Next, the display state of this embodiment will be described. FIG. 4 shows a state in which the corresponding acoustic signals are input and set in the eight memory areas (T1 to T8) of the waveform memory 7 by the above-described operation, for example, as tone 1 (T1). , The bass low range acoustic signal is recorded as tone 3 (T3), the high range piano acoustic signal is recorded as tone 4 (T4), and the bass sound is recorded as tone 5 (T5). Nothing is recorded in other areas.
従って、CPU9は、第２図のラッチ181に対し、各メモ
リエリアの録音状態を示す録音状態情報を供給し、例え
ば第５図（Ａ）のように設定する。Therefore, the CPU 9 supplies the recording state information indicating the recording state of each memory area to the latch 181 of FIG. 2 and sets it as shown in FIG. 5 (A), for example.
また、第６図（Ａ）に示すとおり、上記トーン1,3,4,
5のうちのトーン１（T1）とトーン３（T3）とを、キー
ボードスプリットを行い鍵域E1〜B3とC4〜C6とに対応し
て発音させるべく、キーボード４を使用してモード設定
を行うと、CPU9は、発音状態情報として、第５図（Ｂ）
に示すようなデータをラッチ182へセットするようにな
る。Also, as shown in FIG. 6 (A), the tones 1, 3, 4,
Keyboard 4 is used to perform Tone 1 (T1) and Tone 3 (T3) out of 5 so that they can be played in the keyboard range E 1 to B 3 and C 4 to C 6. When the mode is set, the CPU 9 outputs the sounding state information as shown in FIG.
The data as shown in FIG.
従って、第２図のゲート回路183−１〜183−８は、夫
々ラッチ181の出力とラッチ182の出力とに基づき対応す
る表示を、表示装置188で行わせる。第５図（Ｃ）は、
その表示状態を示している。Therefore, the gate circuits 183-1 to 183-8 in FIG. 2 cause the display device 188 to perform corresponding displays based on the outputs of the latch 181 and the latch 182, respectively. FIG. 5 (C) shows
The display state is shown.
従って、操作者は、この表示から、メモリエリア2,6
〜８は空き状態であり、また録音済のメモリエリア1,3
〜５のうちのメモリエリア１と３に記録されたトーン１
（T1）とトーン３（T3）即ち、ピアノ音による演奏を実
行することが可能であることを視認できる。Therefore, the operator can select the memory area 2,6 from this display.
Up to 8 are empty, and the recorded memory areas 1,3
Tones 1 recorded in memory areas 1 and 3 of
(T1) and Tone 3 (T3), that is, it is possible to visually recognize that it is possible to perform a piano sound.
同様にして、例えば、キーボード４の操作により、第
６図（Ｂ）に示すようなメモリエリアの音を使用して演
奏を行う場合は、発音状態情報が「00011000」と変化
し、その結果トーン1,3,4,5の表示が、第５図（Ｃ）に
示す状態とは“0"と“1"とを逆にしてなされることにな
る。Similarly, for example, when the keyboard 4 is operated to play a sound in the memory area as shown in FIG. 6 (B), the sounding state information changes to "00011000", resulting in a tone. The display of 1,3,4,5 is made by reversing "0" and "1" from the state shown in FIG. 5 (C).
従って、CPU9は、この表示部18の表示状態に対応する
制御信号を発音制御部８に送出して所定のエリアの内容
を波形メモリ７から読出して鍵操作に基づく楽音を発生
する。Therefore, the CPU 9 sends a control signal corresponding to the display state of the display section 18 to the sound generation control section 8 to read the contents of a predetermined area from the waveform memory 7 and generate a musical sound based on the key operation.
以上説明したように、本実施例にあっては、８組のメ
モリ手段の夫々が、録音済か否か、発音可能か否かを示
す表示を表示部18で行うようにしたから、操作性が向上
することになる。As described above, in the present embodiment, each of the eight sets of memory means displays on the display section 18 whether or not recording has been completed and whether or not sound can be generated. Will be improved.
なお、上記実施例では、“0"、“1"、“＊”の３つの
状態表示を切換えて行うようにしたが、その他の表示形
態をとらせるようにしてもよく、更には、メモリエリア
の上述したのとは異なる使用状態を区別表示するように
してもよい。In the above embodiment, the three state displays of "0", "1" and "*" are switched, but other display modes may be adopted. The usage status different from the above may be displayed separately.
以上述べたように本発明は、波形信号を記憶する複数
の記憶エリアを備え、この波形記憶手段の各記憶エリア
に前記波形信号が記憶されているか否かを表わす録音状
態情報及び上記波形記憶手段のいずれかの記憶エリアに
記憶されている波形信号を、発音すべき楽音信号を形成
する波形信号として選択する発音状態情報を出力し、こ
の録音状態情報及び発音状態情報に基づいて、前記波形
記憶手段の各記憶エリア毎に波形信号が記憶されている
か否か及び前記波形信号が記憶されている記憶エリアに
おいては発音すべき楽音信号として選択されているか否
かを表示するようにしたので、波形記憶手段の各記憶エ
リアの状態及びいずれの記憶エリアの波形信号が楽音生
成に寄与しているかが一目瞭然で認識でき、実用性に富
むものとなる。As described above, the present invention is provided with a plurality of storage areas for storing waveform signals, and the recording state information indicating whether or not the waveform signals are stored in each storage area of the waveform storage means and the waveform storage means. Of the waveform signal stored in one of the storage areas is output as waveform signal forming a musical tone signal to be generated, and the waveform storage is performed based on the recording state information and the pronunciation state information. Since it is arranged to display whether or not a waveform signal is stored in each storage area of the means and whether or not it is selected as a tone signal to be sounded in the storage area in which the waveform signal is stored, the waveform is displayed. The state of each storage area of the storage means and which storage area the waveform signal contributes to the musical tone generation can be recognized at a glance, which is highly practical.
図面は、本発明の一実施例を示し、第１図は全体回路構
成図、第２図は表示部18の詳細回路構成図、第３図は、
基本的動作を説明するためのタイミングチャート、第４
図は波形メモリ７の分割使用状態図、第５図は、表示部
18の表示動作を説明するための図、第６図は、キーボー
ドスプリットと使用音との関係を示す図である。 ４……キーボード、６……A/D変換器、 ７……波形メモリ、８……発音制御部、 ９……CPU、10……D/A変換器、 18……表示部、181,182……ラッチ、 183−１〜183−８……ゲート回路、 188……表示装置。The drawings show one embodiment of the present invention. FIG. 1 is an overall circuit configuration diagram, FIG. 2 is a detailed circuit configuration diagram of the display unit 18, and FIG.
Timing chart for explaining the basic operation, No. 4
The figure shows the divided usage state of the waveform memory 7, and Fig. 5 shows the display section.
FIG. 6 is a diagram for explaining the display operation of 18, and FIG. 6 is a diagram showing the relationship between the keyboard split and the used sound. 4 ... Keyboard, 6 ... A / D converter, 7 ... Waveform memory, 8 ... Sound control unit, 9 ... CPU, 10 ... D / A converter, 18 ... Display unit, 181,182 ... Latch, 183-1 to 183-8 ... Gate circuit, 188 ... Display device.
───────────────────────────────────────────────────── フロントページの続き 合議体 審判長 飯高 勉 審判官 高瀬 博明 審判官 伊藤 陽 (56)参考文献 特開 昭59−100500（ＪＰ，Ａ) 特開 昭56−80740（ＪＰ，Ａ) 特開 昭54−161313（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page Jury President Tsutomu Iitaka Judge Judge Hiroaki Takase Judge Ito Yo (56) References JP 59-100500 (JP, A) JP 56-80740 (JP, A) JP Showa 54-161313 (JP, A)
Claims (1)
える波形記憶手段と、 この波形記憶手段の各記憶エリアに前記波形信号が記憶
されているか否かを表わす録音状態情報及び上記波形記
憶手段のいずれかの記憶エリアに記憶されている波形信
号が発音すべき楽音信号として選択されているか否かを
表わす発音状態情報を出力する情報発生手段と、 この状態情報発生手段からの録音状態情報及び発音状態
情報に基づいて、前記波形記憶手段の各記憶エリア毎に
波形信号が記憶されているか否か及び前記波形信号が記
憶されている記憶エリアにおいては発音すべき楽音信号
を形成する波形信号として選択されているか否かを表示
する表示手段と を具備することを特徴とする表示装置。1. A waveform storage means having a plurality of storage areas for storing a waveform signal, recording state information indicating whether or not the waveform signal is stored in each storage area of the waveform storage means, and the waveform storage means. Information generating means for outputting sounding state information indicating whether or not the waveform signal stored in any one of the storage areas is selected as a tone signal to be sounded, and recording state information from the state information generating means and Based on the tone generation state information, whether or not a waveform signal is stored in each storage area of the waveform storage means, and in the storage area where the waveform signal is stored, as a waveform signal forming a tone signal to be sounded. A display device for displaying whether or not the display device is selected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213810A JP2557530B2 (en) | 1989-08-19 | 1989-08-19 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213810A JP2557530B2 (en) | 1989-08-19 | 1989-08-19 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284691A JPH0284691A (en) | 1990-03-26 |
| JP2557530B2 true JP2557530B2 (en) | 1996-11-27 |
Family
ID=16645414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213810A Expired - Lifetime JP2557530B2 (en) | 1989-08-19 | 1989-08-19 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2557530B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680740A (en) * | 1979-12-06 | 1981-07-02 | Casio Comput Co Ltd | Electronic equipment with recording function |
| JPS59100500A (en) * | 1982-11-30 | 1984-06-09 | セイコーインスツルメンツ株式会社 | Voice recorder/reproducer |
-
1989
- 1989-08-19 JP JP1213810A patent/JP2557530B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0284691A (en) | 1990-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136912A (en) | Electronic tone generation apparatus for modifying externally input sound | |
| JP2557530B2 (en) | Display device | |
| JPS6339917B2 (en) | ||
| JP2599357B2 (en) | Waveform reading device | |
| JP2669439B2 (en) | Waveform editing method | |
| JPH0760313B2 (en) | Overdubbing device for electronic musical instruments | |
| JPS63172196A (en) | Electronic musical instrument | |
| JPS6410840B2 (en) | ||
| JPH0468632B2 (en) | ||
| JPH03192297A (en) | Performance recording device | |
| JPH045997B2 (en) | ||
| JP2524056Y2 (en) | Pitch converter | |
| JP2560276B2 (en) | Digital effect device | |
| JPS6261095A (en) | Overdabbing unit for electronic musical apparatus | |
| JPH0125992Y2 (en) | ||
| JPS6262395A (en) | Effect apparatus | |
| JPS63118196A (en) | Electronic musical instrument | |
| JP2642092B2 (en) | Digital effect device | |
| JPH0137756B2 (en) | ||
| JPS6265085A (en) | Digital effect apparatus | |
| JPH0727376B2 (en) | Electronic musical instrument | |
| JPH0785593A (en) | Digital sound recording and reproducing device | |
| JPS63261396A (en) | Electronic musical instrument | |
| JPS6161398B2 (en) | ||
| JPH0667660A (en) | Electronic musical instrument |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |