JP2550879B2 - Semiconductor device mounting structure - Google Patents

Semiconductor device mounting structure

Info

Publication number
JP2550879B2
JP2550879B2 JP5230785A JP23078593A JP2550879B2 JP 2550879 B2 JP2550879 B2 JP 2550879B2 JP 5230785 A JP5230785 A JP 5230785A JP 23078593 A JP23078593 A JP 23078593A JP 2550879 B2 JP2550879 B2 JP 2550879B2
Authority
JP
Japan
Prior art keywords
semiconductor device
package
circuit board
semiconductor
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5230785A
Other languages
Japanese (ja)
Other versions
JPH0766364A (en
Inventor
正人 相場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5230785A priority Critical patent/JP2550879B2/en
Publication of JPH0766364A publication Critical patent/JPH0766364A/en
Application granted granted Critical
Publication of JP2550879B2 publication Critical patent/JP2550879B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に
表面実装タイプの半導体装置の実装構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a mounting structure of a surface mounting type semiconductor device.

【0002】[0002]

【従来の技術】表面実装タイプの半導体装置は、回路基
板に対する実装面積が大きくなるため、高密度実装の点
では好ましくない。このため、近年ではこの種半導体装
置の高密度化を図った構造が提案されている。図4はそ
の一例であり、半導体装置40のパッケージ41の一側
からリード端子42を導出し、このパッケージ41が回
路基板1に対して垂直方向に向けられるようにして実装
するものである(実開平2−106842号公報)。こ
の構造では、確かに回路基板1上における半導体装置4
0の占有面積が低減されて高密度化には有効であるが、
その反面高さ寸法が大きくなり、半導体装置の構体の薄
型化を図る上で高さ制限を受けることになる。
2. Description of the Related Art Surface-mounting type semiconductor devices are not preferable in terms of high-density mounting because the mounting area for a circuit board is large. Therefore, in recent years, a structure aiming at high density of this kind of semiconductor device has been proposed. FIG. 4 is an example thereof, in which the lead terminal 42 is led out from one side of the package 41 of the semiconductor device 40, and the package 41 is mounted so that the package 41 is oriented in the vertical direction with respect to the circuit board 1 (actually, it is mounted). (Kaihei 2-106842). In this structure, the semiconductor device 4 on the circuit board 1 is certainly
Although the occupied area of 0 is reduced, it is effective for high density,
On the other hand, the height dimension becomes large, and the height is limited in order to reduce the thickness of the structure of the semiconductor device.

【0003】このため、複数の半導体装置を積層するこ
とで高密度化を図ったものが提案されている。その1つ
は、図5に示すように、複数個の半導体装置50のパッ
ケージ51を密着状態で積層し、各パッケージ51から
突出されているリード52を回路基板に対して垂直に立
設したリード付き配線基板53に接続し、このリード付
き配線基板53のリード54を利用して回路基板に搭載
するようにしたものである(特開昭63−80591号
公報)。また、他のものは、図6に示すように、半導体
素子を樹脂で被覆しただけのベア半導体素子61を積層
し、上下の各半導体素子61の電極をリード端子62に
より並列状態で接続し、これらをリード端子付き配線基
板63に接続しモジュール化した上でリード64を利用
して回路基板に搭載するようにしたものである(特開昭
64−1269号公報)。
For this reason, it has been proposed to stack a plurality of semiconductor devices to increase the density. One of them is as shown in FIG. 5, in which a plurality of packages 51 of the semiconductor device 50 are stacked in close contact with each other, and leads 52 protruding from each package 51 are erected vertically to the circuit board. The wiring board 53 is attached to the circuit board, and the leads 54 of the wiring board 53 with leads are used for mounting on the circuit board (Japanese Patent Laid-Open No. 63-80591). As for the other one, as shown in FIG. 6, a bare semiconductor element 61 in which a semiconductor element is simply covered with a resin is laminated, and electrodes of the upper and lower semiconductor elements 61 are connected in parallel by lead terminals 62, These are connected to a wiring board 63 with lead terminals to form a module, and then mounted on a circuit board using the leads 64 (Japanese Patent Laid-Open No. 64-1269).

【0004】[0004]

【発明が解決しようとする課題】この積層構造のもので
は、高さ制限を受けることはないが、前者のものでは、
各半導体装置50のリード端子52をリード付き配線基
板53に接続する際に、各半導体装置50が積層されて
いるためにリード端子52の位置精度が著しく低く配線
基板53への接続の製造歩留が非常に悪い。また、接続
の自動化が実現し難く、したがってコスト高かつ接続部
の信頼製が低いという問題がある。また、後者のもので
は、積層した複数の半導体素子61の同一電極同士をリ
ード端子62により接続するため、同一半導体素子に限
られること、また半導体素子は封止されていないため信
頼性が著しく低下するという問題がある。
With this laminated structure, the height is not restricted, but with the former one,
When connecting the lead terminal 52 of each semiconductor device 50 to the wiring substrate 53 with leads, the positional accuracy of the lead terminal 52 is extremely low because the semiconductor devices 50 are stacked, and the manufacturing yield of connection to the wiring substrate 53 is low. Is very bad. Further, there is a problem that automation of the connection is difficult to realize, and therefore the cost is high and the reliability of the connection portion is low. In the latter case, since the same electrodes of a plurality of stacked semiconductor elements 61 are connected to each other by the lead terminal 62, the semiconductor elements are limited to the same semiconductor element, and the semiconductor elements are not sealed, so that the reliability is significantly reduced. There is a problem of doing.

【0005】更に、両者のいずれも、複数個の半導体装
置や半導体素子が密着或いは密着に近い状態で積層され
ているため、それぞれで発生される熱が互いに影響を及
ぼしあって過熱状態となり易く、放熱の点での問題があ
る。本発明の目的は、高密度実装を可能とする一方で、
その実装を容易に行うことができ、かつ放熱効果の高い
半導体装置の実装構造を提供することにある。
Further, in both cases, since a plurality of semiconductor devices and semiconductor elements are stacked in close contact or close to close contact, the heat generated in each of them affects each other and is likely to be overheated. There is a problem with heat dissipation. While the object of the present invention is to enable high-density mounting,
An object of the present invention is to provide a mounting structure of a semiconductor device that can be easily mounted and has a high heat dissipation effect.

【0006】[0006]

【課題を解決するための手段】本発明の実装構造は、回
路基板上に積層状態で実装される複数の半導体装置は偏
平なパッケージを有し、このパッケージの一側から複数
のリード端子を突出させるとともにパッケージの下面に
は突起を一体的に設けており、この突起は前記リード端
子が回路基板に接続実装されたときに、パッケージが回
路基板に対して平行となるようにパッケージの下面と回
路基板の上面との間、または自身のパッケージの下面と
自身よりも下側に存在する半導体装置のパッケージの上
面との間の間隔寸法に等しい高さ寸法に形成する。 例え
ば、第1半導体装置と第2半導体装置とが積層状態に回
路基板に実装され、下側の第1半導体装置はその一側部
から突出された複数のリード端子が回路基板に接続実装
されたときに、パッケージが回路基板に対して平行とな
るようにパッケージ下面にはパッケージの下面と回路基
板の上面との間の間隔寸法に等しい高さ寸法の突起が一
体的に設けられ、上側の第2半導体装置は第1半導体装
置とは反対側の一側部から突出された複数のリード端子
が回路基板に接続実装されたときに、パッケージが回路
基板に対して平行となるようにパッケージ下面にはこの
パッケージの下面と第1の半導体装置のパッケージの上
面との間の間隔寸法に等しい高さ寸法の突起が一体的に
設けられる。また、第2半導体装置のパッケージは、そ
の他側部が第1半導体装置のリード端子の上方に張り出
すようにしてもよい。
According to the mounting structure of the present invention, a plurality of semiconductor devices mounted in a stacked state on a circuit board has a flat package, and a plurality of lead terminals are projected from one side of the package. are provided integrally protruding on the lower surface of the package together to, this projection is the lead end
When the child is connected and mounted on the circuit board, the package turns
Rotate the bottom surface of the package so that it is parallel to the circuit board.
Between the top surface of the road board or the bottom surface of its own package
Above the semiconductor device package that is below itself
The height dimension is equal to the space dimension between the surfaces. example
For example, the first semiconductor device and the second semiconductor device are stacked.
The first semiconductor device on the lower side is mounted on the road substrate
Mounted by connecting multiple lead terminals protruding from the circuit board
The package is not parallel to the circuit board when
The bottom surface of the package and the circuit board
One protrusion with a height equal to the distance between the top of the plate and
And the second semiconductor device on the upper side is the first semiconductor device.
Multiple lead terminals protruding from one side opposite the mounting
Is connected and mounted on the circuit board, the package
Make sure that the lower surface of the package is parallel to the board.
The lower surface of the package and the upper surface of the first semiconductor device package
A protrusion with a height equal to the distance between the surfaces
It is provided. Further, the other side portion of the package of the second semiconductor device may project above the lead terminal of the first semiconductor device.

【0007】[0007]

【作用】複数の半導体装置を積層することで、実装密度
を高めることができる一方で、積層される複数の半導体
装置はそれぞれ独立して回路基板に実装できるため、従
来の表面実装タイプの半導体装置と全く同じ工程での実
装が可能となる。また、パッケージに一体に設けた突起
により、各半導体装置を回路基板に対して平行状態で実
装できるとともに、回路基板や下側の半導体装置との間
に間隔を確保することができ、この間隔を利用して各半
導体装置の放熱効果を高めることが可能となる。
By stacking a plurality of semiconductor devices, the mounting density can be increased, while a plurality of stacked semiconductor devices can be independently mounted on the circuit board. Therefore, the conventional surface mount type semiconductor device can be mounted. It is possible to mount in exactly the same process as. Also, the semiconductor device can be mounted in parallel with the circuit board by the protrusions provided integrally with the package, and a space can be secured between the circuit board and the lower semiconductor device. By utilizing this, it becomes possible to enhance the heat dissipation effect of each semiconductor device.

【0008】[0008]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の実施例1の半導体装置の斜視図、図
2はその部分分解斜視図である。これらの図において、
第1半導体装置10は偏平な矩形のパッケージ11の一
側から複数本のリード端子12が直列状態に突出されて
おり、各リード端子12はクランク状に曲げ形成されて
いる。また、第1半導体装置10のパッケージ11の下
面には、複数個、ここでは2個の突起13を一体的に形
成している。これらの突起13は、その下面が前記リー
ド端子12の先端部12aの下面と略同一平面に位置さ
れるように構成される。
Next, the present invention will be described with reference to the drawings. 1 is a perspective view of a semiconductor device according to a first embodiment of the present invention, and FIG. 2 is a partially exploded perspective view thereof. In these figures,
In the first semiconductor device 10, a plurality of lead terminals 12 are projected in series from one side of the flat rectangular package 11, and each lead terminal 12 is bent and formed in a crank shape. Further, a plurality of, here, two protrusions 13 are integrally formed on the lower surface of the package 11 of the first semiconductor device 10. These projections 13 are configured such that the lower surface thereof is located substantially flush with the lower surface of the tip portion 12a of the lead terminal 12.

【0009】また、第2半導体装置20も同様に構成さ
れており、第2半導体装置20のパッケージ21の一側
から複数本のリード端子22が直列状態に突出されてク
ランク状に曲げ形成され、かつそのパッケージ21の下
面には2個の突起23が一体に形成されている。但し、
この第2半導体装置20においては、前記リード端子2
2はその曲げ中間部分の長さが十分に長く形成されてい
る。具体的には、第2半導体装置20のパッケージ21
の下面に設けた突起23の下面からリード端子22の先
端部22aの下面までの高さ寸法が前記第1半導体装置
10の高さ寸法と略等しくなるように形成されている。
The second semiconductor device 20 is also constructed in the same manner, and a plurality of lead terminals 22 are projected in series from one side of the package 21 of the second semiconductor device 20 and bent in a crank shape. Moreover, two protrusions 23 are integrally formed on the lower surface of the package 21. However,
In the second semiconductor device 20, the lead terminal 2
2 is formed so that the length of its bending middle portion is sufficiently long. Specifically, the package 21 of the second semiconductor device 20
The height dimension from the lower surface of the protrusion 23 provided on the lower surface of the first semiconductor device 10 to the lower surface of the tip portion 22a of the lead terminal 22 is substantially equal to the height dimension of the first semiconductor device 10.

【0010】これら第1及び第2半導体装置の実装に際
しては、第1半導体装置10は回路基板1の表面に水平
状態に搭載され、前記各リード端子12の先端部を回路
基板1に設けた導電パターン2に半田付け等により接続
されている。このとき、パッケージ10の下面に設けた
突起13が回路基板1の表面に当接され、かつリード端
子12の先端部12aの下面がこれと同一高さ位置にあ
るため、第1半導体装置10は前記回路基板1上に水平
状態に搭載される。
When the first and second semiconductor devices are mounted, the first semiconductor device 10 is mounted horizontally on the surface of the circuit board 1 and the tip ends of the lead terminals 12 are provided on the circuit board 1. It is connected to the pattern 2 by soldering or the like. At this time, since the protrusion 13 provided on the lower surface of the package 10 is brought into contact with the surface of the circuit board 1 and the lower surface of the tip portion 12a of the lead terminal 12 is at the same height position as this, the first semiconductor device 10 is It is mounted horizontally on the circuit board 1.

【0011】その上で、第2半導体装置20を第1半導
体装置10の上に載置し、リード端子22を回路基板1
の導電パターン3に半田付けする。このとき、突起23
が第1半導体装置10のパッケージ11の上面に当接さ
れ、かつリード端子22はその中間部の長さを前記した
長さに設定しているため、第2半導体装置20は水平な
状態、換言すれば第1半導体装置10と平行な状態で回
路基板に搭載される。この場合、前記各導電パターン
2,3の接続部分にはスクリーン印刷等により半田ペー
ストが所定の厚さで塗布しておき、赤外線リフロー等の
加熱装置で半田を溶融してその上に載置されたリード端
子12,22を接続する方法を採用すれば、第1半導体
装置10と第2半導体装置20とを同時に回路基板に実
装することが可能となる。
Then, the second semiconductor device 20 is placed on the first semiconductor device 10, and the lead terminals 22 are attached to the circuit board 1.
Solder to the conductive pattern 3. At this time, the protrusion 23
Is abutted on the upper surface of the package 11 of the first semiconductor device 10 and the lead terminal 22 sets the length of the intermediate portion to the length described above, so that the second semiconductor device 20 is in a horizontal state, in other words, Then, it is mounted on the circuit board in parallel with the first semiconductor device 10. In this case, a solder paste having a predetermined thickness is applied to the connection portion of each of the conductive patterns 2 and 3 by screen printing or the like, and the solder is melted by a heating device such as infrared reflow and placed on it. If the method of connecting the lead terminals 12 and 22 is adopted, the first semiconductor device 10 and the second semiconductor device 20 can be simultaneously mounted on the circuit board.

【0012】したがって、この実装構造によれば、第1
及び第2半導体装置10,20はそれぞれ偏平なパッケ
ージ11,21を水平方向に向けて回路基板1に実装し
ているため、両半導体装置を積層状態としても高さ方向
の寸法を小さくすることができ、高さ方向の制限を受け
ることがない高密度の実装が可能となる。因みに、この
実施例では実装密度を2倍にすることができるのは言う
までもない。また、第1及び第2半導体装置を積層して
いても、第1半導体装置10のパッケージ11と回路基
板1との間、及び第1半導体装置10と第2半導体装置
20の各パッケージ11,21の間にはそれぞれ突起1
3,23により所要の間隔が確保されているため、各半
導体装置で発生される熱をこれらの間隔を通して放熱で
き、冷却効果を得ることができる。更に、回路基板1へ
の実装に際しては、従来の表面実装型半導体装置用の自
動実装機をそのまま利用して行うことが可能であるた
め、実装コストも安くかつ半田接合部の信頼性も高い。
なお、第1及び第2半導体装置10,20はそれぞれが
樹脂封止された半導体装置として構成されているため、
耐湿性等の信頼性も高い。
Therefore, according to this mounting structure, the first
Since the flat packages 11 and 21 of the second semiconductor devices 10 and 20 are mounted on the circuit board 1 in the horizontal direction, respectively, the size in the height direction can be reduced even when both semiconductor devices are stacked. This enables high-density mounting without being restricted in the height direction. Incidentally, it goes without saying that the packaging density can be doubled in this embodiment. Even when the first and second semiconductor devices are stacked, the packages 11 and 21 between the package 11 of the first semiconductor device 10 and the circuit board 1 and between the packages 11 and 21 of the first semiconductor device 10 and the second semiconductor device 20. Between each one is a protrusion 1
Since the required intervals are secured by 3, 23, the heat generated in each semiconductor device can be radiated through these intervals, and a cooling effect can be obtained. Further, when mounting on the circuit board 1, it is possible to use the conventional automatic mounting machine for the surface mounting type semiconductor device as it is, so that the mounting cost is low and the reliability of the solder joint is high.
Since the first and second semiconductor devices 10 and 20 are each configured as a resin-sealed semiconductor device,
High reliability such as moisture resistance.

【0013】図3は本発明の実施例2の半導体装置の斜
視図である。この実施例でも第1及び第2の2つの半導
体装置を積層した例を示しており、実施例1の各部と同
一部分には同一符号を付してある。この実施例では、第
1半導体装置10の上側に積層状態で実装する第2半導
体装置20のパッケージ21が第1半導体装置10のパ
ッケージ11の幅寸法よりも大きな場合を示しており、
この場合第2半導体装置20のパッケージ21の他側部
分21aが第1半導体装置10のリード端子12の上に
張り出されるように配置している。
FIG. 3 is a perspective view of a semiconductor device according to a second embodiment of the present invention. This embodiment also shows an example in which the first and second semiconductor devices are laminated, and the same parts as those of the first embodiment are designated by the same reference numerals. In this embodiment, the package 21 of the second semiconductor device 20 mounted in a stacked state on the upper side of the first semiconductor device 10 is larger than the width dimension of the package 11 of the first semiconductor device 10,
In this case, the other side portion 21a of the package 21 of the second semiconductor device 20 is arranged so as to project above the lead terminals 12 of the first semiconductor device 10.

【0014】なお、第1及び第2半導体装置の各パッケ
ージ11,21の下面に突起13,23を一体に設け、
この突起13,23で回路基板1との間や第1半導体装
置10の間にそれぞれ間隔を確保して放熱効果を得るこ
とができるのは言うまでもない。この実施例2において
は、第2半導体装置20のパッケージ21の幅寸法が実
施例1の場合よりも大きい場合でも、実装面積を実施例
1と略同じにすることができる。
Incidentally, the projections 13 and 23 are integrally provided on the lower surfaces of the packages 11 and 21 of the first and second semiconductor devices, respectively.
It goes without saying that the projections 13 and 23 can secure a space between the circuit board 1 and the first semiconductor device 10 to obtain a heat dissipation effect. In the second embodiment, even if the width dimension of the package 21 of the second semiconductor device 20 is larger than that in the first embodiment, the mounting area can be made substantially the same as that of the first embodiment.

【0015】ここで、前記実施例1及び2では、2個の
半導体装置を積層した例を示しているが、3個以上の半
導体装置を積層する場合でも同様に適用することが可能
である。また、突起はパッケージと別体に構成したもの
を、接着剤や接着テープ等によりパッケージに取着する
構成としてもよい。この場合には、リード端子の高さ寸
法や、第1半導体装置の高さ寸法等が異なる場合でも、
任意の高さ寸法の突起を選択して使用することで、半導
体装置を回路基板に対して常に平行状態に実装すること
が可能となる。
Here, in the first and second embodiments, an example in which two semiconductor devices are stacked is shown, but the same can be applied to the case where three or more semiconductor devices are stacked. Further, the protrusion may be formed separately from the package and attached to the package with an adhesive or an adhesive tape. In this case, even if the height dimension of the lead terminal and the height dimension of the first semiconductor device are different,
By selecting and using the protrusion having an arbitrary height dimension, it becomes possible to mount the semiconductor device always in parallel with the circuit board.

【0016】[0016]

【発明の効果】以上説明したように本発明は、積層状態
で実装する複数の半導体装置は偏平なパッケージの一側
から複数のリード端子を突出させるとともにパッケージ
の下面には突起を一体的に設け、この突起を利用して自
身のパッケージが回路基板に対して平行を保って積層状
態での実装を行っているので、高さ方向の制限を受ける
ことなく半導体装置の実装密度を高めることができると
共に、積層される複数の半導体装置をそれぞれ独立して
回路基板に実装でき、従来用いられている自動搭載機で
の実装が可能となる。また、各半導体装置はそれぞれ樹
脂封止されているため、各半導体装置の耐湿性等の信頼
性が低下されることがないのは勿論である。また、パッ
ケージに一体に設けた突起により、回路基板や下側の半
導体装置との間に間隔を確保することができ、この間隔
を利用して各半導体装置の放熱効果を高めることが可能
となる。突起をパッケージと一体成形することで、部品
点数が増大することなく、別体に形成することで任意の
高さ寸法の設定が可能となる。更に、第1半導体装置は
その突起が回路基板の表面に当接された状態でそのリー
ド端子を回路基板に接続し、第2半導体装置はその突起
が第2半導体装置のパッケージの上面に当接された状態
でそのリード端子を第1半導体装置のリード端子の反対
側において回路基板に接続することで、1個の半導体装
置の実装面積で第1及び第2半導体装置を実装でき、実
装密度を高めると共に、回路基板と第1半導体装置との
間、第1半導体装置と第2半導体装置の間にそれぞれ間
隔を確保して放熱効果を高めることができる。この場
合、第2半導体装置のパッケージが第1半導体装置より
も大きな場合でも、その他側部を第1半導体装置のリー
ド端子の上方に張り出すことで、実装面積を増大するこ
となく高密度実装が可能となる。
As described above, according to the present invention, in a plurality of semiconductor devices mounted in a stacked state, a plurality of lead terminals are projected from one side of a flat package and projections are integrally provided on the lower surface of the package. , The mounting of the semiconductor device is carried out in a stacked state by using the protrusions while keeping its package parallel to the circuit board, so that the mounting density of the semiconductor device can be increased without being restricted in the height direction. At the same time, a plurality of stacked semiconductor devices can be independently mounted on the circuit board, and can be mounted by a conventional automatic mounting machine. Further, since each semiconductor device is resin-sealed, it goes without saying that the reliability such as the moisture resistance of each semiconductor device is not deteriorated. Further, the protrusions provided integrally with the package can secure a space between the circuit board and the lower semiconductor device, and by utilizing this space, the heat dissipation effect of each semiconductor device can be enhanced. . By forming the protrusion integrally with the package, it is possible to set an arbitrary height dimension by forming the protrusion separately without increasing the number of parts. Further, the first semiconductor device connects its lead terminal to the circuit board in a state where the protrusion is in contact with the surface of the circuit board, and the second semiconductor device has the protrusion in contact with the upper surface of the package of the second semiconductor device. By connecting the lead terminal to the circuit board on the side opposite to the lead terminal of the first semiconductor device in the assembled state, the first and second semiconductor devices can be mounted with the mounting area of one semiconductor device, and the mounting density can be increased. In addition to increasing the distance, it is possible to secure a space between the circuit board and the first semiconductor device and a space between the first semiconductor device and the second semiconductor device to enhance the heat dissipation effect. In this case, even if the package of the second semiconductor device is larger than the first semiconductor device, the other side portion is projected above the lead terminal of the first semiconductor device, so that high-density mounting can be performed without increasing the mounting area. It will be possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1の全体構造を示す斜視図であ
る。
FIG. 1 is a perspective view showing the overall structure of a first embodiment of the present invention.

【図2】実施例1の部分分解斜視図である。FIG. 2 is a partially exploded perspective view of the first embodiment.

【図3】本発明の実施例2の全体構造を示す斜視図であ
る。
FIG. 3 is a perspective view showing the overall structure of a second embodiment of the present invention.

【図4】従来の実装構造の一例を示す斜視図である。FIG. 4 is a perspective view showing an example of a conventional mounting structure.

【図5】従来の積層構造の実装構造の一例を示す斜視図
である。
FIG. 5 is a perspective view showing an example of a mounting structure of a conventional laminated structure.

【図6】従来の積層構造の実装楮をの他の例を示す側面
図である。
FIG. 6 is a side view showing another example of a conventional mounting board having a laminated structure.

【符号の説明】[Explanation of symbols]

1 回路基板 2,3 導電パターン 10 第1半導体装置 11 パッケージ 12 リード端子 13 突起 20 第2半導体装置 21 パッケージ 22 リード端子 23 突起 DESCRIPTION OF SYMBOLS 1 Circuit board 2, 3 Conductive pattern 10 First semiconductor device 11 Package 12 Lead terminal 13 Protrusion 20 Second semiconductor device 21 Package 22 Lead terminal 23 Protrusion

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の半導体装置を積層した状態で回路
基板に実装する実装構造において、各半導体装置は偏平
なパッケージを有し、このパッケージの一側から複数の
リード端子を突出させるとともにパッケージの下面には
突起を一体的に設け、この突起は前記リード端子が回路
基板に接続実装されたときに、パッケージが回路基板に
対して平行となるようにパッケージの下面と回路基板の
上面との間、または自身のパッケージの下面と自身より
も下側に存在する半導体装置のパッケージの上面との間
の間隔寸法に等しい高さ寸法に形成したことを特徴とす
る半導体装置の実装構造。
1. In a mounting structure for mounting a plurality of semiconductor devices on a circuit board in a stacked state, each semiconductor device has a flat package, and a plurality of lead terminals are projected from one side of the package and A protrusion is integrally provided on the lower surface, and the lead terminal is a circuit
When connected and mounted on a board, the package is mounted on the circuit board.
Of the bottom surface of the package and the circuit board so that they are parallel to each other.
Between the top surface or the bottom surface of your package and
Between the upper surface of the semiconductor device package and the upper surface of the package
A mounting structure of a semiconductor device, wherein the mounting structure is formed to have a height dimension equal to the space dimension of .
【請求項2】 第1半導体装置と第2半導体装置とが積
層状態に回路基板に実装され、下側の第1半導体装置は
その一側部から突出された複数のリード端子が回路基板
に接続実装されたときに、パッケージが回路基板に対し
て平行となるようにパッケージ下面にはパッケージの下
面と回路基板の上面との間の間隔寸法に等しい高さ寸法
の突起が一体的に設けられ、上側の第2半導体装置は第
1半導体装置とは反対側の一側部から突出された複数の
リード端子が回路基板に接続実装されたときに、パッケ
ージが回路基板に対して平行となるようにパッケージ下
面にはこのパッケージの下面と第1の半導体装置のパッ
ケージの上面との間の間隔寸法に等しい高さ寸法の突起
が一体的に設けられていることを特徴とする半導体装置
の実装構造。
2. A first semiconductor device and a second semiconductor device are stacked.
The lower first semiconductor device mounted on the circuit board in layers
A plurality of lead terminals protruding from one side of the circuit board
When mounted on the circuit board,
The bottom of the package so that they are parallel to each other.
Height dimension equal to the spacing dimension between the surface and the top surface of the circuit board
Is integrally provided, and the second semiconductor device on the upper side is
1 a plurality of semiconductor devices protruding from one side opposite to the semiconductor device
When the lead terminals are connected and mounted on the circuit board, the package
Under the package so that the package is parallel to the circuit board.
The lower surface of this package and the package of the first semiconductor device are on the surface.
A protrusion whose height is equal to the distance from the top of the cage
A mounting structure for a semiconductor device, wherein:
【請求項3】 第2半導体装置のパッケージは、その他
側部が第1半導体装置のリード端子の上方に張り出して
なる請求項2の半導体装置の実装構造。
3. The semiconductor device packaging structure according to claim 2 , wherein the second semiconductor device package has the other side portion protruding above the lead terminal of the first semiconductor device.
JP5230785A 1993-08-25 1993-08-25 Semiconductor device mounting structure Expired - Lifetime JP2550879B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5230785A JP2550879B2 (en) 1993-08-25 1993-08-25 Semiconductor device mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5230785A JP2550879B2 (en) 1993-08-25 1993-08-25 Semiconductor device mounting structure

Publications (2)

Publication Number Publication Date
JPH0766364A JPH0766364A (en) 1995-03-10
JP2550879B2 true JP2550879B2 (en) 1996-11-06

Family

ID=16913237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230785A Expired - Lifetime JP2550879B2 (en) 1993-08-25 1993-08-25 Semiconductor device mounting structure

Country Status (1)

Country Link
JP (1) JP2550879B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127258U (en) * 1984-07-18 1986-02-18 日本電気株式会社 semiconductor equipment
JPS6345006U (en) * 1986-09-11 1988-03-26

Also Published As

Publication number Publication date
JPH0766364A (en) 1995-03-10

Similar Documents

Publication Publication Date Title
US6323060B1 (en) Stackable flex circuit IC package and method of making same
KR20010078712A (en) Chip stack and method of making same
JP2747634B2 (en) Surface mount type diode
JP2004235606A (en) Electronic module having canopy-type carriers
JP2001196526A (en) Multi-bare chip mounted body, multichip package, semiconductor device and electronic unit
JP2550879B2 (en) Semiconductor device mounting structure
JPH06177501A (en) Memory module
JPH07336030A (en) Solder land structure for printed circuit board
JP2570336B2 (en) Hybrid integrated circuit device
JPH05343610A (en) Hybrid integrated circuit device
KR20080020137A (en) Stack package having a reverse pyramidal shape
JP2782640B2 (en) Internal connection structure of semiconductor device
JP2805471B2 (en) Manufacturing method of surface mount type diode
KR100373149B1 (en) Semiconductor package
JPH0631723Y2 (en) Semiconductor device
JPH08222692A (en) Composite semiconductor device, mounted structure and mounting method thereof
JPH10150065A (en) Chip-size package
JP2766401B2 (en) Surface mount type semiconductor device
JPS635248Y2 (en)
JPH0837279A (en) Semiconductor device
JPH0710517Y2 (en) Hybrid integrated circuit
US5380952A (en) Integrated circuit package with stabilizer bar
JPH09321218A (en) Semiconductor device and its manufacture
JPH01100957A (en) Hybrid ic
JPH0612622Y2 (en) External connection terminal composed of lead chip and hybrid integrated circuit device having the external connection terminal