JP2548984B2 - スイツチング電源装置 - Google Patents
スイツチング電源装置Info
- Publication number
- JP2548984B2 JP2548984B2 JP1135679A JP13567989A JP2548984B2 JP 2548984 B2 JP2548984 B2 JP 2548984B2 JP 1135679 A JP1135679 A JP 1135679A JP 13567989 A JP13567989 A JP 13567989A JP 2548984 B2 JP2548984 B2 JP 2548984B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transformer
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイツチング素子のスイツチングにより直
流を交流に変換したのち、整流回路により再び直流に変
換して負荷に供給するスイツチング電源装置に関する。
流を交流に変換したのち、整流回路により再び直流に変
換して負荷に供給するスイツチング電源装置に関する。
従来この種スイツチング電源装置は、例えば第４図に
示すように構成されている。
示すように構成されている。
同図において、（１）は交流電源、（２）は電源
（１）に接続され電源（１）の出力を整流するダイオー
ドブリツジ回路からなる入力側整流回路、（３），
（４）は整流回路（２）の正，負出力端子間に直列に設
けられた力率改善用リアクトル及び平滑用電解コンデン
サ、（５）は１次側,2次側コイル（5a），（5b）からな
るフライバツクトランス、（６）はＮ形チヤンネルFET
であり、１次側コイル（5a）とFET（６）との直列回路
がコンデンサ（４）に並列に設けられ、高周波スイツチ
ングする。
（１）に接続され電源（１）の出力を整流するダイオー
ドブリツジ回路からなる入力側整流回路、（３），
（４）は整流回路（２）の正，負出力端子間に直列に設
けられた力率改善用リアクトル及び平滑用電解コンデン
サ、（５）は１次側,2次側コイル（5a），（5b）からな
るフライバツクトランス、（６）はＮ形チヤンネルFET
であり、１次側コイル（5a）とFET（６）との直列回路
がコンデンサ（４）に並列に設けられ、高周波スイツチ
ングする。
（７），（８）は１次側コイル（5a）の両端間に直列
に設けられたスナバダイオード及びスナバコンデンサ、
（９）はスナバコンデンサ（８）に並列に接続されたス
ナバ抵抗、（10）はアノードが２次側コイル（5b）の一
端に接続された出力側整流ダイオード、（11）はダイオ
ード（10）のカソードと２次側コイル（5b）の他端の間
に設けられた平滑コンデンサ、（12）は負荷としての蓄
電池であり、コンデンサ（11）に並列に接続されてい
る。
に設けられたスナバダイオード及びスナバコンデンサ、
（９）はスナバコンデンサ（８）に並列に接続されたス
ナバ抵抗、（10）はアノードが２次側コイル（5b）の一
端に接続された出力側整流ダイオード、（11）はダイオ
ード（10）のカソードと２次側コイル（5b）の他端の間
に設けられた平滑コンデンサ、（12）は負荷としての蓄
電池であり、コンデンサ（11）に並列に接続されてい
る。
（13）は蓄電池（12）と２次側コイル（5b）の他端と
の間の通電路に設けられ負荷電流を検出する電流検出器
としてのシヤント、（14）はシヤント（13）による検出
負荷電流と図外の電流基準電源の基準電流との誤差を増
幅して出力する誤差増幅器、（15）は負荷電圧としての
コンデンサ（11）の両端電圧と図外の電圧基準電源の基
準電圧との誤差を増幅して出力する誤差増幅器、（16）
はPWMドライブ回路であり、両誤差増幅器（14），（1
5）の出力に基づき、負荷電流及び負荷電圧が基準電流
及び基準電圧にそれぞれ等しくなるように、FET（６）
のゲートへのPWMゲートパルスのパルス幅を制御し、FET
（６）のスイツチングを制御する。
の間の通電路に設けられ負荷電流を検出する電流検出器
としてのシヤント、（14）はシヤント（13）による検出
負荷電流と図外の電流基準電源の基準電流との誤差を増
幅して出力する誤差増幅器、（15）は負荷電圧としての
コンデンサ（11）の両端電圧と図外の電圧基準電源の基
準電圧との誤差を増幅して出力する誤差増幅器、（16）
はPWMドライブ回路であり、両誤差増幅器（14），（1
5）の出力に基づき、負荷電流及び負荷電圧が基準電流
及び基準電圧にそれぞれ等しくなるように、FET（６）
のゲートへのPWMゲートパルスのパルス幅を制御し、FET
（６）のスイツチングを制御する。
そして、FET（６）のオンにより、整流回路（２）の
出力がリアクトル（３）及びコンデンサ（４）により平
滑され、１次側コイル（5a）,FET（６）に電流が流れ、
トランス（５）に励磁エネルギが蓄積される。
出力がリアクトル（３）及びコンデンサ（４）により平
滑され、１次側コイル（5a）,FET（６）に電流が流れ、
トランス（５）に励磁エネルギが蓄積される。
つぎに、FET（６）のオフにより、トランス（５）の
蓄積エネルギによる電圧が２次側コイル（5b）に生じ、
２次側コイル（5b）の出力がダイオード（10），コンデ
ンサ（11）により整流，平滑され、負荷（12）に供給さ
れる。
蓄積エネルギによる電圧が２次側コイル（5b）に生じ、
２次側コイル（5b）の出力がダイオード（10），コンデ
ンサ（11）により整流，平滑され、負荷（12）に供給さ
れる。
一方、FET（６）のオフにより、トランス（５）のリ
ーケージインダクタンスに蓄えられたエネルギがダイオ
ード（７）を通してコンデンサ（８）に蓄積され、抵抗
（９）によりコンデンサ（８）の充電エネルギが消費さ
れる。
ーケージインダクタンスに蓄えられたエネルギがダイオ
ード（７）を通してコンデンサ（８）に蓄積され、抵抗
（９）によりコンデンサ（８）の充電エネルギが消費さ
れる。
このとき、FET（６）のドレイン電圧は電源電圧とト
ランス（５）のフライバツク電圧との和になり、かなり
高耐圧のものが必要になる。
ランス（５）のフライバツク電圧との和になり、かなり
高耐圧のものが必要になる。
そして、誤差増幅器（14），（15）及びPWMドライブ
回路（16）によつて、FET（６）がスイツチング制御さ
れ、負荷電流及び負荷電圧がそれぞれ一定に制御され
る。
回路（16）によつて、FET（６）がスイツチング制御さ
れ、負荷電流及び負荷電圧がそれぞれ一定に制御され
る。
このとき、リアクトル（３）は電流位相を遅らせて波
形を改善する機能を有し、第５図（ａ）に示すような電
源（１）の正弦波の入力電圧波形に対し、リアクトル
（３）がないときの電源（１）側の入力電流波形は同図
（ｂ）に示すようにパルス状になり、リアクトル（３）
を設けることにより、入力電流波形は同図（ｃ）に示す
ように正弦波に近く改善され、力率改善がなされてい
る。
形を改善する機能を有し、第５図（ａ）に示すような電
源（１）の正弦波の入力電圧波形に対し、リアクトル
（３）がないときの電源（１）側の入力電流波形は同図
（ｂ）に示すようにパルス状になり、リアクトル（３）
を設けることにより、入力電流波形は同図（ｃ）に示す
ように正弦波に近く改善され、力率改善がなされてい
る。
従来の場合、力率改善のためにリアクトル（３）が必
要になり、装置の大型化及び重量化を招き、力率もせい
ぜい80％程度にしか改善されないという問題点がある。
要になり、装置の大型化及び重量化を招き、力率もせい
ぜい80％程度にしか改善されないという問題点がある。
また、トランス（５）のリーケージインダクタンスの
エネルギが抵抗（９）によつて消費されるため、効率の
低下を招くという問題点もある。
エネルギが抵抗（９）によつて消費されるため、効率の
低下を招くという問題点もある。
さらに、前記したようにFET（６）に高耐圧のものが
必要になり、FET（６）の導通損失が大きく、効率低下
の要因となつている。
必要になり、FET（６）の導通損失が大きく、効率低下
の要因となつている。
本発明は、前記の点に留意してなされ、装置の小型化
及び軽量化を図ると共に、力率及び効率の大幅な改善を
図ることを目的とする。
及び軽量化を図ると共に、力率及び効率の大幅な改善を
図ることを目的とする。
前記目的を達成するために、本発明では、 交流電源の出力を整流する入力側整流回路と、 前記整流回路の正，負出力端子間に設けられた高周波
フイルタコンデンサと、 前記コンデンサに並列に設けられたフライバツクトラ
ンスの１次側コイル及び２個のスイツチング素子の直列
回路と、 前記トランスの蓄積エネルギを前記電源に回生するフ
ライホイルダイオードと、 前記トランスの２次側コイルの出力を整流して負荷に
供給する出力側整流回路と、 前記負荷を流れる負荷電流と基準電流との誤差を増幅
して電流誤差信号を出力する電流誤差増幅器と、 前記負荷に加わる負荷電圧と基準電圧との誤差を増幅
して電圧誤差信号を出力する電圧誤差増幅器と、 前記交流電源の出力電圧を検出して正弦波信号を出力
する交流電圧検出器と、 前記電流又は電圧誤差信号に前記正弦波信号を乗算し
て正弦波変調信号を出力する乗算器と、 前記１次側コイルを流れる高周波パルス電流を検出す
る変流器と、 前記正弦波変調信号と前記変流器の出力信号とを比較
して比較信号を出力する比較器と、 前記比較信号に基き前記高周波パルス電流のピーク値
の包絡線が正弦波になるように前記両スイツチング素子
への制御パルスのパルス幅を制御するPWMドライブ回路
と を備えている。
フイルタコンデンサと、 前記コンデンサに並列に設けられたフライバツクトラ
ンスの１次側コイル及び２個のスイツチング素子の直列
回路と、 前記トランスの蓄積エネルギを前記電源に回生するフ
ライホイルダイオードと、 前記トランスの２次側コイルの出力を整流して負荷に
供給する出力側整流回路と、 前記負荷を流れる負荷電流と基準電流との誤差を増幅
して電流誤差信号を出力する電流誤差増幅器と、 前記負荷に加わる負荷電圧と基準電圧との誤差を増幅
して電圧誤差信号を出力する電圧誤差増幅器と、 前記交流電源の出力電圧を検出して正弦波信号を出力
する交流電圧検出器と、 前記電流又は電圧誤差信号に前記正弦波信号を乗算し
て正弦波変調信号を出力する乗算器と、 前記１次側コイルを流れる高周波パルス電流を検出す
る変流器と、 前記正弦波変調信号と前記変流器の出力信号とを比較
して比較信号を出力する比較器と、 前記比較信号に基き前記高周波パルス電流のピーク値
の包絡線が正弦波になるように前記両スイツチング素子
への制御パルスのパルス幅を制御するPWMドライブ回路
と を備えている。
また、高周波フイルタコンデンサの両端に、フライバ
ツクトランスの１次側コイル及び２個のスイツチング素
子の直列回路を逆流阻止ダイオードを介して接続し、前
記直列回路に並列にエネルギ回生コンデンサを設けても
よい。
ツクトランスの１次側コイル及び２個のスイツチング素
子の直列回路を逆流阻止ダイオードを介して接続し、前
記直列回路に並列にエネルギ回生コンデンサを設けても
よい。
以上のような構成において、フライバツクトランスの
１次側コイルを流れる高周波パルス電流の包絡線が正弦
波に制御されるため、入力電流波形は従来のリアクトル
方式に比べてより正弦波に近くなり、しかも高周波フイ
ルタコンデンサがトランスのフライバツク電圧を吸収で
きる程度の小容量でよいため、電流位相のずれが小さく
なり、従来に比べて力率が大幅に改善される。
１次側コイルを流れる高周波パルス電流の包絡線が正弦
波に制御されるため、入力電流波形は従来のリアクトル
方式に比べてより正弦波に近くなり、しかも高周波フイ
ルタコンデンサがトランスのフライバツク電圧を吸収で
きる程度の小容量でよいため、電流位相のずれが小さく
なり、従来に比べて力率が大幅に改善される。
また、従来のような大型のリアクトルが不要になり、
装置の小型化，軽量化が図れる。
装置の小型化，軽量化が図れる。
さらに、フライホイルダイオードによつてトランスの
リーケージインダクタンスの蓄積エネルギをスイツチン
グ素子のオフ時に電源側に回生できるため、抵抗により
消費する場合のようにエネルギの損失が防止され、しか
も２個のスイツチング素子の使用により、各素子として
低耐圧，低オン抵抗のものでよいため、従来に比べ導通
損失が低減され、効率の向上が図れる。
リーケージインダクタンスの蓄積エネルギをスイツチン
グ素子のオフ時に電源側に回生できるため、抵抗により
消費する場合のようにエネルギの損失が防止され、しか
も２個のスイツチング素子の使用により、各素子として
低耐圧，低オン抵抗のものでよいため、従来に比べ導通
損失が低減され、効率の向上が図れる。
また、逆流阻止ダイオード及びエネルギ回生コンデン
サを設けたため、フライバツクトランスの１次側電圧が
２次側へのエネルギ伝達条件を満足しない領域におい
て、トランスのリーケージインダクタンスに蓄えられた
エネルギの回生が逆流阻止ダイオードにより阻止される
と同時に、このエネルギが回生コンデンサに蓄積され、
回生コンデンサの充電によつてトランスのフライバツク
電圧が確保され、トランスの２次側にエネルギ伝達が行
われ、入力電流波形がいつそう正弦波に近く改善され
る。
サを設けたため、フライバツクトランスの１次側電圧が
２次側へのエネルギ伝達条件を満足しない領域におい
て、トランスのリーケージインダクタンスに蓄えられた
エネルギの回生が逆流阻止ダイオードにより阻止される
と同時に、このエネルギが回生コンデンサに蓄積され、
回生コンデンサの充電によつてトランスのフライバツク
電圧が確保され、トランスの２次側にエネルギ伝達が行
われ、入力電流波形がいつそう正弦波に近く改善され
る。
実施例について第１図ないし第３図を参照して説明す
る。
る。
（実施例１） まず、実施例１について第１図及び第２図を参照して
説明する。
説明する。
第１図において、（17）は整流回路（２）の正，負出
力端子間に設けられた小容量の高周波フイルタコンデン
サ、（18）は１次側コイル（18a）及び２次側第1,第２
コイル（18b），（18c）からなるフライバツクトラン
ス、（19），（20）はスイツチング素子であるＮ形チヤ
ンネルの第1,第2FETであり、第1FET（19）,1次側コイル
（18a），第2FET（20）の直列回路（21）がコンデンサ
（17）に並列に設けられ、高周波スイツチングする。
力端子間に設けられた小容量の高周波フイルタコンデン
サ、（18）は１次側コイル（18a）及び２次側第1,第２
コイル（18b），（18c）からなるフライバツクトラン
ス、（19），（20）はスイツチング素子であるＮ形チヤ
ンネルの第1,第2FETであり、第1FET（19）,1次側コイル
（18a），第2FET（20）の直列回路（21）がコンデンサ
（17）に並列に設けられ、高周波スイツチングする。
（22）はアノード，カソードが第2FET（20）のドレイ
ン及び整流回路（２）の正出力端子にそれぞれ接続され
た第１のフライホイルダイオード、（23）はアノード，
カソードが第2FET（20）のソース及び第1FET（19）のソ
ースにそれぞれ接続された第２のフライホイルダイオー
ド、（24），（25）はアノードが第1,第２コイル（18
b），（18c）の一端にそれぞれ接続された出力側整流回
路としての整流ダイオード、（26）は両端がダイオード
（24）のカソード及び第１コイル（18b）の他端に接続
された平滑コンデンサ、（27）は両端がダイオード（2
5）のカソード及び第２コイル（18c）の他端に接続され
たコンデンサ（26）に直列に接続された平滑コンデン
サ、（28）は負荷である蓄電池であり、両コンデンサ
（26），（27）の直列回路に並列に接続されている。
ン及び整流回路（２）の正出力端子にそれぞれ接続され
た第１のフライホイルダイオード、（23）はアノード，
カソードが第2FET（20）のソース及び第1FET（19）のソ
ースにそれぞれ接続された第２のフライホイルダイオー
ド、（24），（25）はアノードが第1,第２コイル（18
b），（18c）の一端にそれぞれ接続された出力側整流回
路としての整流ダイオード、（26）は両端がダイオード
（24）のカソード及び第１コイル（18b）の他端に接続
された平滑コンデンサ、（27）は両端がダイオード（2
5）のカソード及び第２コイル（18c）の他端に接続され
たコンデンサ（26）に直列に接続された平滑コンデン
サ、（28）は負荷である蓄電池であり、両コンデンサ
（26），（27）の直列回路に並列に接続されている。
（29）は蓄電池（28）の負端子と第２コイル（18c）
の他端との通電路に設けられ負荷電流を検出する電流検
出器、（30）は検出器（29）により検出された負荷電流
と図外の電流用基準電源による基準電流との誤差を増幅
して電流誤差信号を出力する電流誤差増幅器、（31）は
電圧誤差増幅器であり、コンデンサ（26），（27）の直
列回路の両端電圧を負荷電圧とし、この負荷電圧と図外
の電圧用基準電源による基準電圧との誤差を増幅し、電
圧誤差信号を出力する。
の他端との通電路に設けられ負荷電流を検出する電流検
出器、（30）は検出器（29）により検出された負荷電流
と図外の電流用基準電源による基準電流との誤差を増幅
して電流誤差信号を出力する電流誤差増幅器、（31）は
電圧誤差増幅器であり、コンデンサ（26），（27）の直
列回路の両端電圧を負荷電圧とし、この負荷電圧と図外
の電圧用基準電源による基準電圧との誤差を増幅し、電
圧誤差信号を出力する。
（32）は交流電源（１）の出力電圧を検出して正弦波
信号を出力する交流電圧検出器としての電圧検出トラン
ス、（33）は電流又は電圧誤差信号に正弦波信号を乗算
して正弦波変調信号を出力する乗算器、（34）は１次側
コイル（18a）を流れる高周波パルス電流のピーク値を
検出する変流器、（35）は正弦波変調信号と変流器（3
4）の出力信号とを比較して比較信号を出力する比較
器、（36）はPWMドライブ回路であり、比較信号に基
き、高周波パルス電流のピーク値の包絡線が正弦波にな
るように、両FET（19），（20）のゲートへの制御パル
スのパルス幅を制御する。
信号を出力する交流電圧検出器としての電圧検出トラン
ス、（33）は電流又は電圧誤差信号に正弦波信号を乗算
して正弦波変調信号を出力する乗算器、（34）は１次側
コイル（18a）を流れる高周波パルス電流のピーク値を
検出する変流器、（35）は正弦波変調信号と変流器（3
4）の出力信号とを比較して比較信号を出力する比較
器、（36）はPWMドライブ回路であり、比較信号に基
き、高周波パルス電流のピーク値の包絡線が正弦波にな
るように、両FET（19），（20）のゲートへの制御パル
スのパルス幅を制御する。
つぎに、前記実施例の動作について説明する。
いま、両FET（19），（20）のオンにより、整流回路
（２）の出力がコンデンサ（４）により平滑され、直列
回路（21）に電流が流れ、トランス（18）に励磁エネル
ギが蓄積される。
（２）の出力がコンデンサ（４）により平滑され、直列
回路（21）に電流が流れ、トランス（18）に励磁エネル
ギが蓄積される。
そして、両FET（19），（20）のオフにより、トラン
ス（18）の蓄積エネルギによる電圧が第1,第２コイル
（18b），（18c）に生じ、第1,第２コイル（18b），（1
8c）の出力がダイオード（24），（25），コンデンサ
（26），（27）により整流，平滑され、蓄電池（28）に
供給される。
ス（18）の蓄積エネルギによる電圧が第1,第２コイル
（18b），（18c）に生じ、第1,第２コイル（18b），（1
8c）の出力がダイオード（24），（25），コンデンサ
（26），（27）により整流，平滑され、蓄電池（28）に
供給される。
一方、両FET（19），（20）のオフにより、トランス
（18）のリーケージインダクタンスに蓄えられたエネル
ギがフライホイルダイオード（22），（23）を通してコ
ンデンサ（17）に回生され、従来のように消費されるこ
とがない。
（18）のリーケージインダクタンスに蓄えられたエネル
ギがフライホイルダイオード（22），（23）を通してコ
ンデンサ（17）に回生され、従来のように消費されるこ
とがない。
このとき、コンデンサ（17）の電圧はトランス（18）
のフライバツク電圧までしか上がらないため、コンデン
サ（17）の容量は従来の平滑用電解コンデンサ（４）よ
りも小容量で済む。
のフライバツク電圧までしか上がらないため、コンデン
サ（17）の容量は従来の平滑用電解コンデンサ（４）よ
りも小容量で済む。
さらに、FET（19），（20）のドレイン電圧もフライ
バツク電圧までしか上がらないため、FET（19），（2
0）には低耐圧，低オン抵抗のものを使用でき、導通損
失を低減できる。
バツク電圧までしか上がらないため、FET（19），（2
0）には低耐圧，低オン抵抗のものを使用でき、導通損
失を低減できる。
ところで、電流又は電圧誤差信号と交流電圧に基く正
弦波信号とが乗算器（33）により乗算され、正弦波変調
信号が比較器（35）に出力され、比較器（35）により、
正弦波変調信号と、FET（19），（20）の高周波スイツ
チングによつて１次側コイル（18a）を流れる高周波パ
ルス電流のピーク値とが比較され、この比較結果に基い
て高周波パルス電流の包絡線が正弦波になるように、PW
Mドライブ回路（36）から両FET（19），（20）への制御
パルスのパルス幅が制御される。
弦波信号とが乗算器（33）により乗算され、正弦波変調
信号が比較器（35）に出力され、比較器（35）により、
正弦波変調信号と、FET（19），（20）の高周波スイツ
チングによつて１次側コイル（18a）を流れる高周波パ
ルス電流のピーク値とが比較され、この比較結果に基い
て高周波パルス電流の包絡線が正弦波になるように、PW
Mドライブ回路（36）から両FET（19），（20）への制御
パルスのパルス幅が制御される。
このとき、電流又は電圧誤差信号と正弦波信号との乗
算によつて、誤差信号が正弦波変調されるため、負荷電
流，負荷電圧がそれぞれ基準電流，基準電圧に一致する
ように制御される。
算によつて、誤差信号が正弦波変調されるため、負荷電
流，負荷電圧がそれぞれ基準電流，基準電圧に一致する
ように制御される。
そして、１次側コイル（18a）を流れる高周波パルス
電流の包絡線が正弦波に制御されるため、第２図（ａ）
に示すような電源（１）の正弦波の入力電圧波形に対
し、電源（１）側の入力電流波形は同図（ｂ）に示すよ
うになり、従来のリアクトル方式に比べてより正弦波に
近く波形が改善されており、しかもコンデンサ（17）が
前記したように従来の平滑用電解コンデンサ（４）より
も小容量でよいため、電流位相のずれを従来よりも小さ
くでき、従来に比べて力率を大幅に改善することができ
る。
電流の包絡線が正弦波に制御されるため、第２図（ａ）
に示すような電源（１）の正弦波の入力電圧波形に対
し、電源（１）側の入力電流波形は同図（ｂ）に示すよ
うになり、従来のリアクトル方式に比べてより正弦波に
近く波形が改善されており、しかもコンデンサ（17）が
前記したように従来の平滑用電解コンデンサ（４）より
も小容量でよいため、電流位相のずれを従来よりも小さ
くでき、従来に比べて力率を大幅に改善することができ
る。
しかも、従来のようなリアクトルが不要となり、装置
の小型化，軽量化を図ることができる。
の小型化，軽量化を図ることができる。
なお、第２図（ｂ）の電流波形において、波形の零点
付近が欠けているが、これはトランス（18）の１次側及
び２次側の巻数N1,N2によつて定まるエネルギ伝達の条
件（ V1,V2はトランス（18）の１次側,2次側電圧）を満足で
きず、エネルギをトランス（18）の２次側に伝達できず
に電源（１）側に回生されてしまうためである。
付近が欠けているが、これはトランス（18）の１次側及
び２次側の巻数N1,N2によつて定まるエネルギ伝達の条
件（ V1,V2はトランス（18）の１次側,2次側電圧）を満足で
きず、エネルギをトランス（18）の２次側に伝達できず
に電源（１）側に回生されてしまうためである。
一方、前記したように、トランス（18）のリーケージ
インダクタンスに蓄えられたエネルギを、フライホイル
ダイオード（22），（23）によりコンデンサ（17）に回
生するため、従来のように抵抗によつて消費されること
がなく、エネルギの損失を防止でき、更に両FET（1
9），（20）が低耐圧，低オン抵抗のものでよいため、
従来に比べ、導通損失を低減でき、効率の向上を図るこ
とができる。
インダクタンスに蓄えられたエネルギを、フライホイル
ダイオード（22），（23）によりコンデンサ（17）に回
生するため、従来のように抵抗によつて消費されること
がなく、エネルギの損失を防止でき、更に両FET（1
9），（20）が低耐圧，低オン抵抗のものでよいため、
従来に比べ、導通損失を低減でき、効率の向上を図るこ
とができる。
（実施例２） つぎに、実施例２について第３図を参照して説明す
る。
る。
第３図において、第１図と同一記号は同一若しくは相
当するものを示し、第１図と異なる点は、フライバツク
トランス（18）の２次側を第１コイル（18b）のみと
し、ダイオード（25），コンデンサ（27）を削除し、コ
ンデンサ（26）に並列に負荷（37）を接続し、負荷（3
7）とコイル（18b）との間の通電路に電流検出器（29）
を設け、高周波フイルタコンデンサ（17）の両端に、逆
流阻止ダイオード（38）を介して第1FET（19）,1次側コ
イル（18a），第2FET（20）の直列回路（21）を接続
し、直列回路（21）に並列にコンデンサ（17）より小容
量のエネルギ回生コンデンサ（39）を設けた点である。
当するものを示し、第１図と異なる点は、フライバツク
トランス（18）の２次側を第１コイル（18b）のみと
し、ダイオード（25），コンデンサ（27）を削除し、コ
ンデンサ（26）に並列に負荷（37）を接続し、負荷（3
7）とコイル（18b）との間の通電路に電流検出器（29）
を設け、高周波フイルタコンデンサ（17）の両端に、逆
流阻止ダイオード（38）を介して第1FET（19）,1次側コ
イル（18a），第2FET（20）の直列回路（21）を接続
し、直列回路（21）に並列にコンデンサ（17）より小容
量のエネルギ回生コンデンサ（39）を設けた点である。
このような構成により、実施例１において説明したト
ランス（18）のエネルギ伝達の条件を満足しない領域，
即ち１次側電圧V1が の領域において、トランス（18）のリーケージインダク
タンスに蓄えられたエネルギの回生がダイオード（38）
により阻止されると同時に、このエネルギがコンデンサ
（39）に蓄積され、コンデンサ（39）の充電によつてト
ランス（18）のフライバツク電圧が確保されるため、 の領域でも、トランス（18）の２次側に有効にエネルギ
伝達が行え、その結果電源（１）を流れる電流の波形を
実施例１の場合よりもいつそう正弦波に近い波形にする
ことができる。
ランス（18）のエネルギ伝達の条件を満足しない領域，
即ち１次側電圧V1が の領域において、トランス（18）のリーケージインダク
タンスに蓄えられたエネルギの回生がダイオード（38）
により阻止されると同時に、このエネルギがコンデンサ
（39）に蓄積され、コンデンサ（39）の充電によつてト
ランス（18）のフライバツク電圧が確保されるため、 の領域でも、トランス（18）の２次側に有効にエネルギ
伝達が行え、その結果電源（１）を流れる電流の波形を
実施例１の場合よりもいつそう正弦波に近い波形にする
ことができる。
本発明は、以上説明したように構成されているので、
以下に記載する効果を奏する。
以下に記載する効果を奏する。
フライバツクトランスの１次側コイルを流れる高周波
パルス電流の包絡線が正弦波に制御されるため、入力電
流波形は従来のリアクトル方式に比べてより正弦波に近
く改善でき、しかも高周波フイルタコンデンサがトラン
スのフライバツク電圧を吸収できる程度の小容量でよい
ため、電流位相のずれが小さくなり、従来に比べて力率
を大幅に改善することができる。
パルス電流の包絡線が正弦波に制御されるため、入力電
流波形は従来のリアクトル方式に比べてより正弦波に近
く改善でき、しかも高周波フイルタコンデンサがトラン
スのフライバツク電圧を吸収できる程度の小容量でよい
ため、電流位相のずれが小さくなり、従来に比べて力率
を大幅に改善することができる。
また、従来のような大型のリアクトルが不要になり、
装置の小型化，軽量化を図ることができる。
装置の小型化，軽量化を図ることができる。
さらに、フライホイルダイオードによつてトランスの
リーケージインダクタンスの蓄積エネルギをスイツチン
グ素子のオフ時に電源側に回生できるため、抵抗により
消費する場合のようにエネルギの損失を防止でき、しか
も２個のスイツチング素子の使用により、各素子として
低耐圧，低オン抵抗のものでよいため、従来に比べ導通
損失を低減でき、効率の向上を図ることができる。
リーケージインダクタンスの蓄積エネルギをスイツチン
グ素子のオフ時に電源側に回生できるため、抵抗により
消費する場合のようにエネルギの損失を防止でき、しか
も２個のスイツチング素子の使用により、各素子として
低耐圧，低オン抵抗のものでよいため、従来に比べ導通
損失を低減でき、効率の向上を図ることができる。
また、逆流阻止ダイオード及びエネルギ回生コンデン
サを設けたことにより、フライバツクトランスの１次側
電圧が２次側へのエネルギ伝達条件を満足しない領域に
おいて、トランスのリーケージインダクタンスに蓄えら
れたエネルギの回生が逆流阻止ダイオードにより阻止さ
れると同時に、このエネルギが回生コンデンサに蓄積さ
れ、回生コンデンサの充電によつてトランスのフライバ
ツク電圧が確保されるため、１次側電圧がエネルギ伝達
条件を満足しない領域でも、トランスの２次側にエネル
ギ伝達を行うことができ、入力電流波形をいつそう正弦
波に近く改善することができる。
サを設けたことにより、フライバツクトランスの１次側
電圧が２次側へのエネルギ伝達条件を満足しない領域に
おいて、トランスのリーケージインダクタンスに蓄えら
れたエネルギの回生が逆流阻止ダイオードにより阻止さ
れると同時に、このエネルギが回生コンデンサに蓄積さ
れ、回生コンデンサの充電によつてトランスのフライバ
ツク電圧が確保されるため、１次側電圧がエネルギ伝達
条件を満足しない領域でも、トランスの２次側にエネル
ギ伝達を行うことができ、入力電流波形をいつそう正弦
波に近く改善することができる。
第１図ないし第３図は本発明のスイツチング電源装置の
実施例を示し、第１図及び第２図は実施例１を示し、第
１図は結線図、第２図（ａ），（ｂ）は電圧，電流波形
図、第３図は実施例２の結線図、第４図は従来例の結線
図、第５図（ａ）〜（ｃ）は第４図における動作説明用
の信号波形図である。 （１）……交流電源、（２）……入力側整流回路、（1
7）……高周波フイルタコンデンサ、（18）……フライ
バツクトランス、（18a）……１次側コイル、（18b），
（18c）……第1,第２コイル、（19），（20）……第1,
第2FET、（21）……直列回路、（22），（23）……フラ
イホイルダイオード、（24），（25）……整流ダイオー
ド、（28）……蓄電池、（30）……電流誤差増幅器、
（31）……電圧誤差増幅器、（32）……電圧検出トラン
ス、（33）……乗算器、（34）……変流器、（35）……
比較器、（36）……PWMドライブ回路、（37）……負
荷、（38）……逆流阻止ダイオード、（39）……エネル
ギ回生コンデンサ。
実施例を示し、第１図及び第２図は実施例１を示し、第
１図は結線図、第２図（ａ），（ｂ）は電圧，電流波形
図、第３図は実施例２の結線図、第４図は従来例の結線
図、第５図（ａ）〜（ｃ）は第４図における動作説明用
の信号波形図である。 （１）……交流電源、（２）……入力側整流回路、（1
7）……高周波フイルタコンデンサ、（18）……フライ
バツクトランス、（18a）……１次側コイル、（18b），
（18c）……第1,第２コイル、（19），（20）……第1,
第2FET、（21）……直列回路、（22），（23）……フラ
イホイルダイオード、（24），（25）……整流ダイオー
ド、（28）……蓄電池、（30）……電流誤差増幅器、
（31）……電圧誤差増幅器、（32）……電圧検出トラン
ス、（33）……乗算器、（34）……変流器、（35）……
比較器、（36）……PWMドライブ回路、（37）……負
荷、（38）……逆流阻止ダイオード、（39）……エネル
ギ回生コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−29464（ＪＰ，Ａ) 特開 昭62−225164（ＪＰ，Ａ) 実開 昭58−121186（ＪＰ，Ｕ) 実開 昭60−77286（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】交流電源の出力を整流する入力側整流回路
と、 前記整流回路の正，負出力端子間に設けられた高周波フ
イルタコンデンサと、 前記コンデンサに並列に設けられたフライバツクトラン
スの１次側コイル及び２個のスイツチング素子の直列回
路と、 前記トランスの蓄積エネルギを前記電源に回生するフラ
イホイルダイオードと、 前記トランスの２次側コイルの出力を整流して負荷に供
給する出力側整流回路と、 前記負荷を流れる負荷電流と基準電流との誤差を増幅し
て電流誤差信号を出力する電流誤差増幅器と、 前記負荷に加わる負荷電圧と基準電圧との誤差を増幅し
て電圧誤差信号を出力する電圧差増幅器と、 前記交流電源の出力電圧を検出して正弦波信号を出力す
る交流電圧検出器と、 前記電流又は電圧誤差信号に前記正弦波信号を乗算して
正弦波変調信号を出力する乗算器と、 前記１次側コイルを流れる高周波パルス電流を検出する
変流器と、 前記正弦波変調信号と前記変流器の出力信号とを比較し
て比較信号を出力する比較器と、 前記比較信号に基き前記高周波パルス電流のピーク値の
包絡線が正弦波になるように前記両スイツチング素子へ
の制御パルスのパルス幅を制御するPWMドライブ回路と を備えたことを特徴とするスイツチング電源装置。 - 【請求項２】高周波フイルタコンデンサの両端に、フラ
イバツクトランスの１次側コイル及び２個のスイツチン
グ素子の直列回路を逆流阻止ダイオードを介して接続
し、前記直列回路に並列にエネルギ回生コンデンサを設
けたことを特徴とする請求項記載のスイツチング電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135679A JP2548984B2 (ja) | 1989-05-29 | 1989-05-29 | スイツチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135679A JP2548984B2 (ja) | 1989-05-29 | 1989-05-29 | スイツチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033666A JPH033666A (ja) | 1991-01-09 |
| JP2548984B2 true JP2548984B2 (ja) | 1996-10-30 |
Family
ID=15157393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1135679A Expired - Fee Related JP2548984B2 (ja) | 1989-05-29 | 1989-05-29 | スイツチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548984B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5113337A (en) * | 1991-02-08 | 1992-05-12 | General Electric Company | High power factor power supply |
| JP3498870B2 (ja) * | 1995-02-10 | 2004-02-23 | 株式会社東芝 | 交流直流変換電源回路 |
| CN102843039B (zh) * | 2012-09-18 | 2014-11-26 | 英飞特电子（杭州）股份有限公司 | 一种控制电路及具有该控制电路的恒流源电路 |
| JP7165552B2 (ja) * | 2018-10-01 | 2022-11-04 | 株式会社アイ・ライティング・システム | Ｌｅｄ電源装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4302802A (en) * | 1979-08-08 | 1981-11-24 | Hewlett-Packard Company | Flyback power supply regulator |
| JPS58121186U (ja) * | 1982-02-10 | 1983-08-18 | ヤマハ株式会社 | 電源装置 |
| JPS6077286U (ja) * | 1983-10-29 | 1985-05-30 | 株式会社東芝 | スイツチング電源装置 |
| JPH063991B2 (ja) * | 1986-03-25 | 1994-01-12 | 株式会社日立製作所 | マグネトロン駆動用電源 |
-
1989
- 1989-05-29 JP JP1135679A patent/JP2548984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033666A (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10069426B2 (en) | Active clamp flyback converter | |
| US9935556B1 (en) | Primary-side control of resonant converters | |
| US7831401B2 (en) | Power outage detection in a switched mode power supply | |
| US8035995B2 (en) | ACDC converter | |
| US8335092B2 (en) | Isolated switching power supply apparatus | |
| CN107733232A (zh) | 电压变换器及其变压器内的磁通饱和的消除方法 | |
| US7113411B2 (en) | Switching power supply | |
| JPH07177745A (ja) | スイッチングレギュレータ | |
| US20080239762A1 (en) | Forward power converter controllers | |
| US9948188B2 (en) | Control device for a quasi-resonant switching converter, and corresponding control method | |
| JP4854556B2 (ja) | 電源装置 | |
| US6487093B1 (en) | Voltage regulator | |
| US7330359B2 (en) | Power supply unit | |
| JP2548984B2 (ja) | スイツチング電源装置 | |
| US20230299665A1 (en) | Power converting device | |
| JP3478693B2 (ja) | スイッチング電源 | |
| JP5754020B2 (ja) | 直流電源装置 | |
| KR100296290B1 (ko) | 역률제어용 단상 능동 정류기 | |
| JP2004096967A (ja) | スイッチング電源装置 | |
| JP3273572B2 (ja) | 直流電源装置 | |
| JP2858520B2 (ja) | 力率改善平滑回路 | |
| JPH0679258B2 (ja) | 電源装置 | |
| KR100202024B1 (ko) | 스위칭 모드 파워 서플라이의 전력 손실 방지 회로 | |
| JPH0644308Y2 (ja) | 直流電源装置の平滑回路 | |
| JPH03251076A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |