JP2548873B2 - Wet etching method for semiconductor device - Google Patents

Wet etching method for semiconductor device

Info

Publication number
JP2548873B2
JP2548873B2 JP26991392A JP26991392A JP2548873B2 JP 2548873 B2 JP2548873 B2 JP 2548873B2 JP 26991392 A JP26991392 A JP 26991392A JP 26991392 A JP26991392 A JP 26991392A JP 2548873 B2 JP2548873 B2 JP 2548873B2
Authority
JP
Japan
Prior art keywords
etching
layer
processed
wet etching
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26991392A
Other languages
Japanese (ja)
Other versions
JPH06120201A (en
Inventor
満 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Japan Ltd
Original Assignee
IBM Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Japan Ltd filed Critical IBM Japan Ltd
Priority to JP26991392A priority Critical patent/JP2548873B2/en
Publication of JPH06120201A publication Critical patent/JPH06120201A/en
Application granted granted Critical
Publication of JP2548873B2 publication Critical patent/JP2548873B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置の製法に
関し、特にウエット・エッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a wet etching method.

【0002】[0002]

【従来の技術】半導体製造工程において、不用な部分を
除去するエッチング操作にはドライ・エッチングとウエ
ット・エッチングとがある。ドライ・エッチングは気相
ー固相界面における化学的または物理的反応を利用して
不用部分を除去する。ドライ・エッチングは密閉された
容器内で半導体装置を電極間に配して行われる。プラズ
マ・エッチング、イオン・エッチング、スパッタ・エッ
チングと呼ばれるいくつかの方法がある。このエッチン
グは方向性を持たせること、すなわち垂直方向のエッチ
ング速度を横方向のエッチング速度より大きくするこ
と、が容易で、異方性エッチングと呼ばれ、微細な加工
に適しているが、特殊な装置を必要とし、一時に大量の
エッチング処理を行うには適さない。
2. Description of the Related Art In a semiconductor manufacturing process, an etching operation for removing an unnecessary portion includes dry etching and wet etching. Dry etching utilizes a chemical or physical reaction at the gas-solid phase interface to remove unnecessary portions. Dry etching is performed by placing a semiconductor device between electrodes in a sealed container. There are several methods called plasma etching, ion etching and sputter etching. This etching is easy to give directionality, that is, to make the etching rate in the vertical direction higher than the etching rate in the lateral direction, and it is called anisotropic etching, which is suitable for fine processing, It requires equipment and is not suitable for performing a large amount of etching treatment at one time.

【0003】ウエット・エッチングは液相ー固相界面に
おける化学的反応を利用して不用部分を除去する。特殊
な装置を必要とするドライ・エッチングに比べてウエッ
ト・エッチングは一時に処理できる能力が大きく、コス
トも低い。しかし、ウエット・エッチングは方向性を持
たせることが困難である。エッチングが垂直方向のみな
らず横方向にも進行し、エッチング・マスクの下部の被
加工層も除去されてしまう(サイド・エッチングと言
う)。
Wet etching uses chemical reactions at the liquid-solid interface to remove unwanted parts. Compared to dry etching which requires special equipment, wet etching has a large capacity to be processed at one time and is low in cost. However, it is difficult for wet etching to have directionality. The etching proceeds not only vertically but also laterally, and the layer under the etching mask is also removed (called side etching).

【0004】図1に、このサイド・エッチングの様子を
示す。マスク1の下部の被加工層(ポリイミド)2にサ
イド・エッチングが進行し、マスク1はひさしのように
オーバ・ハングしたり折れ曲がったりする。マスク1の
パターンを正確に被加工層2に転写することができな
い。しかも、この様にオーバ・ハングしたマスク1の部
分は脱落しやすく、後の工程の障害や半導体装置の欠陥
となる。例えば、被加工層2の下に露呈した酸化膜又は
窒化膜3を後のドライ・エッチング工程で孔を開けてこ
の下の半導体基板6上の配線層4を露出する際、このオ
ーバ・ハングしたマスク1の部分が5に示すように脱落
するおそれがある。従って、従来のウエット・エッチン
グではサイド・エッチングの制御が大変重要な問題であ
った。
FIG. 1 shows the state of this side etching. Side etching progresses in the layer to be processed (polyimide) 2 below the mask 1, and the mask 1 overhangs or bends like an eaves. The pattern of the mask 1 cannot be accurately transferred to the processed layer 2. Moreover, the overhanged portion of the mask 1 is likely to drop off, resulting in an obstacle in a subsequent process or a defect of the semiconductor device. For example, when the oxide film or the nitride film 3 exposed under the processed layer 2 is opened in a later dry etching step to expose the wiring layer 4 on the semiconductor substrate 6 thereunder, this overhang occurs. There is a possibility that the portion of the mask 1 will fall off as shown by 5. Therefore, in the conventional wet etching, control of side etching has been a very important problem.

【0005】[0005]

【発明が解決しようとする課題】この発明は、サイド・
エッチングを制御することにより微細な加工に適用でき
るウエット・エッチング方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION
An object of the present invention is to provide a wet etching method which can be applied to fine processing by controlling etching.

【0006】さらにこの発明は、エッチング・マスクに
使用されるレジスト層の現像工程とエッチング工程とを
一体化して工程を短縮することのできるウエット・エッ
チング方法を提供することを目的とする。
A further object of the present invention is to provide a wet etching method which can shorten the steps by integrating the developing step and the etching step of the resist layer used for the etching mask.

【0007】さらに、この発明は、比較的大量の処理を
できるコストの安いウエット・エッチングでサイド・エ
ッチングを制御した加工ができるようにすることを目的
とする。
A further object of the present invention is to make it possible to perform side etching controlled processing by means of low cost wet etching which enables a relatively large amount of processing.

【0008】[0008]

【課題を解決するための手段】この発明によれば、ウエ
ット・エッチングの際のマスクとなるレジスト層を露光
してパターンを形成する際、レジスト層に露光部分と非
露光部分の境界に半露光部分を設ける。ウエット・エッ
チング工程において、レジスト層のこの半露光部分を被
加工層と同様に除去する。
According to the present invention, when a resist layer serving as a mask in wet etching is exposed to form a pattern, a semi-exposure is performed on a boundary between an exposed portion and a non-exposed portion of the resist layer. Provide a part. In the wet etching step, this semi-exposed portion of the resist layer is removed similarly to the layer to be processed.

【0009】この発明のウエット・エッチング方法によ
れば、ポジ型又はネガ型に応じて現像されたレジスト層
の露光部分又は非露光部分の下の被加工層が、エッチン
グ液によりエッチング除去される。その際の被加工層の
エッチング方向は垂直方向のみならず水平方向にも進行
する。従って、レジスト層の露光部分と非露光部分の境
界下の被加工層にもエッチング液によりサイド・エッチ
ングが生じる。しかし、この境界部分のレジスト層は半
露光部分であるため、エッチング工程中に同じエッチン
グ液により侵されて除去される。従って、境界(半露
光)部分ではマスク層がひさし状にオーバ・ハングする
ことがない。この結果、レジスト層の半露光部分までを
含んだレジスト層の露光パターンを被加工層にほぼ正確
にエッチングで転写することができる。しかも、マスク
層の部分が脱落したりして後の工程の障害や半導体装置
の欠陥となることもない。
According to the wet etching method of the present invention, the processed layer under the exposed or unexposed portion of the resist layer developed according to the positive type or the negative type is removed by etching with the etching liquid. At this time, the etching direction of the layer to be processed proceeds not only in the vertical direction but also in the horizontal direction. Therefore, the etching solution also causes side etching on the layer to be processed below the boundary between the exposed and unexposed portions of the resist layer. However, since the resist layer at this boundary portion is a semi-exposed portion, it is attacked and removed by the same etching solution during the etching process. Therefore, the mask layer does not overhang like a canopy at the boundary (semi-exposure) portion. As a result, the exposure pattern of the resist layer including the half-exposed portion of the resist layer can be almost accurately transferred to the layer to be processed by etching. Moreover, the mask layer does not fall off, which does not cause an obstacle in the subsequent steps or a defect in the semiconductor device.

【0010】この発明の方法において、レジスト層の現
像と被加工層のエッチングを同じ工程で行ってもよい。
すなわち、レジスト層を現像する現像液でレジスト層を
現像し、そのまま被加工層のエッチングを行う。この方
法によれは全体の工程を短縮できる。
In the method of the present invention, the development of the resist layer and the etching of the layer to be processed may be performed in the same step.
That is, the resist layer is developed with a developing solution for developing the resist layer, and the layer to be processed is etched as it is. According to this method, the whole process can be shortened.

【0011】この発明に方法おいて、露光とは可視光や
紫外光の照射のみならずX線や電子線等の照射による露
光であってよい。以下、この発明を一実施例について説
明する。
In the method of the present invention, the exposure may be not only irradiation of visible light or ultraviolet light but also irradiation of X-rays or electron beams. The present invention will be described below with reference to an embodiment.

【0012】[0012]

【実施例】図2は、この発明の一実施例のウエット・エ
ッチング処理によりエッチング加工が施される半導体装
置の被加工層22と、そのエッチング・マスクとなるレ
ジスト層21を示す。被加工層22はポリイミド(Po
lyimide)であり、配線工程の完了した半導体装
置の基板26上に最終絶縁保護膜として用いられるため
に塗布されたものであり、厚さ約5ミクロンを有する。
この被加工層22の下には、酸化又は窒化膜23とその
下の配線層24がある。この最終絶縁保護膜(被加工
層)22には、配線層24に通じるボインデイング・パ
ッドを形成するためのコンタクト孔が以下に説明するこ
の発明のエッチング工程により開けられる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 shows a processed layer 22 of a semiconductor device which is subjected to an etching process by a wet etching process according to an embodiment of the present invention, and a resist layer 21 which serves as an etching mask thereof. The processed layer 22 is made of polyimide (Po
and is applied to be used as a final insulating protective film on the substrate 26 of the semiconductor device for which the wiring process has been completed, and has a thickness of about 5 μm.
Under the processed layer 22, there is an oxide or nitride film 23 and an underlying wiring layer 24. A contact hole for forming a bonding pad communicating with the wiring layer 24 is formed in the final insulating protective film (processed layer) 22 by the etching process of the present invention described below.

【0013】この被加工層22のポリイミドは塗布後に
適度な熱処理、およそ120度Cに加熱する、をほどこ
して不完全なイミド結合状態にしておく。ポリイミドは
この不完全なイミド結合状態であるとレジスト層21の
アルカリ性現像液に対して可溶性を示す。従って、この
性質を利用してレジスト層21の現像を行うと同時に、
その現像液を用いて被加工層22をウエット・エッチン
グすることが可能である。しかし、ポリイミドは約35
0度Cまで加熱するとイミド化が完全に進み、レジスト
層21の現像液では溶けなくなる。従来ではポリイミド
を完全にイミド化して、後にドライ・エッチングで孔を
開けていた。
The polyimide of the layer to be processed 22 is left in an incomplete imide bond state by being subjected to an appropriate heat treatment after heating, that is, heating to about 120 ° C. When the polyimide is in this imperfect imide bond state, the polyimide is soluble in the alkaline developer of the resist layer 21. Therefore, by utilizing this property, the resist layer 21 is developed and at the same time,
It is possible to wet-etch the processed layer 22 using the developer. However, polyimide is about 35
When heated to 0 ° C., imidization proceeds completely and the resist layer 21 cannot be dissolved in the developing solution. Conventionally, polyimide was completely imidized, and holes were later formed by dry etching.

【0014】レジスト層21はノボラック系のポジ型レ
ジストであってよい。このポジ型レジスト21は照射さ
れる光エネルギ量によりアルカリ可溶性に変化する。す
なわち、レジスト層21は感光した部分はアルカリ性の
現像液により溶解する。その溶解性の度合は照射される
光エネルギ量の大きさに依存する。このレジスト層21
の厚みは約3ミクロンを有する。
The resist layer 21 may be a novolac positive resist. The positive resist 21 becomes alkali-soluble depending on the amount of light energy applied. That is, the exposed portion of the resist layer 21 is dissolved by the alkaline developing solution. The degree of solubility depends on the amount of light energy applied. This resist layer 21
Has a thickness of about 3 microns.

【0015】図3で、レジスト層21にコンタクト孔の
パターン31を、光(波長436nm)を照射して形成
する。パターン31は中心部Bの完全に露光される部分
32と周辺部の半露光される部分33からなる。ここで
注意すべきことはエッチングにより被加工層22に形成
されるコンタクト孔の大きさは半露光の周辺部33まで
を含んだ大きさAであることである。コンタクト孔のパ
ターン31以外の所は露光されない非露光領域34であ
る。
In FIG. 3, a contact hole pattern 31 is formed in the resist layer 21 by irradiating it with light (wavelength 436 nm). The pattern 31 is composed of a completely exposed portion 32 of the central portion B and a semi-exposed portion 33 of the peripheral portion. It should be noted here that the size of the contact hole formed in the layer 22 to be processed by etching is the size A including the peripheral portion 33 of the half exposure. Areas other than the pattern 31 of the contact holes are unexposed areas 34 which are not exposed.

【0016】図3のような露光パターン31を作るに
は、図7乃至図9に示す方法で作成されるフォト・マス
クを用いて露光する。まず、図7に示すようにガラス基
板71上に酸化クロムCr2O3とクロムCrの遮光層
72を被着して従来の方法により、露光パターン31の
周辺部Aまで含んだ大きさにほぼ対応した光透過用の窓
73を形成する。この窓73を有するフォト・マスクは
従来方法の露光パターンと同じパターンを形成するフォ
ト・マスクを形成するのと同じ方法で作られたものであ
る。
In order to form the exposure pattern 31 as shown in FIG. 3, exposure is performed using the photo mask prepared by the method shown in FIGS. 7 to 9. First, as shown in FIG. 7, a light shielding layer 72 of chromium oxide Cr2O3 and chromium Cr is deposited on a glass substrate 71, and a light beam corresponding to a size including the peripheral portion A of the exposure pattern 31 is formed by a conventional method. A window 73 for transmission is formed. The photo mask having the window 73 is manufactured by the same method as that for forming a photo mask which forms the same pattern as the exposure pattern in the conventional method.

【0017】本発明の方法に使用されるフォト・マスク
を作成するには、図7に示す従来型のフォト・マスクの
上に図8に示すようにさらに半透明のクロム層84を全
面に付着する。この半透明のクロム層84は露光に使用
する光(波長436nm)を約半分だけ透過するもので
ある。これに対して遮光層72はほぼ100パーセント
の光を遮る。次に図9に示すように窓73の部分の中心
部分Bのクロム層84が除去される。窓63の中心部分
Bの外側には半透明のクロム層84が残される。この図
9に示されるフォト・マスク91による光(波長436
nm)の透過率のパターンを図10に示す。このフォト
・マスク91を用いれば露光パターンが中心部の完全に
100パーセント露光される領域と、その外側の周辺部
の50パーセント露光される半露光領域とで形成され
る。それ以外の部分は露光されない。
To make the photomask used in the method of the present invention, a semitransparent chrome layer 84 is blanket deposited onto the conventional photomask shown in FIG. 7 as shown in FIG. To do. The semitransparent chrome layer 84 transmits approximately half the light (wavelength 436 nm) used for exposure. On the other hand, the light blocking layer 72 blocks almost 100% of light. Next, as shown in FIG. 9, the chromium layer 84 in the central portion B of the window 73 is removed. A semitransparent chrome layer 84 is left outside the central portion B of the window 63. Light (wavelength 436) generated by the photo mask 91 shown in FIG.
(nm) transmittance pattern is shown in FIG. When this photo mask 91 is used, the exposure pattern is formed by an area of 100% of which is completely exposed in the central portion and a semi-exposed area of 50% of which is exposed in the outer peripheral portion. The other parts are not exposed.

【0018】次に図4を参照して、レジスト層21の露
光パターン31の現像とそれに続く被加工層22のエッ
チングを説明する。アルカリ性の現像液、例えばTMA
H(テトラメチルハイドロオキシド)、は完全に露光さ
れたパターン31の中心部分Bのレジスト部分32を溶
かす。これは、レジスト部分32が完全に露光してその
成分が完全にアルカリ可溶性に変化して現像液に即座に
反応するからである。この現像液はさらに中心部分Bの
下の被加工層22をも溶かしてエッチング除去する。こ
れは被加工層22がアルカリ可溶性を呈する半イミド状
態のポリイミドであるからである。
Next, the development of the exposure pattern 31 of the resist layer 21 and the subsequent etching of the processed layer 22 will be described with reference to FIG. An alkaline developer such as TMA
H (tetramethyl hydroxide) dissolves the resist portion 32 of the central portion B of the completely exposed pattern 31. This is because the resist portion 32 is completely exposed to light and its components are completely alkali-soluble and immediately react with the developing solution. This developing solution also dissolves the processed layer 22 under the central portion B to remove it by etching. This is because the layer to be processed 22 is a polyimide in a semi-imide state that exhibits alkali solubility.

【0019】被加工層22のエッチングは図4中の矢印
に示すように進行する。エッチングはほぼ等方向に垂直
方向及び水平方向に進み、垂直方向のエッチングは図中
下方に進むが、水平方向のエッチングはレジスト層21
の下部に入り込むサイド・エッチングを生ずる。半露光
された露光パターン部分33はその可溶性が完全露光さ
れた部分32より弱く、現像液に比較的緩やかに溶解
し、サイド・エッチングが入るに従って溶解除去され
る。このように半露光部分33が溶けると、その下の被
加工層22も垂直方向からさらにエッチングが進み除去
される。この結果、従来であるとサイド・エッチングの
ためにひさし状にオーバ・ハングする境界部分33のマ
スク層21がエッチング除去され、被加工層22にはサ
イド・エッチングがない図5に示すコンタクト孔51が
形成される。
Etching of the processed layer 22 proceeds as shown by the arrow in FIG. The etching proceeds substantially in the same direction in the vertical direction and the horizontal direction. The etching in the vertical direction proceeds downward in the figure, but the etching in the horizontal direction proceeds in the resist layer 21.
Side etching that penetrates into the bottom of the. The semi-exposed exposed pattern portion 33 has a weaker solubility than the completely exposed portion 32, dissolves in the developing solution relatively slowly, and is dissolved and removed as side etching enters. When the semi-exposed portion 33 is melted in this way, the layer 22 to be processed underneath is further etched in the vertical direction and removed. As a result, in the conventional case, the mask layer 21 at the boundary portion 33 that overhangs like an eave due to side etching is removed by etching, and the processed layer 22 has no side etching. Is formed.

【0020】レジスト層21の半露光部分33の大きさ
及びその露光量を選ぶことにより、半露光部分33が除
去されたときに、エッチング工程を終了すれば、図5に
示すような、パターン31とほぼ同じ断面積Aを開口部
から底面にわたって持つコンタクト孔51が被加工層2
2に形成される。
By selecting the size of the semi-exposed portion 33 of the resist layer 21 and its exposure amount, if the etching process is completed when the semi-exposed portion 33 is removed, the pattern 31 as shown in FIG. The contact hole 51 having the same cross-sectional area A from the opening to the bottom is
2 is formed.

【0021】次に、図6に示すようにコンタクト孔51
の下に露呈された酸化又は窒化膜23を周知の異方性ド
ライ・エッチングで孔を開け、その下の配線層24を露
出してコンタクト孔51を完成する。
Next, as shown in FIG. 6, contact holes 51 are formed.
A hole is formed in the oxide or nitride film 23 exposed underneath by well-known anisotropic dry etching, and the wiring layer 24 underneath is exposed to complete the contact hole 51.

【0022】なお、本発明の露光パターンを作成するに
あたり、図9に示すフォト・マスクの代わりに二重露光
を行って、中心部の完全露光の部分とその周辺部の半露
光の部分を形成することもできる。また、被加工層は最
終絶縁保護膜に限らず半導体装置の層間絶縁膜であって
もよい。
In forming the exposure pattern of the present invention, double exposure is carried out in place of the photo mask shown in FIG. 9 to form a completely exposed portion in the central portion and a semi-exposed portion in the peripheral portion. You can also do it. The layer to be processed is not limited to the final insulating protective film, but may be an interlayer insulating film of a semiconductor device.

【0023】[0023]

【発明の効果】この発明のウエット・エッチング方法に
よれば、サイド・エッチングの制御が可能で、微細加工
にも適用できる。サイド・エッチングによるレジスト層
のオーバ・ハングを防ぐことができ、オーバ・ハングし
たレジスト層が脱落して後の工程の障害や欠陥になるこ
とも防止できる。従って、ドライ・エッチングよりも低
コストなウエット・エッチングを寸法制御及び品質制御
のきびしいエッチング工程に適用できる。また、レジス
トの現像液で被加工層のエッチングも行うとすれば、全
体の工程を少なくすることが可能である。
According to the wet etching method of the present invention, the side etching can be controlled and it can be applied to fine processing. It is possible to prevent the resist layer from overhanging due to side etching, and to prevent the overhanging resist layer from falling off to become an obstacle or a defect in a subsequent process. Therefore, wet etching, which is lower in cost than dry etching, can be applied to the etching process in which size control and quality control are severe. Further, if the layer to be processed is also etched with the resist developing solution, the whole process can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 従来のウエット・エッチング方法を示す断面
図。
FIG. 1 is a cross-sectional view showing a conventional wet etching method.

【図2】 この発明の一実施例のウエット・エッチング
方法を示す工程の断面図。
FIG. 2 is a sectional view of a step showing a wet etching method according to an embodiment of the present invention.

【図3】 この発明の一実施例のウエット・エッチング
方法を示す工程の断面図。
FIG. 3 is a sectional view of a step showing a wet etching method according to an embodiment of the present invention.

【図4】 この発明の一実施例のウエット・エッチング
方法を示す工程の断面図。
FIG. 4 is a sectional view of a step showing a wet etching method according to an embodiment of the present invention.

【図5】 この発明の一実施例のウエット・エッチング
方法を示す工程の断面図。
FIG. 5 is a sectional view of a step showing a wet etching method according to an embodiment of the present invention.

【図6】 この発明の一実施例のウエット・エッチング
により作られた半導体装置の工程の断面図。
FIG. 6 is a sectional view of a step of a semiconductor device manufactured by wet etching according to an embodiment of the present invention.

【図7】 この発明の一実施例のウエット・エッチング
に用いられるフォト・マスクの製法を示す工程の断面
図。
FIG. 7 is a sectional view of a step showing a method of manufacturing a photo mask used for wet etching according to an embodiment of the present invention.

【図8】 この発明の一実施例のウエット・エッチング
に用いられるフォト・マスクの製法を示す工程の断面
図。
FIG. 8 is a sectional view of a step showing a method of manufacturing a photo mask used for wet etching according to an embodiment of the present invention.

【図9】 この発明の一実施例のウエット・エッチング
に用いられるフォト・マスクの製法を示す工程の断面
図。
FIG. 9 is a sectional view of a step showing a method of manufacturing a photo mask used for wet etching according to an embodiment of the present invention.

【図10】 この発明の一実施例のウエット・エッチン
グに用いられるフォト・マスクの光透過率をを示す図。
FIG. 10 is a diagram showing the light transmittance of a photo mask used for wet etching according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

21 レジスト層 22 被加工層 31 露光パターン 32 完全露光部分 33 半露光部分 34 非露光部分 21 resist layer 22 processed layer 31 exposure pattern 32 fully exposed portion 33 half exposed portion 34 unexposed portion

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上の被加工層上にレジストを設け、前
記レジスト層を露光部分、露光部分、並びに、前記露
光部分と前記露光部分の境界に半露光部分とを含むパ
ターンに露光し、露光された前記レジスト層をマスクと
してウエットエッチングを行い前記被加工層を加工する
ウエットエッチング方法であって、 前記半露光部分のエッチングの進行速度と前記被加工層
のエッチングの進行速度とを整合することによって前記
半露光部分と前記被加工層を同時に除去し、前記被加工
層上に前記レジスト層の突出部分の残留を実質的にきた
さないことを特徴とする、ウエットエッチング方法。
1. A provided a resist layer to be processed on the substrate, the resist layer exposed portions, the unexposed parts, and, exposed to a pattern of the said exposed portion at the boundary of the non-exposed portion and a semi-exposed portion and the perform wet etching using the resist layer which is exposed as a mask a wet etching method of processing the processed layer, wherein the layer to be processed and the rate of progression et etching of the semi-exposed portion
At the same time removing the layer to be processed and the semi-exposed portion by aligning the progression rate of the error etching, the processed
Substantially left the protruding portion of the resist layer on the layer
Wet etching method characterized by not performing.
【請求項2】前記半露光部分のエッチングの進行速度は
前記半露光部分の露光量によって調整されることを特徴
とする、請求項1のウエットエッチング方法。
2. The wet etching method according to claim 1, wherein the rate of progress of etching of the semi-exposed portion is adjusted by the exposure amount of the semi-exposed portion.
JP26991392A 1992-10-08 1992-10-08 Wet etching method for semiconductor device Expired - Lifetime JP2548873B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26991392A JP2548873B2 (en) 1992-10-08 1992-10-08 Wet etching method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26991392A JP2548873B2 (en) 1992-10-08 1992-10-08 Wet etching method for semiconductor device

Publications (2)

Publication Number Publication Date
JPH06120201A JPH06120201A (en) 1994-04-28
JP2548873B2 true JP2548873B2 (en) 1996-10-30

Family

ID=17478968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26991392A Expired - Lifetime JP2548873B2 (en) 1992-10-08 1992-10-08 Wet etching method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2548873B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529513B1 (en) * 1998-06-13 2006-03-22 엘지.필립스 엘시디 주식회사 Manufacturing method and structure of liquid crystal display device
JP4608882B2 (en) * 2003-12-22 2011-01-12 セイコーエプソン株式会社 Exposure mask, method for manufacturing the same, and method for manufacturing a liquid crystal device
JP4521694B2 (en) * 2004-03-09 2010-08-11 Hoya株式会社 Gray-tone mask and thin film transistor manufacturing method
JP4919220B2 (en) * 2005-02-28 2012-04-18 Hoya株式会社 Gray tone mask
JP4695964B2 (en) * 2005-11-09 2011-06-08 アルバック成膜株式会社 Gray tone mask and manufacturing method thereof
JP4834206B2 (en) * 2008-10-06 2011-12-14 Hoya株式会社 Method for manufacturing gray-tone mask and method for manufacturing object to be processed
JP4811520B2 (en) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 Semiconductor device substrate manufacturing method, semiconductor device manufacturing method, semiconductor device substrate, and semiconductor device
JP6409614B2 (en) 2015-02-23 2018-10-24 日亜化学工業株式会社 Semiconductor device manufacturing method and semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824949B2 (en) * 1977-10-26 1983-05-24 シャープ株式会社 Insulating film etching method for semiconductor devices
JPS6236828A (en) * 1985-08-10 1987-02-17 Nippon Gakki Seizo Kk Method for selective etching

Also Published As

Publication number Publication date
JPH06120201A (en) 1994-04-28

Similar Documents

Publication Publication Date Title
JPH09205081A (en) Fine patterning of semiconductor element
JP2548873B2 (en) Wet etching method for semiconductor device
US6218082B1 (en) Method for patterning a photoresist
EP0348962B1 (en) Fine pattern forming method
US6544903B2 (en) Resist pattern forming method and semiconductor device manufacturing method
JPS6347257B2 (en)
EP0461663B1 (en) Method of manufacturing a semiconductor device, including a step of forming a pattern on a photo-resist film
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
JP2778996B2 (en) Method for manufacturing semiconductor device
JP2003140366A (en) Preparing method of alignment mark
JPH06105686B2 (en) Method for manufacturing semiconductor device
JP2002148809A (en) Method for producing resist substrate and resist substrate
JPH08227850A (en) Forming method of conductive micro pattern
JP4000626B2 (en) Method for forming impurity region
JP3234995B2 (en) Phase shift mask blank, method for manufacturing phase shift mask blank, and method for manufacturing phase shift mask
JPH0697024A (en) Formation of resist pattern
JPS5952867A (en) Semiconductor device with identification mark engraved on insulating layer and manufacture thereof
JPH07142309A (en) Method for exposing wafer
JP3264424B2 (en) Patterning method for photoresist layer
JPH07142531A (en) Transfer mask and resist pattern formation using it
JPH0258213A (en) Manufacture of semiconductor device
JPS6224628A (en) Formation of photoresist pattern
KR100645842B1 (en) Eliminating method of particle source generated during semiconductor manufacturing process
JPH05347244A (en) Formation of resist pattern
JPH04152342A (en) Reticule for producing semiconductor and production thereof