JP2545918B2 - 送信タイミング制御方式 - Google Patents
送信タイミング制御方式Info
- Publication number
- JP2545918B2 JP2545918B2 JP63052006A JP5200688A JP2545918B2 JP 2545918 B2 JP2545918 B2 JP 2545918B2 JP 63052006 A JP63052006 A JP 63052006A JP 5200688 A JP5200688 A JP 5200688A JP 2545918 B2 JP2545918 B2 JP 2545918B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- transmission timing
- data
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 データ端末から送信データ信号と共に入力される送信
タイミング信号に基いてデータを送信するモデムに関
し、 早期に端末間とモデムの同期を確立する送信タイミン
グ制御方式を提供することを目的とし、 データ送信装置から送信データ信号及び所定の信号波
形の送信タイミング信号を入力し、該所定の信号波形を
有するパルス信号を発生する発生部と、該発生部を制御
して該パルス信号を外送信タイミング信号に位相同期せ
しめる制御部とを有して、該パルス信号に基いて該送信
データ信号から送信データを抽出し、変調して送信する
装置において、前記送信タイミング信号を所定周期でサ
ンプリングして立下がり若しくは立上がりの信号変化を
検出する検出手段と、該検出手段による信号変化検出
後、データ伝送速度によって決まる１ビット伝送時間の
整数倍の時間から前記サンプリング周期の半分の時間を
減じた時間の経過後に前記発生部を初期化し、検出手段
により検出された信号変化に対応してパルス信号を立下
げ若しくは立上げて出力開始せしめる初期化手段とを設
け、前記制御部は、該初期化された後のパルス信号を前
記送信タイミング信号に位相同期させるように発生部を
制御するように構成する。
タイミング信号に基いてデータを送信するモデムに関
し、 早期に端末間とモデムの同期を確立する送信タイミン
グ制御方式を提供することを目的とし、 データ送信装置から送信データ信号及び所定の信号波
形の送信タイミング信号を入力し、該所定の信号波形を
有するパルス信号を発生する発生部と、該発生部を制御
して該パルス信号を外送信タイミング信号に位相同期せ
しめる制御部とを有して、該パルス信号に基いて該送信
データ信号から送信データを抽出し、変調して送信する
装置において、前記送信タイミング信号を所定周期でサ
ンプリングして立下がり若しくは立上がりの信号変化を
検出する検出手段と、該検出手段による信号変化検出
後、データ伝送速度によって決まる１ビット伝送時間の
整数倍の時間から前記サンプリング周期の半分の時間を
減じた時間の経過後に前記発生部を初期化し、検出手段
により検出された信号変化に対応してパルス信号を立下
げ若しくは立上げて出力開始せしめる初期化手段とを設
け、前記制御部は、該初期化された後のパルス信号を前
記送信タイミング信号に位相同期させるように発生部を
制御するように構成する。
本発明は、端末装置又はホスト計算機等のデータ端末
から送信データ信号と共に入力される送信タイミング信
号に基いてデータを送信するモデムに関する。
から送信データ信号と共に入力される送信タイミング信
号に基いてデータを送信するモデムに関する。
近年、オンライン、又はデータ通信システムが社会の
あらゆる分野に浸透し、端末装置又はコンピュータで扱
うディジタル信号をアナログ信号に変換して通信回線を
経由して伝送し、再びディジタル信号に変換して受信す
る変調器及び復調器、又は変復調器（以下、モデムとい
う）の性能がデータ伝送の高速化に伴って益々、重要に
なってきている。安定なデータ伝送を行うためデータ伝
送に先立って、相手局との位相同期を確立するためのト
レーニング期間が用意されている。特に、データ端末か
ら送信タイミング信号を受け取ってデータを送信するモ
デムにおいて、内部回路を送信タイミング信号に早期に
同期させ、トレーニング期間において相手局と位相同期
を確立して安定なデータ伝送を行うことが要求され、送
信タイミング信号に効率的に同期することができる送信
タイミング方式が望まれている。
あらゆる分野に浸透し、端末装置又はコンピュータで扱
うディジタル信号をアナログ信号に変換して通信回線を
経由して伝送し、再びディジタル信号に変換して受信す
る変調器及び復調器、又は変復調器（以下、モデムとい
う）の性能がデータ伝送の高速化に伴って益々、重要に
なってきている。安定なデータ伝送を行うためデータ伝
送に先立って、相手局との位相同期を確立するためのト
レーニング期間が用意されている。特に、データ端末か
ら送信タイミング信号を受け取ってデータを送信するモ
デムにおいて、内部回路を送信タイミング信号に早期に
同期させ、トレーニング期間において相手局と位相同期
を確立して安定なデータ伝送を行うことが要求され、送
信タイミング信号に効率的に同期することができる送信
タイミング方式が望まれている。
第３図は従来例を示すブロック及びタイミング図であ
る。全図を通じて同一符号は同一対象物を示す。
る。全図を通じて同一符号は同一対象物を示す。
図（ａ）において、 検出部3aは、データ端末から入力される送信タイミン
グ信号（Send Timing:以下、ST1という）を所定周期ｔ
でサンプリングして高レベルから低レベルへの変化を検
出して立下がり検出信号を出力する。
グ信号（Send Timing:以下、ST1という）を所定周期ｔ
でサンプリングして高レベルから低レベルへの変化を検
出して立下がり検出信号を出力する。
タイミング制御部2aは、検出部3aからのST1の立下が
り検出に基いてリセット信号を出力すると共に、ST1と
後述するST2の位相を比較してST2のST1に対する位相遅
れ／進みに従って＋／−信号を出力する。
り検出に基いてリセット信号を出力すると共に、ST1と
後述するST2の位相を比較してST2のST1に対する位相遅
れ／進みに従って＋／−信号を出力する。
パルス発生部1aは、発振器からのパルスをカウンタに
より計数してデータ伝送速度に対応する１ビット時間長
を周期とするデューティ比が１対１のバルス信号（以
下、ST2という）を発生すると共に、リセット信号が入
力された時はカウンタをリセトしてST2をオフ状態から
開始し、＋／−信号が入力された時は夫々、ST2の位相
を進める又は遅らせることによりST2をST1に追従させ同
期させる。
より計数してデータ伝送速度に対応する１ビット時間長
を周期とするデューティ比が１対１のバルス信号（以
下、ST2という）を発生すると共に、リセット信号が入
力された時はカウンタをリセトしてST2をオフ状態から
開始し、＋／−信号が入力された時は夫々、ST2の位相
を進める又は遅らせることによりST2をST1に追従させ同
期させる。
従って、図（ｂ）において、 データ端末からビット直列なSD、及びST1が入力され
る。
る。
検出部3aは所定の周期ｔ（例えば、８マイクロ秒）で
サンプリングしてST1の立下がりを検出し、立下がり検
出に基いて制御部2aはリセット信号を出力する。
サンプリングしてST1の立下がりを検出し、立下がり検
出に基いて制御部2aはリセット信号を出力する。
リセット信号によりパルス発生部1aはカウンタをリセ
ットしてST2をオフ状態から出力開始させ、以後のトレ
ーニングシーケンスにおいて、制御部2aから入力される
＋／−信号に従ってST2の位相をST1に追従させて同期を
図るように構成されている。
ットしてST2をオフ状態から出力開始させ、以後のトレ
ーニングシーケンスにおいて、制御部2aから入力される
＋／−信号に従ってST2の位相をST1に追従させて同期を
図るように構成されている。
上記のように従来方法によると、検出部3aは周期ｔで
サンプリングしてST1のオンからオフへの立下がりを検
出し、立下がり検出に基いて制御部2aはリセット信号を
出力してパルス発生部1aのカウンタをリセットし、オフ
状態から出力開始するST2をST1に追従させて規格精度内
に収めるように位相調整するが、第３図（ｂ）に示すよ
うにST1の立下がり直前にサンプリングが行われた場合
はST1とST2間に最大ｔの位相差を生じるので、以後の位
相調整によるキャリア変動に受信側が十分に追従できず
送受信局間で位相同期が確立せれずにトレーニング期間
を終了することにより伝送エラーを発生する恐れがある
という問題点があった。
サンプリングしてST1のオンからオフへの立下がりを検
出し、立下がり検出に基いて制御部2aはリセット信号を
出力してパルス発生部1aのカウンタをリセットし、オフ
状態から出力開始するST2をST1に追従させて規格精度内
に収めるように位相調整するが、第３図（ｂ）に示すよ
うにST1の立下がり直前にサンプリングが行われた場合
はST1とST2間に最大ｔの位相差を生じるので、以後の位
相調整によるキャリア変動に受信側が十分に追従できず
送受信局間で位相同期が確立せれずにトレーニング期間
を終了することにより伝送エラーを発生する恐れがある
という問題点があった。
本発明は、早期に端末間とモデムの同期を確立する送
信タイミング制御方式を提供することを目的とする。
信タイミング制御方式を提供することを目的とする。
第１は本発明の原理ブロック図を示す。
図において、 １は所定の信号波形を有するパルス信号を発生する発
生部、 ２は発生部１を制御してパルス信号をデータ送信装置
からの送信タイミング信号に位相同期せしめる制御部、 ３は送信タイミング信号を所定周期でサンプリングし
て立下がり若しくは立上がりの信号変化を検出する検出
手段、 ４は検出手段３による信号変化検出後、データ伝送速
度によって決まる１ビット伝送時間の整数倍の時間から
サンプリング周期の半分の時間を減じた時間の経過後に
発生部１を初期化し、検出手段２により検出された信号
変化に対応してパルス信号を立下げ若しくは立上げて出
力開始せしめる初期化手段である。
生部、 ２は発生部１を制御してパルス信号をデータ送信装置
からの送信タイミング信号に位相同期せしめる制御部、 ３は送信タイミング信号を所定周期でサンプリングし
て立下がり若しくは立上がりの信号変化を検出する検出
手段、 ４は検出手段３による信号変化検出後、データ伝送速
度によって決まる１ビット伝送時間の整数倍の時間から
サンプリング周期の半分の時間を減じた時間の経過後に
発生部１を初期化し、検出手段２により検出された信号
変化に対応してパルス信号を立下げ若しくは立上げて出
力開始せしめる初期化手段である。
従って、制御部２は、初期化された後のパルス信号を
送信タイミング信号に位相同期させるように発生部１を
制御するように構成されている。
送信タイミング信号に位相同期させるように発生部１を
制御するように構成されている。
本発明によれば、検出手段３は送信タイミング信号を
所定周期でサンプリングして立下がり若しくは立上がり
の信号変化を検出し、初期化手段４は検出手段３による
信号変化検出後、１ビット伝送時間の整数倍の時間から
サンプリング周期の半分の時間を減じた時間の経過後に
発生部１を初期化してパルス信号を低若しくは高レベル
から出力開始せしめ、制御部２は初期化された後のパル
ス信号を送信タイミング信号に位相同期させるように発
生部１を制御するので、位相誤差はサンプリング周期の
半分以下となり、容易にパルス信号を同期させることが
できる。
所定周期でサンプリングして立下がり若しくは立上がり
の信号変化を検出し、初期化手段４は検出手段３による
信号変化検出後、１ビット伝送時間の整数倍の時間から
サンプリング周期の半分の時間を減じた時間の経過後に
発生部１を初期化してパルス信号を低若しくは高レベル
から出力開始せしめ、制御部２は初期化された後のパル
ス信号を送信タイミング信号に位相同期させるように発
生部１を制御するので、位相誤差はサンプリング周期の
半分以下となり、容易にパルス信号を同期させることが
できる。
以下、本発明の実施例を第２図を参照して説明する。
全図を通じて同一符号は同一対象物を示す。第２図で第
１図に対応するものは一点鎖線で囲んである。
全図を通じて同一符号は同一対象物を示す。第２図で第
１図に対応するものは一点鎖線で囲んである。
図（ａ）において、 主制御部8bは、各部を制御して本発明に成るモデムの
機能を遂行せしめる。
機能を遂行せしめる。
初期化部4bは、データ伝送速度によって決まる１ビッ
ト時間長をＴ（例えば、9600bpsのとき約104マイクロ
秒）とするとき、検出部3aが周期ｔでサンプリングして
ST1の立下がりを検出した時点からＴ−t/2なる時間が経
過したときリセット信号を出力する。
ト時間長をＴ（例えば、9600bpsのとき約104マイクロ
秒）とするとき、検出部3aが周期ｔでサンプリングして
ST1の立下がりを検出した時点からＴ−t/2なる時間が経
過したときリセット信号を出力する。
タイミング制御部2bは、パルス発生部1aと共にPLL（P
hase−Locked Loop）回路の機能を果たし、位相を比較
してST2のST1に対する位相遅れ／進みに従って＋／−信
号を出力してST2をST1に同期せしめる。
hase−Locked Loop）回路の機能を果たし、位相を比較
してST2のST1に対する位相遅れ／進みに従って＋／−信
号を出力してST2をST1に同期せしめる。
データ組立部5bは、SDをST2によってサンプリングし
てビットを抽出し、ビットを変調する単位（例えば、96
00pbsでは４、4800bpsでは２単位等）の並列データに組
立てて主制御部8bに出力する。
てビットを抽出し、ビットを変調する単位（例えば、96
00pbsでは４、4800bpsでは２単位等）の並列データに組
立てて主制御部8bに出力する。
変調制御部7bは、主制御部8bから入力される変調単位
の並列データをスクランブルし変調して回線に送出す
る。
の並列データをスクランブルし変調して回線に送出す
る。
本発明の実施例の作用を図（ｂ）のタイミング図を参
照して説明する。
照して説明する。
データ端末からビット直列なSD、及びST1が入力され
る。
る。
検出部3aは所定の周期ｔ（例えば、８マイクロ秒）で
サンプリングしてST1の立下がりを検出して検出信号を
出力する。
サンプリングしてST1の立下がりを検出して検出信号を
出力する。
初期化部4bは、検出部3aがST1の立下がり検出した時
点からＴ−t/2なる時間が経過したときリセット信号を
出力し、パルス発生部1aはカウンタをリセットして低レ
ベルからST2を出力開始し、以後、タイミング制御部2b
からの＋／−信号に従ってST2の位相をST1に追従させて
同期させるように構成されている。
点からＴ−t/2なる時間が経過したときリセット信号を
出力し、パルス発生部1aはカウンタをリセットして低レ
ベルからST2を出力開始し、以後、タイミング制御部2b
からの＋／−信号に従ってST2の位相をST1に追従させて
同期させるように構成されている。
従って、カウンタをリセットしてST2をオフにした時
点のST1とST2の位相差は従来例に比して半分のt/2以下
となり、サンプリング周期によっては位相誤差を既に規
定精度内に収めることができ、また規定精度を外れる場
合でも容易に規格精度内の位相差に収めることができる
ので、トレーニング期間において確実に送受信局の同期
を確立することができる。
点のST1とST2の位相差は従来例に比して半分のt/2以下
となり、サンプリング周期によっては位相誤差を既に規
定精度内に収めることができ、また規定精度を外れる場
合でも容易に規格精度内の位相差に収めることができる
ので、トレーニング期間において確実に送受信局の同期
を確立することができる。
以上説明したように本発明によれば、従来例の方式に
小規模の回路追加又は変更によって、従来例の半分の位
相ずれの状態からPLL機能による同期化を開始すること
により迅速かつ円滑にST2を同期化することができるの
で、小型、低価格にして端末装置及び相手側モデムとの
同期を短時間に確立して安定な通信を行うことができる
ことができるという効果がある。
小規模の回路追加又は変更によって、従来例の半分の位
相ずれの状態からPLL機能による同期化を開始すること
により迅速かつ円滑にST2を同期化することができるの
で、小型、低価格にして端末装置及び相手側モデムとの
同期を短時間に確立して安定な通信を行うことができる
ことができるという効果がある。
第１図は本発明の原理ブロック図、 第２図は本発明の実施例を示すブロック及びタイミング
図、 第３図は従来例を示すブロック及びタイミング図であ
る。 図において、 １は発生部、1aはパルス発生部、 ２は制御部、 2a、2bはタイミング制御部、 ３は検出手段、3aは検出部、 ４は初期化手段、4bは初期化部、 5bはデータ組立部、7bは変調制御部、 8bは主制御部 を示す。
図、 第３図は従来例を示すブロック及びタイミング図であ
る。 図において、 １は発生部、1aはパルス発生部、 ２は制御部、 2a、2bはタイミング制御部、 ３は検出手段、3aは検出部、 ４は初期化手段、4bは初期化部、 5bはデータ組立部、7bは変調制御部、 8bは主制御部 を示す。
Claims (1)
- 【請求項１】データ送信装置から送信データ信号及び所
定の信号波形の送信タイミング信号を入力し、 該所定の信号波形を有するパルス信号を発生する発生部
（１）と、該発生部（１）を制御して該パルス信号を該
送信タイミング信号に位相同期せしめる制御部（２）と
を有して、該パルス信号に基いて該送信データ信号から
送信データを抽出し、変調して送信する装置において、 前記送信タイミング信号を所定周期でサンプリングして
立下がり若しくは立上がりの信号変化を検出する検出手
段（３）と、 該検出手段（３）による信号変化検出後、データ伝送速
度によって決まる１ビット伝送時間の整数倍の時間から
前記サンプリング周期の半分の時間を減じた時間の経過
後に前記発生部（１）を初期化し、検出手段（２）によ
り検出された信号変化に対応してパルス信号を立下げ若
しくは立上げて出力開始せしめる初期化手段（４）とを
設け、 前記制御部（２）は、該初期化された後のパルス信号を
前記送信タイミング信号に位相同期させるように発生部
（１）を制御することを特徴とする送信タイミング制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052006A JP2545918B2 (ja) | 1988-03-04 | 1988-03-04 | 送信タイミング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052006A JP2545918B2 (ja) | 1988-03-04 | 1988-03-04 | 送信タイミング制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01226240A JPH01226240A (ja) | 1989-09-08 |
| JP2545918B2 true JP2545918B2 (ja) | 1996-10-23 |
Family
ID=12902737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63052006A Expired - Fee Related JP2545918B2 (ja) | 1988-03-04 | 1988-03-04 | 送信タイミング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545918B2 (ja) |
-
1988
- 1988-03-04 JP JP63052006A patent/JP2545918B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01226240A (ja) | 1989-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI410791B (zh) | 用以傳送及接收複數個資料位元的裝置與方法 | |
| US11343067B2 (en) | Sampling point identification for low frequency asynchronous data capture | |
| US6072370A (en) | Clock extraction circuit | |
| US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
| JP2545918B2 (ja) | 送信タイミング制御方式 | |
| JPH10247903A (ja) | ビット同期回路 | |
| KR20190068546A (ko) | 론치 심볼들에 다중 클록 위상들을 사용하여 c-phy 인터페이스에서의 송신기 인코딩 지터의 감소 | |
| KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 | |
| US20060125665A1 (en) | System and method of oversampling high speed clock/data recovery | |
| JPS639700B2 (ja) | ||
| JPH052027B2 (ja) | ||
| EP0247189B1 (en) | Apparatus for encoding and transmitting signals | |
| JPH0337334B2 (ja) | ||
| US4051537A (en) | Facsimile receiving apparatus | |
| US20030053578A1 (en) | Synchronous receiver | |
| JP3427761B2 (ja) | 同期回路 | |
| US6219393B1 (en) | Semiconductor integrated circuit device | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| KR100392298B1 (ko) | 반전 클록을 이용한 동기식 통신시스템의 전송선로 길이연장장치 및 방법 | |
| JPH05244134A (ja) | データ同期回路 | |
| JPH0219044A (ja) | 位相調整回路 | |
| JPH0233238A (ja) | 調歩同期方式データの受信クロック再生回路 | |
| JPS63164539A (ja) | スペクトラム拡散電力線搬送波通信方式 | |
| JP3026391B2 (ja) | ビット列補償回路 | |
| JPS60126970A (ja) | フアクシミリ用変復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |