JP2545386B2 - Information recording device - Google Patents

Information recording device

Info

Publication number
JP2545386B2
JP2545386B2 JP62084826A JP8482687A JP2545386B2 JP 2545386 B2 JP2545386 B2 JP 2545386B2 JP 62084826 A JP62084826 A JP 62084826A JP 8482687 A JP8482687 A JP 8482687A JP 2545386 B2 JP2545386 B2 JP 2545386B2
Authority
JP
Japan
Prior art keywords
circuit
output
correction code
error detection
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62084826A
Other languages
Japanese (ja)
Other versions
JPS63251839A (en
Inventor
昭人 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62084826A priority Critical patent/JP2545386B2/en
Publication of JPS63251839A publication Critical patent/JPS63251839A/en
Application granted granted Critical
Publication of JP2545386B2 publication Critical patent/JP2545386B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、情報記録装置に係り、特に磁気ディスク記
録装置のように、書き込み直後の読み出しチェックが常
に期待できない情報記録装置において、情報書き込み時
に、書き込んでいる情報が正しく転送されてきたもので
あることを保証するために好適な情報記録装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information recording apparatus, and more particularly to an information recording apparatus such as a magnetic disk recording apparatus in which a read check immediately after writing cannot always be expected at the time of writing information. The present invention relates to an information recording apparatus suitable for ensuring that the information being written has been correctly transferred.

[従来の技術] 従来の情報記録装置を第2図に示す。[Prior Art] A conventional information recording apparatus is shown in FIG.

この第2図に示す従来技術では、計算機101から送ら
れてくる情報は、制御装置102により記録しやすい形式
に変換されて記録装置103に転送され、記録媒体に記録
される。
In the conventional technique shown in FIG. 2, the information sent from the computer 101 is converted by the control device 102 into a format that can be easily recorded, transferred to the recording device 103, and recorded in a recording medium.

前記制御装置102では、まずラインレシーバ104により
情報を受け取る。その出力は、誤り検出/訂正符号作成
回路106に入力される。この誤り検出/訂正符号作成回
路106は、再生時に再生された情報が正しいか、否かの
チェックを行い、かつ正しくない時はそれを訂正する能
力を持つ誤り訂正符号を作成する。この誤り訂正符号
は、計算機101より送られた情報のうしろに付加され
る。この誤り訂正符号の付加は、選択回路107によって
行われる。選択回路107の出力は、並列−直列変換器109
により直列データに変換され、さらに変調回路110によ
りMFM,RLL等の符号語に変換され、ラインドライバ112に
より転送ライン113を駆動し、記録装置103に送られる。
In the control device 102, the line receiver 104 first receives information. The output is input to the error detection / correction code creation circuit 106. The error detection / correction code creation circuit 106 checks whether or not the reproduced information is correct at the time of reproduction, and when it is not correct, creates an error correction code having the ability to correct it. This error correction code is added behind the information sent from the computer 101. The addition of this error correction code is performed by the selection circuit 107. The output of the selection circuit 107 is the parallel-serial converter 109.
Is converted into serial data by the modulation circuit 110 and further converted into code words such as MFM and RLL by the modulation circuit 110, and the transfer line 113 is driven by the line driver 112 and sent to the recording device 103.

前記記録装置103では、送られてきた記録情報をライ
ンレシーバ114で受け取り、フリップフロップ115を通し
てドライバ116に送り、ヘッド117で記録媒体に記録す
る。
In the recording device 103, the transmitted recording information is received by the line receiver 114, transmitted to the driver 116 through the flip-flop 115, and recorded on the recording medium by the head 117.

以上のような記録情報転送系において、回路の故障,
コネクタの接触不良,ケーブルの断線等により情報が正
確に転送されないことがある。この時、記録している情
報が正しくないことを見逃してしまうと、磁気テープ記
憶装置のようにリードアフタライトを行う装置ではよい
が、例えば磁気ディスク記憶装置のように、書き込み直
後の読み出しチェックが必ずしも期待できない装置では
正しくないファイルが続々と作成されてしまい、ファイ
ル後に読んでみたら全く読めなかったという、大きな事
故につながる場合がある。
In the above recorded information transfer system, circuit failure,
Information may not be transferred correctly due to poor contact of the connector or disconnection of the cable. At this time, if it is overlooked that the recorded information is incorrect, a device that performs read-after-write such as a magnetic tape storage device may be used, but a read check immediately after writing, such as a magnetic disk storage device, may be performed. If you don't necessarily expect the device, incorrect files will be created one after another, and if you try to read after the file, you may not be able to read at all, which may lead to a big accident.

この事故を避けるため、従来技術においても各機能ブ
ロックの単位に異常検出回路を設けているのが普通であ
る。
In order to avoid this accident, even in the prior art, it is usual to provide an abnormality detection circuit for each functional block.

これを第2図について説明すると、制御装置102で
は、レシーバ104の出力のパリティをチェックするパリ
ティ異常検出回路105、誤り検出/訂正符号作成回路106
の異常検出回路108、変調回路110の異常を検出する異常
検出回路111等があり、記録装置103では記録中にもかか
わらず記録電流が流れていないこと、あるいは記録電流
の方向が切り換わっていないことを検出する異常検出回
路118がある。
This will be described with reference to FIG. 2. In the control device 102, the parity abnormality detection circuit 105 for checking the parity of the output of the receiver 104 and the error detection / correction code creation circuit 106.
There is an abnormality detection circuit 108, an abnormality detection circuit 111 for detecting an abnormality of the modulation circuit 110, etc., and the recording current is not flowing in the recording apparatus 103 even though recording is being performed, or the direction of the recording current is not switched. There is an abnormality detection circuit 118 that detects this.

なお、第2図中、符号119はヘッドに流れる記録電流
を示す。
In FIG. 2, reference numeral 119 indicates a recording current flowing through the head.

次に、前記異常検出回路118の動作を第3図により説
明する。
Next, the operation of the abnormality detection circuit 118 will be described with reference to FIG.

正常時には、ヘッドに流れる記録電流119は第3図
(a)に示すように、必ずある周期で反転する。したが
って、第3図(b)のように、ある一定時間以上電流が
反転しない場合は異常と判断し、異常検出信号をアクテ
ィブにするようになっている。
In a normal state, the recording current 119 flowing through the head is always inverted at a certain period as shown in FIG. Therefore, as shown in FIG. 3 (b), when the current does not reverse for a certain period of time, it is determined to be abnormal, and the abnormality detection signal is activated.

なお、この種の装置に関連する従来技術には、例えば
特願昭60−189582号公報に記載された技術がある。
A conventional technique related to this type of device is, for example, a technique described in Japanese Patent Application No. 60-189582.

[発明が解決しようとする問題点] 前記従来技術は、制御装置102の異常検出回路105,10
8,111ではパリティチェック方式であるため、単一ビッ
トのエラーは検出できるが、複数ビットのエラーは検出
できないという問題がある。
[Problems to be Solved by the Invention] In the related art, the abnormality detection circuits 105 and 10 of the control device 102 are disclosed.
Since the 8111 uses the parity check method, there is a problem that a single-bit error can be detected, but a multi-bit error cannot be detected.

また、従来技術の記録装置103の異常検出回路118で
は、前述のように、ある一定時間データが全くこない、
つまり通常1バイト〜数バイト、データが送られてこな
い時にのみ、異常を検出できるようになっているため、
数ビットのデータの落ち込み,わき出しは検出できない
という問題があった。この時間を短くして精度よく検出
しようとしても限界があり、特に現在高記録密度化に最
適とされているRLL符号を採用した場合には正常なデー
タで、データの間隔が2〜8(1to7方式),3〜8(2to7
方式)の間を取り得るので、数ビットのデータの落ち込
み,わき出しを前記従来技術で行うことは原理的に不可
能であった。
Further, in the abnormality detection circuit 118 of the recording device 103 of the prior art, as described above, data does not come at all for a certain period of time.
In other words, it is usually possible to detect an anomaly only when no data is sent from 1 byte to several bytes.
There was a problem that a drop in the data of a few bits and an abandonment could not be detected. There is a limit in trying to detect this accurately by shortening this time. Especially, when the RLL code which is currently optimized for high recording density is adopted, it is normal data and the data interval is 2 to 8 (1to7 Method), 3 to 8 (2to7
However, it is impossible in principle to perform drop-in and pull-out of several bits of data by the above-mentioned conventional technique.

また、数ビットのデータの落ち込み,わき出しという
障害は、コネクタの接触不良,ラインドライバおよびラ
インレシーバの間欠的故障,転送ラインの半断線等によ
り発生し得る。特に、最近はデータ転送レートが高速に
なっているため、信号の振幅も十分取れない。また、外
来ノイズに対して強くするために差動モードで転送する
ことが多いが、この場合、片側のラインが断線すると、
振幅マージンがなくなり、前記障害が発生しやすくな
る。
Further, a failure such as a drop of several bits of data or a side opening may occur due to a contact failure of a connector, an intermittent failure of a line driver and a line receiver, a half disconnection of a transfer line, or the like. Particularly, since the data transfer rate has recently become high, the amplitude of the signal cannot be sufficiently obtained. In addition, in order to strengthen against external noise, it is often transferred in differential mode. In this case, if one line is disconnected,
Since the amplitude margin is lost, the above-mentioned trouble is likely to occur.

さらに、記録装置内部のフリップフロップ等の書き込
み情報転送回路の間欠的故障に対しても、前記従来技術
は無効であった。
Further, the prior art is also ineffective against the intermittent failure of the write information transfer circuit such as the flip-flop in the recording device.

本発明の目的は、前記従来技術の問題を解決し、書き
込み情報転送系における単一ビットの情報の落ち込み,
わき出しのような間欠的な異常を正確に検出し得る情報
記録装置を提供することにある。
An object of the present invention is to solve the above-mentioned problems of the prior art, and to reduce a single bit of information in a write information transfer system.
An object of the present invention is to provide an information recording device capable of accurately detecting an intermittent abnormality such as a barking.

[問題点を解決するための手段] 本発明の情報記録装置は、制御装置と記録装置とから
構成されている。このうち、制御装置は、上位装置から
送信される書き込み情報を受信する第1のラインレシー
バと、第1のラインレシーバの出力を受けて誤り検出/
訂正符号を作成する誤り検出/訂正符号作成回路と、第
1のラインレシーバの出力と誤り検出/訂正符号作成回
路から出力される誤り検出/訂正符号を順次選択出力す
る選択回路と、選択回路の出力を並列/直列変換する並
列/直列変換回路と、並列/直列変換回路の出力を変調
する変調回路と、変調回路の出力を情報転送ラインへ出
力するラインドライバとを含んで構成される。また、記
録装置は、制御装置から情報転送ラインを介して転送さ
れる書き込み情報と誤り検出/訂正符号とを受信する第
2のラインレシーバと、第2のラインレシーバの出力を
受けてヘッドに記録電流を出力するドライバとを含んで
構成される。以上の構成を前提にして、本発明の情報記
録装置は、次の特徴を有している。
[Means for Solving Problems] The information recording apparatus of the present invention comprises a control device and a recording device. Of these, the control device receives the write information transmitted from the host device and the first line receiver, and receives the output of the first line receiver to perform error detection / error detection.
An error detection / correction code creation circuit for creating a correction code; a selection circuit for sequentially selecting and outputting the output of the first line receiver and the error detection / correction code output from the error detection / correction code creation circuit; It is configured to include a parallel / serial conversion circuit that performs parallel / serial conversion of the output, a modulation circuit that modulates the output of the parallel / serial conversion circuit, and a line driver that outputs the output of the modulation circuit to the information transfer line. Further, the recording device records on the head by receiving a second line receiver for receiving the write information and the error detection / correction code transferred from the control device through the information transfer line, and an output of the second line receiver. And a driver that outputs a current. Based on the above configuration, the information recording apparatus of the present invention has the following features.

すなわち、上記制御装置は、上記ドライバから書き込
み情報に相当する記録電流が出力される期間を示す制御
信号を出力するコントロール回路を備え、かつ上記制御
装置の変調回路は上記ドライバから出力される記録電流
を復調するためのクロック信号を出力する手段を備え、
上記記録装置は、上記ドライバから出力される記録電流
と上記クロック信号を受けて、記録電流を復調する復調
回路と、復調回路の出力と上記制御信号を受けて、書き
込み情報に相当する記録電流の復調回路の出力につい
て、前記誤り検出/訂正符号を検査する誤り検出/訂正
符号検査回路とを備えている。
That is, the control device includes a control circuit that outputs a control signal that indicates a period during which a recording current corresponding to write information is output from the driver, and the modulation circuit of the control device includes a recording current output from the driver. A means for outputting a clock signal for demodulating
The recording device receives a recording current output from the driver and the clock signal, demodulates the recording current, receives an output of the demodulation circuit and the control signal, and outputs a recording current corresponding to write information. The demodulation circuit is provided with an error detection / correction code inspection circuit for inspecting the error detection / correction code.

[作用] 書き込み情報とそのうしろに付加された誤り検出/訂
正符号とを、その誤り検出/訂正符号作成回路と同じ手
法による誤り検出/訂正符号検査回路に入力すると、EC
C手法によって、情報に誤りがない時は結果が0(零)
となる。
[Operation] When the write information and the error detection / correction code added behind it are input to the error detection / correction code check circuit using the same method as the error detection / correction code creation circuit, EC
With the C method, the result is 0 (zero) when there is no error in the information.
Becomes

本発明では、記録装置に誤り検出/訂正符号検査回路
を設けており、制御装置から送られてくる書き込み情報
を、制御装置内の誤り検出/訂正符号作成回路と同じア
ルゴリズムの前記誤り検出/訂正符号検査回路に入力
し、その結果が0になるか,否かを判定する。
According to the present invention, the recording device is provided with an error detection / correction code check circuit, and the write information sent from the control device is subjected to the error detection / correction of the same algorithm as the error detection / correction code creation circuit in the control device. It is input to the code check circuit, and it is determined whether the result becomes 0 or not.

これにより、本発明では制御装置から記録装置に送ら
れてくる書き込み情報の単一ビットの落ち込み,わき出
しのような間欠的な異常を正確に検出することができ
る。
As a result, according to the present invention, it is possible to accurately detect an intermittent abnormality such as a drop or a single bit of write information sent from the control device to the recording device.

[実施例] 以下、本発明の実施例を図面により説明する。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。 FIG. 1 is a block diagram showing one embodiment of the present invention.

この第1図に示す実施例の情報記録装置は、上位装置
としての計算機101に連結された制御装置1と、これに
接続された記録装置2とを備えている。
The information recording apparatus of the embodiment shown in FIG. 1 comprises a control apparatus 1 connected to a computer 101 as a higher-level apparatus and a recording apparatus 2 connected to this.

前記制御装置1は、ラインレシーバ3と、誤り検出/
訂正符号を作成する手段としての誤り検出/訂正符号作
成回路4と、選択回路5と、並列−直列変換回路と、変
調回路7と、ラインドライバ8と、コントロール回路9
と、パリティ異常検出回路20とを有している。
The control device 1 includes a line receiver 3 and error detection /
Error detection / correction code creation circuit 4 as means for creating a correction code, selection circuit 5, parallel-serial conversion circuit, modulation circuit 7, line driver 8, and control circuit 9
And a parity abnormality detection circuit 20.

前記記録装置2は、ラインレシーバ10と、フリップフ
ロップ11と、ドライバ12と、ヘッド13と、復調器14と、
誤り検出/訂正符号を検査する手段としての誤り検出/
訂正符号検査回路15とを有している。
The recording device 2 includes a line receiver 10, a flip-flop 11, a driver 12, a head 13, a demodulator 14,
Error detection / error detection as a means of checking the correction code /
It has a correction code checking circuit 15.

前記制御装置1のラインドライバ8と記録装置2のラ
インレシーバ10とは、情報転送ライン16で結ばれてい
る。
The line driver 8 of the control device 1 and the line receiver 10 of the recording device 2 are connected by an information transfer line 16.

次に、前記実施例の情報記録装置と誤り検出/訂正符
号検査回路15の動作を説明する。
Next, the operations of the information recording apparatus and the error detection / correction code inspection circuit 15 of the above embodiment will be described.

上位装置としての計算機101より送られてくる書き込
み情報は、制御装置1のラインレシーバ3を通って誤り
検出/訂正符号作成回路4に入力されると同時に、選択
回路5に入力される。
The write information sent from the computer 101 as the host device is input to the error detection / correction code creation circuit 4 through the line receiver 3 of the control device 1, and at the same time, to the selection circuit 5.

前記選択回路5は、計算機101から送られてくる書き
込み情報が終了するまでは前記書き込み情報を出力し、
終了した後は誤り検出/訂正符号作成回路4の出力であ
る誤り検出/訂正符号を出力するように制御される。
The selection circuit 5 outputs the write information until the write information sent from the computer 101 is completed,
After the completion, the error detection / correction code generation circuit 4 is controlled to output the error detection / correction code.

前記選択回路5の出力は、制御装置1の並列−直列変
換回路6により直列データに変換され、さらに変調回路
7により記録媒体(図示せず)に記録する形式に符号化
される。
The output of the selection circuit 5 is converted into serial data by the parallel-serial conversion circuit 6 of the control device 1, and further encoded by the modulation circuit 7 in a format for recording on a recording medium (not shown).

前記変調回路7により符号化された信号は、ラインド
ライバ8により情報転送ライン16を通じて記録装置2に
送られる。
The signal encoded by the modulation circuit 7 is sent by the line driver 8 to the recording device 2 through the information transfer line 16.

前記記録装置2は、前記符号化された信号をラインレ
シーバ10により受け取り、フリップフロップ11で反転
し、ドライバ12により記録媒体に記録する。
The recording device 2 receives the encoded signal by the line receiver 10, inverts it by the flip-flop 11, and records it on the recording medium by the driver 12.

この実施例では、制御装置1により変調したデータを
記録装置2に転送する方式のため、記録装置2で復調す
る必要がある。このためのクロック信号17を制御装置1
から記録装置2に送る。また、書き込み情報の始まりと
終わりのタイミングを記録装置2に教えるための制御信
号18も、制御装置1から記録装置2に送る。
In this embodiment, since the data modulated by the control device 1 is transferred to the recording device 2, the recording device 2 needs to demodulate. The clock signal 17 for this is supplied to the control device 1
To the recording device 2. Further, a control signal 18 for instructing the recording device 2 of the start and end timings of the write information is also sent from the control device 1 to the recording device 2.

前記記録装置2では、ラインドライバ12から出力され
る記録電流13と全く等しい記録電流が復調回路14に入力
される。復調回路14は、上記クロック信号を使って上記
記録電流を復調し、復調されたデータを制御装置1の誤
り検出/訂正符号作成回路4と同じアルゴリズムを持っ
た誤り検出/訂正符号検査回路15に入力し、制御信号18
がアクティブになっている間、誤り検出/訂正符号検査
回路15を動作させる。これによって、誤り検出/訂正符
号検査回路15は、書き込み情報の抽出を行う。そして、
制御信号18が落ちたら、誤り検出/訂正符号検査回路15
を停止させ、ECC手法により結果が0か,否かを判定
し、0でない時は異常検出信号19を上げて計算機101に
知らせる。
In the recording device 2, a recording current exactly equal to the recording current 13 output from the line driver 12 is input to the demodulation circuit 14. The demodulation circuit 14 demodulates the recording current using the clock signal and transfers the demodulated data to an error detection / correction code check circuit 15 having the same algorithm as the error detection / correction code creation circuit 4 of the control device 1. Enter and control signal 18
The error detection / correction code check circuit 15 is operated while the signal is active. As a result, the error detection / correction code inspection circuit 15 extracts the write information. And
When the control signal 18 drops, the error detection / correction code check circuit 15
Is stopped, and whether the result is 0 or not is determined by the ECC method, and when it is not 0, the abnormality detection signal 19 is raised to notify the computer 101.

なお、記録装置2内で変調する方式の場合は、記録装
置2で復調し直す必要がないので、クロック信号17、復
調回路14は不要となる。
In the case of the method of modulating in the recording device 2, since it is not necessary to demodulate again in the recording device 2, the clock signal 17 and the demodulation circuit 14 are unnecessary.

この実施例によれば、制御装置1から送られてくる書
き込み情報を、記録装置2に設けた、制御装置1内の誤
り検出/訂正符号作成回路4と同じアルゴリズムを持っ
た誤り検出/訂正符号検査回路15に入力し、その結果が
0になるか,否かを判定するようにしているので、書き
込み情報転送系における単一ビットの情報の落ち込み,
わき出しのような間欠的な異常を高い信頼度で検出する
ことができる。
According to this embodiment, the write information sent from the control device 1 has an error detection / correction code having the same algorithm as the error detection / correction code creation circuit 4 in the control device 1 provided in the recording device 2. Since it is inputted to the inspection circuit 15 and it is determined whether or not the result becomes 0, the drop of single bit information in the write information transfer system,
It is possible to detect intermittent abnormalities such as bleeding with high reliability.

[発明の効果] 以上説明した本発明によれば、記録装置に、制御装置
内に設けられた誤り検出/訂正符号作成回路と同じアル
ゴリズムを持った誤り検出/訂正符号検査回路を設け、
制御装置から送られてくる書き込み情報を、前記誤り検
出/訂正符号検査回路に入力し、その結果が0になる
か,否かを判定するようにしているので、書き込み情報
転送系における単一ビットの情報の落ち込み,わき出し
のような間欠的な異常を正確に検出できる結果、故障が
発生してもそれに気付かずに不正ファイルを作成し続け
る不具合を防止できる効果があり、ひいては情報記録装
置の信頼性の向上を図り得る効果がある。
According to the present invention described above, the recording device is provided with the error detection / correction code check circuit having the same algorithm as the error detection / correction code creation circuit provided in the control device,
Since the write information sent from the control device is input to the error detection / correction code check circuit and whether the result becomes 0 or not is determined, a single bit in the write information transfer system is used. As a result of being able to accurately detect an intermittent abnormality such as a drop in information or a side effect, even if a failure occurs, there is an effect that it is possible to prevent the trouble of continuing to create an illegal file without noticing it, and eventually the information recording apparatus. There is an effect that the reliability can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
従来技術を示すブロック図、第3図は従来技術における
記録装置内の異常検出回路の作用説明図である。 101……上位装置としての計算機、1……制御装置、2
……記録装置、4……誤り検出/訂正符号作成回路、15
……誤り検出/訂正符号を検査する手段としての誤り検
出/訂正符号検査回路、16……情報転送ライン。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing a conventional technique, and FIG. 3 is an operation explanatory diagram of an abnormality detection circuit in a recording apparatus in the conventional technique. 101: Computer as a higher-level device, 1 ... Control device, 2
...... Recording device, 4 …… Error detection / correction code creation circuit, 15
...... Error detection / correction code inspection circuit as means for inspecting error detection / correction code, 16 ...... Information transfer line.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】上位装置から送信される書き込み情報を受
信する第1のラインレシーバと、第1のラインレシーバ
の出力を受けて誤り検出/訂正符号を作成する誤り検出
/訂正符号作成回路と、第1のラインレシーバの出力と
誤り検出/訂正符号作成回路から出力される誤り検出/
訂正符号を順次選択出力する選択回路と、選択回路の出
力を並列/直列変換する並列/直列変換回路と、並列/
直列変換回路の出力を変調する変調回路と、変調回路の
出力を情報転送ラインへ出力するラインドライバとから
成る制御装置と、 制御装置から情報転送ラインを介して転送される書き込
み情報と誤り検出/訂正符号とを受信する第2のライン
レシーバと、第2のラインレシーバの出力を受けてヘッ
ドに記録電流を出力するドライバとから成る記録装置と を含んで構成される情報記録装置において、 上記制御装置は、上記ドライバから書き込み情報に相当
する記録電流が出力される期間を示す制御信号を出力す
るコントロール回路を備え、かつ上記制御装置の変調回
路は上記ドライバから出力される記録電流を復調するた
めのクロック信号を出力する手段を備え、 上記記録装置は、上記ドライバから出力される記録電流
と上記クロック信号を受けて、記録電流を復調する復調
回路と、復調回路の出力と上記制御信号を受けて、書き
込み情報に相当する記録電流の復調回路の出力につい
て、前記誤り検出/訂正符号を検査する誤り検出/訂正
符号検査回路とを 備えたことを特徴とする情報記録装置。
1. A first line receiver for receiving write information transmitted from a host device, and an error detection / correction code creation circuit for receiving the output of the first line receiver and creating an error detection / correction code. The output of the first line receiver and the error detection / correction detection / correction code output from the code generation circuit
A selection circuit for sequentially selecting and outputting the correction code; a parallel / serial conversion circuit for parallel / serial conversion of the output of the selection circuit;
A control device including a modulation circuit that modulates the output of the serial conversion circuit and a line driver that outputs the output of the modulation circuit to an information transfer line, and write information transferred from the control device through the information transfer line and error detection / An information recording apparatus including a second line receiver for receiving a correction code and a driver for receiving an output of the second line receiver and outputting a recording current to a head, The device includes a control circuit that outputs a control signal indicating a period in which the recording current corresponding to the write information is output from the driver, and the modulation circuit of the control device demodulates the recording current output from the driver. The recording device outputs the clock current and the recording current output from the driver. A demodulation circuit for receiving and demodulating the recording current, and an output of the demodulation circuit and the control signal for receiving the output of the demodulation circuit of the recording current corresponding to the write information and detecting the error detection / correction code An information recording device comprising a correction code checking circuit.
JP62084826A 1987-04-08 1987-04-08 Information recording device Expired - Lifetime JP2545386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62084826A JP2545386B2 (en) 1987-04-08 1987-04-08 Information recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62084826A JP2545386B2 (en) 1987-04-08 1987-04-08 Information recording device

Publications (2)

Publication Number Publication Date
JPS63251839A JPS63251839A (en) 1988-10-19
JP2545386B2 true JP2545386B2 (en) 1996-10-16

Family

ID=13841565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62084826A Expired - Lifetime JP2545386B2 (en) 1987-04-08 1987-04-08 Information recording device

Country Status (1)

Country Link
JP (1) JP2545386B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242238A (en) * 1999-02-23 2000-09-08 Sony Corp Liquid crystal display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339025A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Writing control system for magnetic disc pack, etc.
JPS5452513A (en) * 1977-10-04 1979-04-25 Fujitsu Ltd Write control system of floppy disc apparatus

Also Published As

Publication number Publication date
JPS63251839A (en) 1988-10-19

Similar Documents

Publication Publication Date Title
EP0703581B1 (en) Preprocess method, information read/write method, input/output device and read/write device
US5216677A (en) Data reproducing apparatus
JP2545386B2 (en) Information recording device
US5499147A (en) Rotary head recording and reproduction apparatus with memory and method of operation which compares a reproduced signal with an original signal
US3423744A (en) Binary magnetic recording system
JP2589673B2 (en) Address data detection device
JPS60176136A (en) Data recording method in magnetic recording and reproducing device
JPS6168778A (en) Magnetic disc device
JPH0785608A (en) Storage device
JPS62252580A (en) Malfunction detecting system in digital recording and reproducing device
JPH02244409A (en) Magnetic tape device
JPH04337570A (en) Error deciding method in information recording and reproducing device
JPS6320777A (en) Test system for data recording/reproducing device
JPS6390075A (en) Digital signal demodulator
JPH087949B2 (en) Writing circuit
JPH0223577A (en) Magnetic recording and reproducing device
JPH0568790B2 (en)
JPH08212713A (en) Data recorder
JPS62259264A (en) Recording and reproducing system for magnetic card reader
JPH11328677A (en) Reproducing apparatus
JPH1021657A (en) Error correcting device
JPH0377591B2 (en)
JPH07200330A (en) Fault detection diagnostic device
JPH0574060A (en) Optical recording and reproducing device
JPH06203490A (en) Error correction circuit