JP2545372B2 - 負荷制御回路装置 - Google Patents
負荷制御回路装置Info
- Publication number
- JP2545372B2 JP2545372B2 JP61238178A JP23817886A JP2545372B2 JP 2545372 B2 JP2545372 B2 JP 2545372B2 JP 61238178 A JP61238178 A JP 61238178A JP 23817886 A JP23817886 A JP 23817886A JP 2545372 B2 JP2545372 B2 JP 2545372B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- circuit device
- control circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は特許請求の範囲第１項の上位概念に記載の誘
導リアクタンス成分をもつ負荷を電気的に制御する回路
装置に関する。
導リアクタンス成分をもつ負荷を電気的に制御する回路
装置に関する。
従来の公知技術とその問題点 この種の回路装置はたとえば西独特許出願公告第2013
012号公報から公知である。
012号公報から公知である。
誘導成分をもつ前記の負荷はたとえば電磁石とか電磁
石弁である。この種の電磁弁の制御のさいにはその吸引
時間にとつて決定的なのは電磁弁に印加されている電圧
である。たとえば自動車に電磁弁を使用するばあいには
搭載電源電圧が強い変動を伴う。
石弁である。この種の電磁弁の制御のさいにはその吸引
時間にとつて決定的なのは電磁弁に印加されている電圧
である。たとえば自動車に電磁弁を使用するばあいには
搭載電源電圧が強い変動を伴う。
それゆえこのような用途では回路を改良して、電圧が
制限されるにもかかわらず電磁弁がより迅速に動作する
か、ないしは切換時間が同じ場合電磁弁の設計が変更で
きるようにすることが重要である。これは同様に他の負
荷にも適用される。
制限されるにもかかわらず電磁弁がより迅速に動作する
か、ないしは切換時間が同じ場合電磁弁の設計が変更で
きるようにすることが重要である。これは同様に他の負
荷にも適用される。
発明の構成 このような改良は特許請求の範囲第１項の特徴部分の
記載の構成によつて達成される。本発明の他の構成およ
びその有利な使用は特許請求の範囲第２項以下に記載さ
れている。その他の利点は以下の図に基づく説明から明
らかである。
記載の構成によつて達成される。本発明の他の構成およ
びその有利な使用は特許請求の範囲第２項以下に記載さ
れている。その他の利点は以下の図に基づく説明から明
らかである。
実施例 第１図において１で使用電源（たとえば搭載電源）の
一方の電源端子が、２で電磁弁が示されている。電磁弁
２に直列に電力トランジスタT2のエミツタ・コレクタ区
間および接地した測定抵抗が接続されている。
一方の電源端子が、２で電磁弁が示されている。電磁弁
２に直列に電力トランジスタT2のエミツタ・コレクタ区
間および接地した測定抵抗が接続されている。
電力トランジスタT2はドライバトランジスタT1と共に
いわゆるダーリントン回路を形成する。トランジスタT1
がそのベースに印加される切換信号で制御されることに
よつて電磁弁２が作動される。本実施例では端子６に印
加される信号Ｅによつて制御が行なわれ、それによつて
制御コンパレータ４が能動化され、それが次に制御増幅
器５およびトランジスタT1を介して電力トランジスタT2
を電導通制御する。電磁弁２を流れる電流の立上りはた
とえば第２図ａの曲線20に対応して行なわれる。測定抵
抗３、制御コンパレータ４および制御増幅器５は、電磁
弁２を流れる所定の動作電流に到達するとその都度制御
20が電磁弁２が吸引状態に保持される程度に短時間中断
される。
いわゆるダーリントン回路を形成する。トランジスタT1
がそのベースに印加される切換信号で制御されることに
よつて電磁弁２が作動される。本実施例では端子６に印
加される信号Ｅによつて制御が行なわれ、それによつて
制御コンパレータ４が能動化され、それが次に制御増幅
器５およびトランジスタT1を介して電力トランジスタT2
を電導通制御する。電磁弁２を流れる電流の立上りはた
とえば第２図ａの曲線20に対応して行なわれる。測定抵
抗３、制御コンパレータ４および制御増幅器５は、電磁
弁２を流れる所定の動作電流に到達するとその都度制御
20が電磁弁２が吸引状態に保持される程度に短時間中断
される。
本発明にしたがつて電源端子１と電力トランジスタT2
のベース（ないしはT1のエミツタ）との間にさらに別の
トランジスタT3のエミツタ・コレクタ区間と制限抵抗７
との直列回路が挿入されている。このトランジスタを制
御するため反転素子８および９、双安定素子10および論
理積ゲート11が設けられている。
のベース（ないしはT1のエミツタ）との間にさらに別の
トランジスタT3のエミツタ・コレクタ区間と制限抵抗７
との直列回路が挿入されている。このトランジスタを制
御するため反転素子８および９、双安定素子10および論
理積ゲート11が設けられている。
端子６への制御信号Ｅの印加によつて反転素子８を介
して双安定素子10の切換が生じ、その結果Ｑ出力側に信
号が送出される（第２図ｂおよびｃの信号変化参照）。
反転素子９によつて信号はまた論理積ゲート11の第２の
入力側にも印加され、トランジスタT3が制御される。そ
れによつてトランジスタT2のベースに通常のダーリント
ン回路のばあいよりも相当大きな電流が流れる。この電
流は抵抗７によつて制限される。そこでトランジスタT2
のコレクタの電圧は次のようになる。
して双安定素子10の切換が生じ、その結果Ｑ出力側に信
号が送出される（第２図ｂおよびｃの信号変化参照）。
反転素子９によつて信号はまた論理積ゲート11の第２の
入力側にも印加され、トランジスタT3が制御される。そ
れによつてトランジスタT2のベースに通常のダーリント
ン回路のばあいよりも相当大きな電流が流れる。この電
流は抵抗７によつて制限される。そこでトランジスタT2
のコレクタの電圧は次のようになる。
UT2＝UCEsatl＋IE2・RM その結果トランジスタT2は飽和に達する。しかしベー
ス電流およびコレクタ電流の関数としての飽和電圧は標
準ダーリントンのばあいよりも相当低い。第２図ａに電
磁弁２を流れる電流IMVの変化は曲線21で示されてい
る。電流立上りが通常よりも大きく、到達可能な最終値
も（P1で）より高いことがわかる。それによつて電磁弁
はまたより早期に切換わる。
ス電流およびコレクタ電流の関数としての飽和電圧は標
準ダーリントンのばあいよりも相当低い。第２図ａに電
磁弁２を流れる電流IMVの変化は曲線21で示されてい
る。電流立上りが通常よりも大きく、到達可能な最終値
も（P1で）より高いことがわかる。それによつて電磁弁
はまたより早期に切換わる。
電流値ＥがP3に到達すると（これはコンパレータ４に
よつて検出される）、まず制御増幅器５からのトランジ
スタT1の制御が所定の時間中断されるが、しかし制御コ
ンパレータ４の出力信号によつて双安定素子10もリセツ
トされ、それによつてトランジスタT3は作動しないよう
にされる。それと共に電磁弁２はもはや制御されず、電
磁弁の電圧は徐々に降下する（P3以後の曲線を参照）。
しかし電磁弁２の復旧が起こる前に、制御回路を介して
新たな制御が行なわれる。双安定素子10は新たに到来す
るＥ信号によつてはじめて再セツト可能なので、トラン
ジスタT3はしや断されたままである。つまりトランジス
タT3は常に電磁弁２の制御が開始したばあいにのみ作動
するようになる。
よつて検出される）、まず制御増幅器５からのトランジ
スタT1の制御が所定の時間中断されるが、しかし制御コ
ンパレータ４の出力信号によつて双安定素子10もリセツ
トされ、それによつてトランジスタT3は作動しないよう
にされる。それと共に電磁弁２はもはや制御されず、電
磁弁の電圧は徐々に降下する（P3以後の曲線を参照）。
しかし電磁弁２の復旧が起こる前に、制御回路を介して
新たな制御が行なわれる。双安定素子10は新たに到来す
るＥ信号によつてはじめて再セツト可能なので、トラン
ジスタT3はしや断されたままである。つまりトランジス
タT3は常に電磁弁２の制御が開始したばあいにのみ作動
するようになる。
第３図の実施例では部分１′から11′およびT1′から
T3′までは第１図の相応する部分１から11およびT1から
T3までに対応するが、ただし制御コンパレータ４′はこ
こでは２つの比較閾値に切換え可能であり、５′は制御
フリツプ・フロツプであり、電磁弁２′は３つの切換位
置を有する。
T3′までは第１図の相応する部分１から11およびT1から
T3までに対応するが、ただし制御コンパレータ４′はこ
こでは２つの比較閾値に切換え可能であり、５′は制御
フリツプ・フロツプであり、電磁弁２′は３つの切換位
置を有する。
しかしこのばあいにはさらに端子６″から11′までに
よつて構成されるトランジスタT3′の第２の制御回路が
設けられている。両制御回路は論理和ゲート30を介して
トランジスタT3′に作用する。端子６′および６″に印
加される信号ＥおよびＡは電磁弁２′を異なる作用位置
をもたらす。これは、制御器３′,5′によつて電流の立
上りが異なる電流値で中断されることによつて実現され
る。これは第４図に示されており、同図にはＥ信号によ
つて電磁弁電流が増加し、次に制御器３′から５′まで
によつて平均してある値に保持され（０〜6m sec）、Ａ
信号が発生すると電流がさらに増加し、次に（約14m se
c以降）ふたたび制御によつて平均して一定に保たれる
ということが示されている。またこの図でＯ信号（論理
和ゲート30）のためT3が立上り期にのみ作動することが
わかる。破線で記入された変化はT3の作用のない立上り
を示す。クロツク制御は次のように動作する。抵抗３′
を流れる電流が入力側６′または６″にあらかじめ与え
られた値に達すると、コンパレータ４′によつてパルス
が制御フリツプ・フロツプ５′ならびにフリツプ・フロ
ツプ10′および10″に与えられる。制御フリツプ・フロ
ツプ５′はクロツク入力側を介してリセツトパルスが与
えられ、その結果電流がふたたび測定抵抗３′を流れる
まで、トランジスタT1およびT2をしや断する。
よつて構成されるトランジスタT3′の第２の制御回路が
設けられている。両制御回路は論理和ゲート30を介して
トランジスタT3′に作用する。端子６′および６″に印
加される信号ＥおよびＡは電磁弁２′を異なる作用位置
をもたらす。これは、制御器３′,5′によつて電流の立
上りが異なる電流値で中断されることによつて実現され
る。これは第４図に示されており、同図にはＥ信号によ
つて電磁弁電流が増加し、次に制御器３′から５′まで
によつて平均してある値に保持され（０〜6m sec）、Ａ
信号が発生すると電流がさらに増加し、次に（約14m se
c以降）ふたたび制御によつて平均して一定に保たれる
ということが示されている。またこの図でＯ信号（論理
和ゲート30）のためT3が立上り期にのみ作動することが
わかる。破線で記入された変化はT3の作用のない立上り
を示す。クロツク制御は次のように動作する。抵抗３′
を流れる電流が入力側６′または６″にあらかじめ与え
られた値に達すると、コンパレータ４′によつてパルス
が制御フリツプ・フロツプ５′ならびにフリツプ・フロ
ツプ10′および10″に与えられる。制御フリツプ・フロ
ツプ５′はクロツク入力側を介してリセツトパルスが与
えられ、その結果電流がふたたび測定抵抗３′を流れる
まで、トランジスタT1およびT2をしや断する。
所望の電流に到達することによつてT3がその都度しや
断されるようにすることはトランジスタの機能が使用さ
れるばあいのみ電力損失が生じるという利点を有する。
同じ理由から、搭載電源電圧は瞬間的に低くなりすぎる
ことがあるためより迅速な電流の立上りがとくに必要な
ばあいのみトランジスタT3が作動するようにすることも
考えられる。
断されるようにすることはトランジスタの機能が使用さ
れるばあいのみ電力損失が生じるという利点を有する。
同じ理由から、搭載電源電圧は瞬間的に低くなりすぎる
ことがあるためより迅速な電流の立上りがとくに必要な
ばあいのみトランジスタT3が作動するようにすることも
考えられる。
前述のように第１図に示されている構成においては、
負荷を流れる電流は１つの所定の値へ設定される。他
方、第３図に示されている構成においては、負荷を流れ
る電流は２つの相異なる値へ調整できる。この場合、入
力側６′に信号Ｅが加わっている第１の期間中は第１の
電流レベルへ調整され、入力側６″に信号Ａが加わって
いる第２の期間中は第２の信号レベルへ調整される。
負荷を流れる電流は１つの所定の値へ設定される。他
方、第３図に示されている構成においては、負荷を流れ
る電流は２つの相異なる値へ調整できる。この場合、入
力側６′に信号Ｅが加わっている第１の期間中は第１の
電流レベルへ調整され、入力側６″に信号Ａが加わって
いる第２の期間中は第２の信号レベルへ調整される。
発明の効果 本発明によれば第３のトランジスタT3を用いることに
より電流立上り特性を改善できると共に、負荷にかかる
電圧を迅速に制御でき、電力損失も少ないと云う利点が
ある。
より電流立上り特性を改善できると共に、負荷にかかる
電圧を迅速に制御でき、電力損失も少ないと云う利点が
ある。
第１図は本発明の第１実施例の回路図、第２図は第１図
の説明に供する線図、第３図は本発明の第２実施例の回
路図、第４図は第３図の説明に供する線図である。 1,1′……電源端子、2,2′……電磁弁、3,3′……測定
抵抗、4,4′……制御コンパレータ、５……制御増幅
器、6,6′,6″……端子、7,7′……制限抵抗、8,8′,
8″,9,9′,9″……反転素子、10,10′,10″……双安定
素子、11,11′,11″……論理積ゲート、５′……制御フ
リツプ・フロツプ、30……論理和ゲート
の説明に供する線図、第３図は本発明の第２実施例の回
路図、第４図は第３図の説明に供する線図である。 1,1′……電源端子、2,2′……電磁弁、3,3′……測定
抵抗、4,4′……制御コンパレータ、５……制御増幅
器、6,6′,6″……端子、7,7′……制限抵抗、8,8′,
8″,9,9′,9″……反転素子、10,10′,10″……双安定
素子、11,11′,11″……論理積ゲート、５′……制御フ
リツプ・フロツプ、30……論理和ゲート
Claims (6)
- 【請求項１】ドライバトランジスタ（T1）および後置の
トランジスタ（T2）を具備するダーリントン回路を有
し、両トランジスタのコレクタと使用電圧の一方の極と
の間に負荷が接続されている、誘導リアクタンス成分を
もつ負荷を電気的に制御する回路装置において、 使用電源の同じ極（１）と後置のトランジスタ（T2）の
ベースとの間にさらに第３のトランジスタ（T3）のエミ
ッタ・コレクタ区間が挿入されており、このトランジス
タ（T3）が、そのベースを介して負荷（２）の投入接続
と同時に開始し少なくともある時間、後置のトランジス
タ（T2）のベースに大きな電流を供給するため通電に切
換えられることを特徴とする負荷制御回路装置。 - 【請求項２】前記第３のトランジスタ（T3）に対して直
列に制限抵抗（７）が接続されている、特許請求の範囲
第１項記載の負荷制御回路装置。 - 【請求項３】負荷（２）を流れる電流が所定の動作電流
に達した場合にトランジスタ（T2）の導通制御がそれぞ
れ制御器（3,4,5）によって短期間中断される、特許請
求の範囲第１項又は２項記載の負荷制御回路装置。 - 【請求項４】前記第３のトランジスタ（T3）は、所定の
動作電流に最初に達した際に作動されなくなり、新たな
制御信号（Ｅ）が発生した後で再び作動開始される、特
許請求の範囲第３項記載の負荷制御回路装置。 - 【請求項５】負荷（２）を流れる電流が第１の動作電流
または第２の動作電流に達すると、トランジスタ（T2）
の導通制御がそれぞれ制御器（3,4,5）によって短期間
中断され、前記第３のトランジスタ（T3）は、前記第１
の動作電流または第２の動作電流に最初に達した際に作
動されなくなり、新たな制御信号（ＥないしＡ）が発生
した後で再び作動開始される、特許請求の範囲第１項又
は２項記載の負荷制御回路装置。 - 【請求項６】前記第３のトランジスタT3は、負荷に対す
る作動電圧が過度に低い電圧値に低下している場合にの
み作動される、特許請求の範囲第３項〜第５項いずれか
１項記載の負荷制御回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853535844 DE3535844C2 (de) | 1985-10-08 | 1985-10-08 | Schaltungsanordnung zur elektrischen Ansteuerung eines Verbrauchers |
| DE3535844.0 | 1985-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62283715A JPS62283715A (ja) | 1987-12-09 |
| JP2545372B2 true JP2545372B2 (ja) | 1996-10-16 |
Family
ID=6283026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61238178A Expired - Lifetime JP2545372B2 (ja) | 1985-10-08 | 1986-10-08 | 負荷制御回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2545372B2 (ja) |
| DE (1) | DE3535844C2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1450167A1 (de) * | 2003-02-24 | 2004-08-25 | ELMOS Semiconductor AG | Verfahren und Vorrichtung zum Messen des Widerstandswertes eines elektronischen Bauelements |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2013012C3 (de) * | 1970-03-19 | 1974-05-22 | Teldix Gmbh, 6900 Heidelberg | Schaltung zum An- und schnellen Abschalten eines Verbrauchers mit induktiver Komponente |
| DE3120695A1 (de) * | 1981-05-23 | 1982-12-09 | Robert Bosch Gmbh, 7000 Stuttgart | "schaltungsanordnung mit einem endtransistor zum ein- und ausschalten eines verbrauchers, insbesondere der primaerwicklung einer zu der zuendanlage einer brennkraftmaschine gehoerenden zuendspule" |
| DE3334833A1 (de) * | 1983-09-27 | 1985-04-04 | Telefunken electronic GmbH, 7100 Heilbronn | Ansteuerschaltung fuer einen leistungstransistor |
-
1985
- 1985-10-08 DE DE19853535844 patent/DE3535844C2/de not_active Expired - Fee Related
-
1986
- 1986-10-08 JP JP61238178A patent/JP2545372B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3535844A1 (de) | 1987-04-09 |
| JPS62283715A (ja) | 1987-12-09 |
| DE3535844C2 (de) | 1994-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764840A (en) | Dual limit solenoid driver control circuit | |
| JPS5874848A (ja) | 自動車の制御装置用電子回路 | |
| US4214290A (en) | Control circuit for electromagnetically operated contactor | |
| JPS61250310A (ja) | 内燃機関におけるガス交換弁の制御方法及び装置 | |
| JPS6315462B2 (ja) | ||
| US4720762A (en) | Current drive circuit | |
| JP2545372B2 (ja) | 負荷制御回路装置 | |
| US4339781A (en) | Apparatus for controlling the electric current through an inductive consumer, in particular through a fuel metering valve in an internal combustion engine | |
| JPH0758898B2 (ja) | 電磁負荷の高速切替装置 | |
| JP2001500359A (ja) | 発電機レギュレータ | |
| JPS6327598B2 (ja) | ||
| JPH0258876B2 (ja) | ||
| JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JPS61187304A (ja) | 直流電磁石装置 | |
| US4748398A (en) | Circuit for controlling a series switching element in a clocked power supply | |
| WO1983000771A1 (en) | Inductive load driver protection circuits having minimal power dissipation | |
| US3139534A (en) | Pulse characterizing apparatus using saturable core means to effect pulse delay and shaping | |
| US4047046A (en) | Circuit for setting magnetic remanence in a magnetizable core | |
| JPH04157813A (ja) | ハイサイド・スイッチ駆動回路 | |
| JPH0233210B2 (ja) | ||
| JPH0330881Y2 (ja) | ||
| JP4258458B2 (ja) | 負荷駆動回路 | |
| JPH0151013B2 (ja) | ||
| SU1667238A2 (ru) | Коммутатор | |
| JPS6215958Y2 (ja) |