JP2545113B2 - 薄膜成長方法 - Google Patents
薄膜成長方法Info
- Publication number
- JP2545113B2 JP2545113B2 JP63116940A JP11694088A JP2545113B2 JP 2545113 B2 JP2545113 B2 JP 2545113B2 JP 63116940 A JP63116940 A JP 63116940A JP 11694088 A JP11694088 A JP 11694088A JP 2545113 B2 JP2545113 B2 JP 2545113B2
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- thin film
- growth method
- organic
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜成長方法に関し、特に半導体装置に用
いる電極コンタクト金属を成長させるのに好適な薄膜成
長方法に関する。
いる電極コンタクト金属を成長させるのに好適な薄膜成
長方法に関する。
［従来の技術］ シリコン半導体集積回路製造工程において、チタニウ
ム薄膜形成はゲートポリシリコンの低抵抗化、電極金属
とシリコン間の接触抵抗の低減，電極金属とシリコン間
の拡散バリア形成等に広く用いられている。その内、ゲ
ートポリシリコンの低抵抗化および、電極金属とシリコ
ン間の接触抵抗の低減にはチタン膜と下地シリコンとの
反応によって作られたシリサイドが、電極金属とシリコ
ン間の拡散バリアにはチタン膜を窒化して形成される。
このチタン膜形成は従来蒸着またはスパッタリングによ
って形成されてきたが、これらの方法は段差被覆性が十
分でなく、半導体素子の微細化とともにアスペクト比の
高い電極コンタクトホールへの底部への形成などの要求
を満足できなくなりつつある。
ム薄膜形成はゲートポリシリコンの低抵抗化、電極金属
とシリコン間の接触抵抗の低減，電極金属とシリコン間
の拡散バリア形成等に広く用いられている。その内、ゲ
ートポリシリコンの低抵抗化および、電極金属とシリコ
ン間の接触抵抗の低減にはチタン膜と下地シリコンとの
反応によって作られたシリサイドが、電極金属とシリコ
ン間の拡散バリアにはチタン膜を窒化して形成される。
このチタン膜形成は従来蒸着またはスパッタリングによ
って形成されてきたが、これらの方法は段差被覆性が十
分でなく、半導体素子の微細化とともにアスペクト比の
高い電極コンタクトホールへの底部への形成などの要求
を満足できなくなりつつある。
［発明が解決しようとする課題］ 本発明の目的は上述した問題点を解消し、半導体素子
の微細化と共にアスペクト比の高い急峻な凹凸を有する
電極コンタクトホールへの底部にチタン薄膜を形成する
のに適した薄膜成長方法を提供することにある。
の微細化と共にアスペクト比の高い急峻な凹凸を有する
電極コンタクトホールへの底部にチタン薄膜を形成する
のに適した薄膜成長方法を提供することにある。
［課題を解決するための手段］ かかる目的を達成するために、本発明は、環状構造を
持つ有機化合物と、有機化合物のπ電子と結合したチタ
ンとから構成される有機チタンを熱分解して、チタン薄
膜を成長させることを特徴とする。
持つ有機化合物と、有機化合物のπ電子と結合したチタ
ンとから構成される有機チタンを熱分解して、チタン薄
膜を成長させることを特徴とする。
本発明の要求を満足する有機チタンとしては、気相成
長に十分な蒸気圧を有し、かつ有機チタンの熱分解時に
純粋な金属チタンが有機化合物から分離し試料基板等に
析出することが好ましい。
長に十分な蒸気圧を有し、かつ有機チタンの熱分解時に
純粋な金属チタンが有機化合物から分離し試料基板等に
析出することが好ましい。
このような条件を満足する有機チタンとしては、シク
ロオクタテトラエン・シクロペンタジエニル・チタニウ
ム，ビスシクロペンタジエニル・ジメチルフェニル・チ
タニウムが例示できる。これらの有機チタンを構成する
有機化合物の炭素同士の結合は強いσ結合を持つのに対
して、チタンの炭素との結合は、弱いπ電子による結合
であり、有機チタンの熱分解時に環状構造を形成する炭
素は遊離することがないので、炭素によって金属チタン
が汚染されることなく、チタン薄膜を所望の位置に形成
することが可能である。
ロオクタテトラエン・シクロペンタジエニル・チタニウ
ム，ビスシクロペンタジエニル・ジメチルフェニル・チ
タニウムが例示できる。これらの有機チタンを構成する
有機化合物の炭素同士の結合は強いσ結合を持つのに対
して、チタンの炭素との結合は、弱いπ電子による結合
であり、有機チタンの熱分解時に環状構造を形成する炭
素は遊離することがないので、炭素によって金属チタン
が汚染されることなく、チタン薄膜を所望の位置に形成
することが可能である。
［作用］ 本発明によれば、環状構造を持つ有機化合物と有機化
合物のπ電子と結合したチタンから構成された有機チタ
ンを熱分解して、試料基板上にチタン薄膜を形成させる
ことにより、従来用いられていた蒸着、またはスパッタ
リングによるチタン薄膜の形成方法とは違って、シリサ
イド化が場所的に限定でき、段差被覆性が十分なものと
なり、半導体素子と微細化と共にアスペクト比の高い電
極コンタクトホールの底部にチタン薄膜を形成すること
ができる。
合物のπ電子と結合したチタンから構成された有機チタ
ンを熱分解して、試料基板上にチタン薄膜を形成させる
ことにより、従来用いられていた蒸着、またはスパッタ
リングによるチタン薄膜の形成方法とは違って、シリサ
イド化が場所的に限定でき、段差被覆性が十分なものと
なり、半導体素子と微細化と共にアスペクト比の高い電
極コンタクトホールの底部にチタン薄膜を形成すること
ができる。
［実施例］ 以下、図面を参照して本発明を詳細に説明する。
第２図は本発明の薄膜成長方法に用いられる装置の一
例を示す概略断面図である。装置内は排気ポンプ（図示
せず）によりあらかじめ減圧状態にされている。試料加
熱台１に試料２を取付け、試料２と対向する位置に原料
である有機金属を入れた容器３を置き、ヒータ４を用い
て有機金属を加熱蒸発させる。蒸発した有機金属のガス
はバルブ５を通って、ガス射出口６から試料２の面上に
供給される。蒸発した有機金属のガスは、加熱された試
料２において、熱分解してチタンを析出する。輸送ガス
を用いる時は、配管７から輸送ガスを供給する。
例を示す概略断面図である。装置内は排気ポンプ（図示
せず）によりあらかじめ減圧状態にされている。試料加
熱台１に試料２を取付け、試料２と対向する位置に原料
である有機金属を入れた容器３を置き、ヒータ４を用い
て有機金属を加熱蒸発させる。蒸発した有機金属のガス
はバルブ５を通って、ガス射出口６から試料２の面上に
供給される。蒸発した有機金属のガスは、加熱された試
料２において、熱分解してチタンを析出する。輸送ガス
を用いる時は、配管７から輸送ガスを供給する。
実施例１ 120℃において蒸気圧が0.1mmHgであるシクロオクタテ
トラエン・シクロペンタジエニル・チタニウムを、上述
した装置を用いて80℃から160℃の温度範囲において加
熱蒸発させた。
トラエン・シクロペンタジエニル・チタニウムを、上述
した装置を用いて80℃から160℃の温度範囲において加
熱蒸発させた。
試料２の温度を分解温度160℃より高い180〜500℃と
すると、有機チタンガスは分解し、金属チタンが試料２
上に析出して薄膜を形成した。金属チタン薄膜には炭素
の混入は認められなかった。
すると、有機チタンガスは分解し、金属チタンが試料２
上に析出して薄膜を形成した。金属チタン薄膜には炭素
の混入は認められなかった。
実施例２ 160℃において蒸気圧が0.1mmH実施例であるビスシク
ロペンタジエニル・ジメチルフェニル・チタニウムを、
上述した装置を用いて、120℃から200℃の温度範囲で加
熱蒸発させた。加熱蒸発した有機チタンのガスは250℃
から500℃の試料２上で熱分解し、試料２上に金属チタ
ンが析出し、薄膜を形成した。金属チタン薄膜には炭素
の混入は認められかなった。
ロペンタジエニル・ジメチルフェニル・チタニウムを、
上述した装置を用いて、120℃から200℃の温度範囲で加
熱蒸発させた。加熱蒸発した有機チタンのガスは250℃
から500℃の試料２上で熱分解し、試料２上に金属チタ
ンが析出し、薄膜を形成した。金属チタン薄膜には炭素
の混入は認められかなった。
本発明の薄膜成長方法を半導体装置の電極の形成に適
用した工程図を第１図に示す。
用した工程図を第１図に示す。
第１図（Ａ）において、Siなどの半導体基板８上に通
常の方法で酸化シリコンなどの絶縁膜９を形成し、絶縁
膜９の一部を除去して下地の半導体基板８を露出させ
る。第１図（Ｂ）において、第２図で示した装置を用い
て、実施例１または実施例２の方法により、半導体基板
８と絶縁膜９上にチタン膜10を形成する。第１図（Ｃ）
において形成したチタン膜10と半導体基板８とを反応さ
せて、例えばTiSi2のような安定なチタンシリサイド11
を形成する。このチタンシリサイド11は高温熱処理によ
り、結晶化して、結晶粒径が大きくなり低抵抗となる。
第１図（Ｄ）においては、絶縁膜９上のチタン膜10を通
常の方法で選択的に除去する。
常の方法で酸化シリコンなどの絶縁膜９を形成し、絶縁
膜９の一部を除去して下地の半導体基板８を露出させ
る。第１図（Ｂ）において、第２図で示した装置を用い
て、実施例１または実施例２の方法により、半導体基板
８と絶縁膜９上にチタン膜10を形成する。第１図（Ｃ）
において形成したチタン膜10と半導体基板８とを反応さ
せて、例えばTiSi2のような安定なチタンシリサイド11
を形成する。このチタンシリサイド11は高温熱処理によ
り、結晶化して、結晶粒径が大きくなり低抵抗となる。
第１図（Ｄ）においては、絶縁膜９上のチタン膜10を通
常の方法で選択的に除去する。
このようにして、チタン薄膜をアスペクト比の大きな
凹部の底面に形成することが可能となった。
凹部の底面に形成することが可能となった。
［発明の効果］ 以上説明したように、本発明によれば、環状構造を持
つ有機化合物と有機化合物のπ電子と結合したチタンか
ら構成された有機チタンを熱分解して、試料上にチタン
薄膜を形成させることにより、従来用いられてた蒸着、
またはスパッタリングによるチタン薄膜の形成方法とは
違って、シリサイド化が場所的に限定でき、段差被覆性
が十分なものとなり、半導体素子と微細化と共にアスペ
クト比の高い電極コンタクトホールの底部にチタン薄膜
を形成することができる。
つ有機化合物と有機化合物のπ電子と結合したチタンか
ら構成された有機チタンを熱分解して、試料上にチタン
薄膜を形成させることにより、従来用いられてた蒸着、
またはスパッタリングによるチタン薄膜の形成方法とは
違って、シリサイド化が場所的に限定でき、段差被覆性
が十分なものとなり、半導体素子と微細化と共にアスペ
クト比の高い電極コンタクトホールの底部にチタン薄膜
を形成することができる。
高融点金属であるチタンのシリサイドは、ポリシリコ
ンに代わる低抵抗材料として、LSIのゲート電極，配線
に応用することができる。これにより信頼性の高いデバ
イス特性を持つLSIが提供できる。
ンに代わる低抵抗材料として、LSIのゲート電極，配線
に応用することができる。これにより信頼性の高いデバ
イス特性を持つLSIが提供できる。
第１図は本発明の薄膜成長方法を半導体装置の電極の形
成に適用した工程図、 第２図は本発明の薄膜成長方法に用いられる装置の概略
構成例を示す断面図である。 １……試料加熱台、２……試料、３……容器、４……ヒ
ータ、５……バルブ、６……ガス射出口、７……配管、
８……半導体基板、９……絶縁膜、10……チタン膜、11
……チタンシリサイド。
成に適用した工程図、 第２図は本発明の薄膜成長方法に用いられる装置の概略
構成例を示す断面図である。 １……試料加熱台、２……試料、３……容器、４……ヒ
ータ、５……バルブ、６……ガス射出口、７……配管、
８……半導体基板、９……絶縁膜、10……チタン膜、11
……チタンシリサイド。
Claims (1)
- 【請求項１】環状構造を持つ有機化合物と、該有機化合
物のπ電子と結合したチタンとから構成される有機チタ
ンを熱分解して、チタン薄膜を成長させることを特徴と
する薄膜成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116940A JP2545113B2 (ja) | 1988-05-16 | 1988-05-16 | 薄膜成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116940A JP2545113B2 (ja) | 1988-05-16 | 1988-05-16 | 薄膜成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01290771A JPH01290771A (ja) | 1989-11-22 |
| JP2545113B2 true JP2545113B2 (ja) | 1996-10-16 |
Family
ID=14699479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116940A Expired - Fee Related JP2545113B2 (ja) | 1988-05-16 | 1988-05-16 | 薄膜成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545113B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2765295B2 (ja) * | 1991-10-01 | 1998-06-11 | 日本電気株式会社 | アルミ薄膜の形成方法 |
| US5312774A (en) * | 1991-12-05 | 1994-05-17 | Sharp Kabushiki Kaisha | Method for manufacturing a semiconductor device comprising titanium |
| JP2851501B2 (ja) * | 1992-12-25 | 1999-01-27 | シャープ株式会社 | チタン薄膜の形成方法 |
-
1988
- 1988-05-16 JP JP63116940A patent/JP2545113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01290771A (ja) | 1989-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811004B2 (ja) | 金属薄膜成長方法および装置 | |
| US5312774A (en) | Method for manufacturing a semiconductor device comprising titanium | |
| KR20010033553A (ko) | 비스무스-기질 강유전성 박막의 선택적인 증착 방법 | |
| US20020104477A1 (en) | Method of growing a polycrystalline silicon layer. method of growing a single crystal silicon layer and catalytic CVD apparatus | |
| JP2685297B2 (ja) | 半導体デバイスの製造方法 | |
| JPH11150084A (ja) | 半導体装置および基板上への非晶質窒化硅素チタンの形成方法 | |
| KR100485386B1 (ko) | 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법 | |
| KR100539278B1 (ko) | 코발트 실리사이드막 형성 방법 및 반도체 장치의 제조방법. | |
| JPH0563011B2 (ja) | ||
| JP2545113B2 (ja) | 薄膜成長方法 | |
| JP3488007B2 (ja) | 薄膜形成方法、半導体装置及びその製造方法 | |
| US20030049943A1 (en) | Method of forming a metal oxide film | |
| JP3072807B2 (ja) | 半導体装置の製造方法 | |
| JP3176840B2 (ja) | 半導体装置の製造方法 | |
| JP3156886B2 (ja) | 半導体装置の製造方法 | |
| JP2001110750A5 (ja) | ||
| JP2851501B2 (ja) | チタン薄膜の形成方法 | |
| JP3287042B2 (ja) | 半導体装置の製造方法 | |
| Sun et al. | Effect of rapid thermal annealing on the electrical and physical properties of metalorganic chemical‐vapor‐deposited TiN | |
| JP2907236B2 (ja) | 半導体装置の製造方法 | |
| JP3250543B2 (ja) | 半導体装置の製造方法 | |
| JP3685216B2 (ja) | 窒化チタン薄膜の作成方法及び薄膜デバイス | |
| JPS6138264B2 (ja) | ||
| JPH0461218A (ja) | 半導体装置、その製造方法およびアライメント法 | |
| JPH0974075A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |