JP2535654B2 - Method of manufacturing thin film transistor - Google Patents

Method of manufacturing thin film transistor

Info

Publication number
JP2535654B2
JP2535654B2 JP2199980A JP19998090A JP2535654B2 JP 2535654 B2 JP2535654 B2 JP 2535654B2 JP 2199980 A JP2199980 A JP 2199980A JP 19998090 A JP19998090 A JP 19998090A JP 2535654 B2 JP2535654 B2 JP 2535654B2
Authority
JP
Japan
Prior art keywords
glass substrate
thin film
film transistor
semiconductor
carbon monoxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2199980A
Other languages
Japanese (ja)
Other versions
JPH0485969A (en
Inventor
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2199980A priority Critical patent/JP2535654B2/en
Priority to US07/729,999 priority patent/US5254208A/en
Priority to TW080105568A priority patent/TW296458B/zh
Priority to DE69133416T priority patent/DE69133416T2/en
Priority to KR1019910012668A priority patent/KR970007839B1/en
Priority to EP91306730A priority patent/EP0468759B1/en
Publication of JPH0485969A publication Critical patent/JPH0485969A/en
Priority to US08/073,689 priority patent/US5716857A/en
Priority to KR1019950002283A priority patent/KR960010339B1/en
Application granted granted Critical
Publication of JP2535654B2 publication Critical patent/JP2535654B2/en
Priority to US08/940,997 priority patent/US6008078A/en
Priority to US09/456,948 priority patent/US6486495B2/en
Priority to US10/289,313 priority patent/US7026200B2/en
Priority to US11/330,136 priority patent/US20060121657A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、多結晶半導体を用いた薄膜トランジスタの
作製法に関するものである。
Description: FIELD OF THE INVENTION The present invention relates to a method for manufacturing a thin film transistor using a polycrystalline semiconductor.

〔従来の技術〕 気相化学反応法あるいはスパッタ法によって得られた
アモルファスシリコン半導体を熱再結晶化させることに
よって多結晶半導体を得る技術は知られている。
[Prior Art] A technique for obtaining a polycrystalline semiconductor by thermally recrystallizing an amorphous silicon semiconductor obtained by a vapor phase chemical reaction method or a sputtering method is known.

〔従来技術の問題点〕[Problems of conventional technology]

気相化学反応法あるいはスパッタ法によって得られた
アモルファスシリコン半導体を熱再結晶化させることに
よって多結晶半導体を得る場合、基板を約600℃の温度
で長時間加熱しなければならない。
When a polycrystalline semiconductor is obtained by thermally recrystallizing an amorphous silicon semiconductor obtained by a vapor phase chemical reaction method or a sputtering method, the substrate must be heated at a temperature of about 600 ° C. for a long time.

基板としては、工業的に安価なガラス基板を用いるの
が好ましいが、ちょうどこの600℃付近がガラス基板の
歪点温度であり、熱再結晶化によって得た薄膜トランジ
スタを大面積液相表示装置などに応用しようとする場
合、このガラス基板の縮みの影響により以下のような問
題が生じる。
As the substrate, it is preferable to use an industrially inexpensive glass substrate, but the strain point temperature of the glass substrate is about 600 ° C., and the thin film transistor obtained by thermal recrystallization is used for a large area liquid crystal display device or the like. When applied, the following problems arise due to the shrinkage of the glass substrate.

イ)熱再結晶化工程におけるガラス基板の縮みが原因
で、この工程の後のフォトリソグラフィーパターンが変
形してしまい後工程のマスク合わせが困難になる。
B) Due to the shrinkage of the glass substrate in the thermal recrystallization step, the photolithography pattern after this step is deformed, and mask alignment in the subsequent step becomes difficult.

ロ)熱再結晶工程におけるガラス基板の縮みによって、
再結晶化した多結晶半導体内部に応力が発生する。この
応力は、多結晶半導体の電気的特性に悪影響をあたえる
という問題が実験的に確かめられている。
B) Due to the shrinkage of the glass substrate in the thermal recrystallization process,
Stress is generated inside the recrystallized polycrystalline semiconductor. It has been experimentally confirmed that this stress adversely affects the electrical characteristics of the polycrystalline semiconductor.

また熱再結晶化工程の再に非単結晶半導体層に酸素が
混入してしまうという問題がある。
In addition, there is a problem that oxygen is mixed in the non-single-crystal semiconductor layer again in the thermal recrystallization step.

例えばa−Si半導体は酸素と結びつきやすく、酸素が
混入したa−Si半導体層を熱再結晶化させp−Si(多結
晶シリコン)膜を得た場合、このp−Si(多結晶シリコ
ン)の電気的特性は著しく低いものになってしまう。
For example, an a-Si semiconductor is likely to combine with oxygen, and when an a-Si semiconductor layer mixed with oxygen is thermally recrystallized to obtain a p-Si (polycrystalline silicon) film, the p-Si (polycrystalline silicon) The electrical characteristics will be extremely low.

従来は超高真空状態において熱再結晶化工程を行う方
法などが知られているが、大きな効果を得ることができ
ず、また工程が複雑化するなど工業的に不向きであっ
た。
Conventionally, a method of performing a thermal recrystallization step in an ultra-high vacuum state has been known, but it is not industrially suitable because a large effect cannot be obtained and the step becomes complicated.

〔発明の目的〕[Object of the Invention]

本発明は、気相化学反応法あるいはスパッタ法などに
より得られた非単結晶半導体を熱再結晶化させることに
よって多結晶半導体を得る工程において問題となるガラ
ス基板の縮みの問題を解決すること、並びに前記ガラス
基板の縮みが原因である熱再結晶化工程における多結晶
半導体中の応力の発生を最小に抑え、この基板上に設け
られる半導体よりなる半導体装置である薄膜トランジス
タの電気的特性を向上させること、並びに非単結晶半導
体の熱再結晶化の際の酸素の影響を効果的かつ安価な方
法で排除することを発明の目的とする。
The present invention solves the problem of shrinkage of a glass substrate, which is a problem in the step of obtaining a polycrystalline semiconductor by thermally recrystallizing a non-single crystal semiconductor obtained by a vapor phase chemical reaction method or a sputtering method, And minimizing the occurrence of stress in the polycrystalline semiconductor in the thermal recrystallization step due to the shrinkage of the glass substrate, and improving the electrical characteristics of the thin film transistor, which is a semiconductor device made of a semiconductor provided on this substrate. It is an object of the present invention to eliminate the influence of oxygen upon thermal recrystallization of a non-single crystal semiconductor by an effective and inexpensive method.

〔発明の構成〕[Structure of Invention]

本発明は、薄膜トランジスタを作製する工程におい
て、ガラス基板を該ガラス基板の歪点以下の温度で熱処
理する工程と、前記熱処理されたガラス基板上に直接あ
るいは間接に活性層である非単結晶半導体層を設ける工
程と、少なくとも前記非単結晶半導体層の一部を水素ま
たは一酸化炭素あるいは、水素または一酸化炭素が添加
された不活性気体の雰囲気中で加熱することにより結晶
化させチャネル形成領域を得る工程を有することを特徴
とする薄膜トランジスタ作製方法である。
The present invention includes a step of heat-treating a glass substrate at a temperature equal to or lower than a strain point of the glass substrate in a step of manufacturing a thin film transistor, and a non-single-crystal semiconductor layer which is an active layer directly or indirectly on the heat-treated glass substrate. And heating at least a part of the non-single-crystal semiconductor layer in hydrogen or carbon monoxide or in an atmosphere of an inert gas to which hydrogen or carbon monoxide is added to crystallize the channel formation region. A method of manufacturing a thin film transistor, comprising the steps of obtaining.

ガラス基板をその歪点以下の温度で熱処理するのは、
このガラス基板上に設けられる非単結晶半導体を多結晶
化する工程において加えられる熱に対してのガラス基板
の縮みを最小にし、さらにこのことによって、このガラ
ス基板上に設けられる半導体の電気的特性を向上させる
ためである。
The heat treatment of the glass substrate at a temperature below its strain point is
The shrinkage of the glass substrate with respect to the heat applied in the step of polycrystallizing the non-single crystal semiconductor provided on the glass substrate is minimized, and further, the electrical characteristics of the semiconductor provided on the glass substrate are thereby reduced. Is to improve.

これは、熱再結晶化の際に加えられる熱によるガラス
基板の縮みによって、このガラス基板上で熱再結晶化さ
れた多結晶半導体中に応力が発生し、この応力が原因で
この基板上に作製される多結晶半導体中の界面準位が高
くなってしまい、多結晶半導体の電気的特性が低下して
しまうという実験事実に基づくものである。
This is because the shrinkage of the glass substrate due to the heat applied during the thermal recrystallization causes stress in the thermally recrystallized polycrystalline semiconductor on the glass substrate, which causes the stress on the substrate. This is based on the experimental fact that the interface state in the produced polycrystalline semiconductor becomes high and the electrical characteristics of the polycrystalline semiconductor deteriorate.

熱処理するのは、ガラス基板を予め熱することによっ
てガラス基板の熱に対する性質を変えるためである。
The heat treatment is performed in order to change the property of the glass substrate with respect to heat by preheating the glass substrate.

この熱処理の際の加熱は、電気炉において大気圧の不
活性気体中で行なうものである。
The heating during this heat treatment is performed in an electric furnace in an inert gas at atmospheric pressure.

非単結晶半導体を加熱することにより熱再結晶化させ
る工程は電気炉において行なうものである。
The step of thermally recrystallizing a non-single crystal semiconductor by heating is performed in an electric furnace.

再結晶化させる工程における加熱を水素または一酸化
炭素あるいは、水素または一酸化炭素が添加された不活
性気体の雰囲気中で加熱することにより多結晶化させる
のは、多結晶化あるいは多結晶化する半導体が熱再結晶
化の過程において酸素と反応することを防ぐためであ
る。
Polycrystallization by heating in the recrystallization step by heating in an atmosphere of hydrogen or carbon monoxide or an inert gas to which hydrogen or carbon monoxide is added causes polycrystallization or polycrystallization. This is to prevent the semiconductor from reacting with oxygen in the process of thermal recrystallization.

ここでいう非単結晶半導体とは、アモルファス状態,
セミアモルファス状態,微結晶状態,並びにさらに再結
晶化する余地のある不完全な多結晶状態にある半導体を
指すものである。
The non-single-crystal semiconductor here means an amorphous state,
It refers to a semiconductor in a semi-amorphous state, a microcrystalline state, and an incomplete polycrystalline state with room for further recrystallization.

また上記微結晶状態というのは、アモルファス状態の
中に結晶状態が散在している状態を指すものである。
In addition, the microcrystalline state means a state in which crystalline states are scattered in an amorphous state.

非単結晶半導体を設ける工程というのは、気相化学反
応法,スパッタ法,真空蒸着法,イオンクラスタービー
ム法,分子線エピキタシー法,レーザーアブレーション
法などによって非単結晶半導体を設ける工程をいう。
The step of providing a non-single-crystal semiconductor refers to a step of providing a non-single-crystal semiconductor by a vapor phase chemical reaction method, a sputtering method, a vacuum deposition method, an ion cluster beam method, a molecular beam epitaxy method, a laser ablation method, or the like.

ガラスの歪点は、ガラスの粘度が4×1014poise(log
η=14.5)のときの温度として定義される。
The strain point of glass is that the viscosity of glass is 4 × 10 14 poise (log
It is defined as the temperature when η = 14.5).

〔実施例〕〔Example〕

以下、本発明を用いてコプレナー型の熱再結晶p−Si
TFT(多結晶シリコン薄膜トランジスタ)を作製した実
施例を、第1図を用いて説明する。
Hereinafter, a coplanar thermal recrystallization p-Si according to the present invention will be described.
An example of manufacturing a TFT (polycrystalline silicon thin film transistor) will be described with reference to FIG.

本実施例は、610℃の温度で12時間の熱処理を行った
ガラス基板(AN−2ノンアルカリガラス)(1)上に熱
再結晶p−SiTFTを作製したものである。
In this example, a thermally recrystallized p-Si TFT was produced on a glass substrate (AN-2 non-alkali glass) (1) which was heat-treated at a temperature of 610 ° C. for 12 hours.

まずガラス基板(AN−2ノンアルカリガラス)に対し
て610℃の温度で12時間の熱処理を行う。
First, a glass substrate (AN-2 non-alkali glass) is heat-treated at a temperature of 610 ° C. for 12 hours.

熱処理の方法は、電気炉において大気圧の不活性気体
(N2)中で行なうものである。
The heat treatment method is performed in an electric furnace in an inert gas (N 2 ) at atmospheric pressure.

また、この熱処理は水素または一酸化炭素中、あるい
は水素または一酸化炭素が添加された不活性気体中で行
いガラス基板上の吸着酸素の洗浄を行うのも効果があっ
た。
Further, this heat treatment was also carried out in hydrogen or carbon monoxide or in an inert gas to which hydrogen or carbon monoxide was added to wash adsorbed oxygen on the glass substrate.

つぎに、RFスパッタ法によりSiO2膜(2)を200nmの
厚さに形成する。
Next, the SiO 2 film (2) is formed to a thickness of 200 nm by the RF sputtering method.

成膜条件は、圧力0.5pa,温度100℃,RF周波数13.56MH
z,RF出力400Wである。
Film forming conditions are pressure 0.5pa, temperature 100 ℃, RF frequency 13.56MH.
z, RF output is 400W.

その上にRFスパッタ法によりa−Si活性層(3)を10
0nmの厚さに堆積する。
An a-Si active layer (3) is deposited on top of it by RF sputtering.
Deposit to a thickness of 0 nm.

成膜条件は、圧力0.5pa,温度150℃,RF周波数13.56MH
z,RF出力400Wである。
Film forming conditions are pressure 0.5pa, temperature 150 ℃, RF frequency 13.56MH.
z, RF output is 400W.

この後前記a−Si膜(3)を一酸化炭素が50%添加さ
れた窒素雰囲気中において温度600℃の温度で96時間か
けて熱再結晶化を行った。
Then, the a-Si film (3) was thermally recrystallized at a temperature of 600 ° C. for 96 hours in a nitrogen atmosphere containing 50% of carbon monoxide.

熱再結晶化は、電気炉において大気圧で行った。 Thermal recrystallization was carried out at atmospheric pressure in an electric furnace.

この熱再結晶化させた熱再結晶p−Siに対してデバイ
ス分離パターンニングを行い(a)の形状を得た。な
お、第1図の(3)が結晶化されたチャネル形成領域で
ある。
Device separation patterning was performed on the thermally recrystallized thermally recrystallized p-Si to obtain the shape of (a). Note that (3) in FIG. 1 is a crystallized channel formation region.

つぎに、n+a−Si膜(4)を以下の条件でPCVD法によ
り50nmの厚さに成膜した。
Next, the n + a-Si film (4) was formed into a film with a thickness of 50 nm by the PCVD method under the following conditions.

成膜条件は、圧力6.65pa,温度350℃、RF周波数13.56M
Hz,RF出力400W,PH3(5%):SiH4:H2=0.2:0.3:50sccm
である。
Film forming conditions are pressure 6.65pa, temperature 350 ℃, RF frequency 13.56M.
Hz, RF output 400W, PH 3 (5%): SiH 4 : H 2 = 0.2: 0.3: 50sccm
Is.

この後ゲート領域パターニングを行い(b)の形状を
形成した。
Then, gate region patterning was performed to form the shape of (b).

つぎにゲート酸化膜(SiO2)(5)を100nmの厚さに
スパッタ法により以下の条件で成膜し(c)の形状を得
た。
Next, a gate oxide film (SiO 2 ) (5) having a thickness of 100 nm was formed by the sputtering method under the following conditions to obtain the shape of (c).

膜形成条件は、圧力0.5pa,温度100℃,RF周波数13.56M
Hz,RF出力400Wである。
Film formation conditions are pressure 0.5pa, temperature 100 ℃, RF frequency 13.56M.
Hz, RF output is 400W.

つぎにコンタクトホール開けパターニングを行い
(d)の形状をえた。
Next, contact hole opening patterning was performed to obtain the shape of (d).

最後に真空蒸着によりアルミ電極(6)を300nmの厚
さに形成し、パターニングすることにより(e)の形状
を得、p−SiTFTを完成させた。
Finally, an aluminum electrode (6) was formed to a thickness of 300 nm by vacuum vapor deposition and patterned to obtain the shape of (e) to complete the p-Si TFT.

尚、第1図(e)に示すp−SiTFTにおいて、SはSou
rce電極、GはGate電極、DはDrain電極である。
In the p-Si TFT shown in FIG. 1 (e), S is Sou
rce electrode, G is a Gate electrode, and D is a Drain electrode.

以下本発明の構成要素であるガラス基板の熱処理の効
果を示すために本実施例であるp−SiTFT(7)と、熱
処理をしていないガラス基板(旭硝子のAN−2ノンアル
カリガラス)上に実施例と同様な方法で作製したp−Si
TFT(8)と、石英基板上に本実施例と同様な方法で作
製したp−SiTFT(9)の3種類の比較評価の結果を示
す。
In order to show the effect of heat treatment of the glass substrate, which is a component of the present invention, p-SiTFT (7) of this example and a glass substrate (Asahi Glass AN-2 non-alkali glass) that has not been heat treated are shown below. P-Si manufactured by the same method as in the example
The results of three types of comparative evaluation of the TFT (8) and the p-Si TFT (9) manufactured on the quartz substrate by the same method as in this example are shown.

比較評価の結果、第2図に示すようなID−VG特性、第
3図に示す基板別のゲート電圧VGと電界効果移動度μ関
係、並びに第4図に示すような電界効果移動度μの基板
依存姓が得られた。
As a result of the comparative evaluation, the I D -V G characteristics as shown in FIG. 2, the relationship between the gate voltage V G and the field effect mobility μ for each substrate shown in FIG. 3, and the field effect transfer as shown in FIG. A board-dependent surname of degree μ was obtained.

第2図より明らかなように本実施例のp−SiTFT
(7)は、熱処理をしていないガラス基板(旭硝子のAN
−2ノンアルカリガラス)上に本実施例と同様な方法で
作製したp−SiTFT(8)に比べて、ドレイン電流
(ID)−ゲート電圧特性(VG)が大きく改善されてお
り、その電気的特性は、石英基板上に設けられたp−Si
TFT(9)に近づいていることがわかる。
As is clear from FIG. 2, the p-Si TFT of the present embodiment.
(7) is a glass substrate that has not been heat-treated (AN of Asahi Glass
-2 compared with non-alkali glass) was produced in this example a similar way to the top p-SiTFT (8), the drain current (I D) - gate voltage characteristics (V G) has been improved greatly, the The electrical characteristics are p-Si provided on the quartz substrate.
It can be seen that it is approaching the TFT (9).

また第3図,第4図をみると、電界効果移動度μも熱
処理をしていないガラス基板(旭硝子のAN−2ノンアル
カリガラス)上に本実施例と同様な方法で作製したp−
SiTFT(8)に比べて大きく、石英基板上に設けられた
p−SiTFT(9)の電界効果移動度と同様な値を示して
いることがわかる。
In addition, referring to FIGS. 3 and 4, p− prepared by the same method as that of this example on a glass substrate (AN-2 non-alkali glass of Asahi Glass) whose field effect mobility μ was not heat-treated.
It can be seen that it is larger than the SiTFT (8) and shows the same value as the field effect mobility of the p-SiTFT (9) provided on the quartz substrate.

以下、本発明の構成要素の一つである非単結晶半導体
膜を水素または一酸化炭素あるいは、水素または一酸化
炭素が添加された不活性気体の雰囲気中で加熱すること
により多結晶化させる工程の効果を示す。
Hereinafter, a step of polycrystallizing the non-single-crystal semiconductor film, which is one of the constituent elements of the present invention, by heating in an atmosphere of hydrogen or carbon monoxide or an inert gas to which hydrogen or carbon monoxide is added Shows the effect of.

本実施例のp−SiTFT(7)と、本実施例において熱
再結晶工程を窒素100%の雰囲気中で行った比較例のp
−SiTFT(10)のドレイン電流(ID)−ゲート電圧特性
(VG)を第5図に示す。
The p-SiTFT (7) of the present example and the p-SiTFT (7) of the comparative example in which the thermal recrystallization step was performed in an atmosphere of 100% nitrogen.
-SiTFT drain current (I D) of (10) - shows the gate voltage characteristics (V G) in FIG. 5.

第5図より本実施例であるp−SiTFT(7)の特性が
比較例のp−SiTFT(10)に比べ格段に高いことがわか
る。
It can be seen from FIG. 5 that the characteristics of the p-SiTFT (7) of this example are significantly higher than those of the p-SiTFT (10) of the comparative example.

また、本実施例で示した工程によって得たp−SiTFT
(7)の電界効果移動度としては120cm-2/Vs以上のもの
が不良品を除いた完成品の中で、10パーセント以上の割
合でえられたが、比較例(10)のp−SiTFTを得た工程
によって得られたp−SiTFT(10)の電界効果移動度で1
00cm-2/Vsを越えるものは得られなかった。
In addition, the p-Si TFT obtained by the process shown in this example
A field effect mobility of (7) of 120 cm -2 / V s or more was obtained at a rate of 10% or more in the finished product excluding defective products. The field effect mobility of p-SiTFT (10) obtained by the process of obtaining SiTFT is 1
Nothing over 00 cm -2 / V s was obtained.

これは一酸化炭素50%の雰囲気中で600℃,96時間にわ
たり再結晶化を行った際に酸素が一酸化炭素の酸化作用
によって完全に排除されたためであると考えられる。
This is considered to be because oxygen was completely removed by the oxidative action of carbon monoxide when recrystallized in an atmosphere of 50% carbon monoxide at 600 ° C. for 96 hours.

さらに熱再結晶化工程におけるガラス基板の縮みが従
来の熱処理しないガラス基板の場合に比べ1/5以下にな
ったので、フォトリソグラフィー工程におけるマスク合
わせの誤差が従来に比べ1/5以下になり熱再結晶化によ
るp−SiTFTの特徴の一つである大面積にわたり同一工
程で一括してp−SiTFTを作製できる利点をさらに高め
ることができた。
Furthermore, the shrinkage of the glass substrate in the thermal recrystallization process is 1/5 or less compared to the conventional glass substrate without heat treatment, so the mask alignment error in the photolithography process is 1/5 or less compared to the conventional method. One of the characteristics of p-Si TFTs by recrystallization is that the advantage of being able to collectively fabricate p-Si TFTs in the same process over a large area could be further enhanced.

本実施例においては、ガラス基板上に設けたa−Si半
導体を熱再結晶化させるための出発材料としたが、本発
明はa−Si半導体以外の非単結晶半導体をガラス基板上
に設けた場合においても有効である。
In this example, the starting material for thermally recrystallizing the a-Si semiconductor provided on the glass substrate was used, but the present invention provides a non-single crystal semiconductor other than the a-Si semiconductor on the glass substrate. It is also effective in some cases.

また本実施例においてはコプレナー型の薄膜トランジ
スタを作製したが、本発明の特徴であるガラス基板の熱
処理並びに水素または一酸化炭素あるいは、水素または
一酸化炭素が添加された不活性気体の雰囲気中で加熱す
ることにより非単結晶半導体を結晶化することにより薄
膜トランジスタを得る方法は、他の薄膜トランジスタの
形式すなわちスタガード型,逆スタガード型,逆コプレ
ナー型などの多結晶半導体層を利用する薄膜トランジス
タを作製する場合にも有用である。
In addition, although a coplanar type thin film transistor was manufactured in this example, heat treatment of a glass substrate which is a feature of the present invention and heating in an atmosphere of hydrogen or carbon monoxide or an inert gas to which hydrogen or carbon monoxide is added are performed. In order to obtain a thin film transistor by crystallizing a non-single crystal semiconductor, a method of producing a thin film transistor using a polycrystalline semiconductor layer of another type, that is, a staggered type, an inverted staggered type, an inverted coplanar type, etc. Is also useful.

〔発明の効果〕〔The invention's effect〕

本発明の構成をとることにで、気相化学反応法あるい
はスパッタ法などにより得られた非単結晶半導体を、熱
再結晶化させることによって多結晶半導体を得る工程に
おいて問題となる、ガラス基板の縮みの問題を解決する
ことができ、従来技術において問題であったフォトリソ
グラフィー工程におけるガラス基板の縮みによるマスク
合わせの困難さを大幅に改善することができた。
With the structure of the present invention, a non-single crystal semiconductor obtained by a vapor phase chemical reaction method, a sputtering method, or the like is thermally recrystallized, which causes a problem in a step of obtaining a polycrystalline semiconductor. The problem of shrinkage can be solved, and the difficulty of mask alignment due to the shrinkage of the glass substrate in the photolithography process, which was a problem in the prior art, can be significantly improved.

また、ガラス基板に熱処理を行い加熱時のガラス基板
の縮みを減少させることで、この基板上に設けられ、熱
再結晶化によって得られる多結晶半導体中に発生する内
部応力の発生を抑えることができ、この多結晶半導体よ
りなる半導体装置の電気的特性を向上させることができ
た。
Further, by performing heat treatment on the glass substrate to reduce shrinkage of the glass substrate at the time of heating, generation of internal stress generated in a polycrystalline semiconductor which is provided on this substrate and obtained by thermal recrystallization can be suppressed. It was possible to improve the electrical characteristics of the semiconductor device made of this polycrystalline semiconductor.

さらに熱再結晶化工程を水素または一酸化炭素あるい
は、水素または一酸化炭素が添加された不活性気体の雰
囲気中で行うことにより従来技術において大きな問題で
あった半導体層への酸素の影響を工程を増やすことなく
効果的に排除することができ、高い電気特性を持った薄
膜トランジスタをえることができた。
Furthermore, by carrying out the thermal recrystallization step in an atmosphere of hydrogen or carbon monoxide or an inert gas to which hydrogen or carbon monoxide is added, the influence of oxygen on the semiconductor layer, which is a big problem in the prior art, is reduced. It can be effectively eliminated without increasing, and a thin film transistor having high electric characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本実施例において作製したp−SiTFTの作製
工程を示すものである。 第2図は本実施例において作製したp−SiTFTと、比較
例であるp−SiTFTのID(ドレイン電流)−VG(ゲート
電圧)特性を示したものである。 第3図は本実施例において作製したp−SiTFTと、比較
例であるp−SiTFTのゲート電圧VGと電界効果移動度μ
との関係を示したものである。 第4図は実施例において作製したp−SiTFTと、比較例
であるp−SiTFTの電界効果移動度μを示したものであ
る。 第5図は一酸化炭素が添加された不活性気体中での熱再
結晶化の効果を示すもので、本実施例と比較例のID(ド
レイン電流)−VG(ゲート電圧)特性を示したものであ
る。 (1)……ガラス基板 (2)……SiO2膜 (3)……a−Si活性層 (4)……n+a−Si膜 (5)……ゲート酸化膜(SiO2) (6)……アルミ電極 (S)……Source電極 (G)……Gate電極 (D)……Drain電極
FIG. 1 shows a manufacturing process of the p-Si TFT manufactured in this example. And p-SiTFT manufactured in FIG. 2 embodiment shows a I D (drain current) -V G (gate voltage) characteristics of the p-SiTFT are comparative examples. FIG. 3 shows the gate voltage V G and the field effect mobility μ of the p-Si TFT manufactured in this example and the p-Si TFT of the comparative example.
It shows the relationship with. FIG. 4 shows the field effect mobility μ of the p-SiTFT manufactured in the example and the p-SiTFT of the comparative example. Figure 5 is shows the effect of thermal recrystallization in inert gas from which carbon monoxide has been added, the I D (drain current) -V G (gate voltage) characteristics of a comparative example with the present embodiment It is shown. (1) …… Glass substrate (2) …… SiO 2 film (3) …… a-Si active layer (4) …… n + a-Si film (5) …… Gate oxide film (SiO 2 ) (6) ) …… Aluminum electrode (S) …… Source electrode (G) …… Gate electrode (D) …… Drain electrode

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】薄膜トランジスタを作製する工程におい
て、ガラス基板を該ガラス基板の歪点以下の温度で熱処
理する工程と、前記熱処理されたガラス基板上に直接あ
るいは間接に活性層である非単結晶半導体層を設ける工
程と、少なくとも前記非単結晶半導体層の一部を水素ま
たは一酸化炭素あるいは、水素または一酸化炭素が添加
された不活性気体の雰囲気中で加熱することにより結晶
化させチャネル形成領域を得る工程を有することを特徴
とする薄膜トランジスタの作製方法。
1. A step of manufacturing a thin film transistor, a step of heat-treating a glass substrate at a temperature not higher than a strain point of the glass substrate, and a non-single-crystal semiconductor which is an active layer directly or indirectly on the heat-treated glass substrate. A step of providing a layer, and at least a part of the non-single-crystal semiconductor layer is crystallized by heating it in an atmosphere of hydrogen or carbon monoxide or an inert gas to which hydrogen or carbon monoxide is added to crystallize the channel formation region. A method for manufacturing a thin film transistor, comprising the step of:
JP2199980A 1990-07-24 1990-07-28 Method of manufacturing thin film transistor Expired - Lifetime JP2535654B2 (en)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2199980A JP2535654B2 (en) 1990-07-28 1990-07-28 Method of manufacturing thin film transistor
US07/729,999 US5254208A (en) 1990-07-24 1991-07-15 Method for manufacturing a semiconductor device
TW080105568A TW296458B (en) 1990-07-24 1991-07-17
DE69133416T DE69133416T2 (en) 1990-07-24 1991-07-24 Method for crystallizing a non-single crystal semiconductor by means of heating
KR1019910012668A KR970007839B1 (en) 1990-07-24 1991-07-24 Fabricating method of semiconductor device
EP91306730A EP0468759B1 (en) 1990-07-24 1991-07-24 Method for crystallising a non-single crystal semiconductor by heating
US08/073,689 US5716857A (en) 1990-07-24 1993-06-09 Method for manufacturing a semiconductor device
KR1019950002283A KR960010339B1 (en) 1990-07-24 1995-02-06 Manufacturing method of semiconductor device
US08/940,997 US6008078A (en) 1990-07-24 1997-09-30 Method for manufacturing a semiconductor device
US09/456,948 US6486495B2 (en) 1990-07-24 1999-12-07 Method for manufacturing a semiconductor device
US10/289,313 US7026200B2 (en) 1990-07-24 2002-11-07 Method for manufacturing a semiconductor device
US11/330,136 US20060121657A1 (en) 1990-07-24 2006-01-12 Method for manufacturing a semconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2199980A JP2535654B2 (en) 1990-07-28 1990-07-28 Method of manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH0485969A JPH0485969A (en) 1992-03-18
JP2535654B2 true JP2535654B2 (en) 1996-09-18

Family

ID=16416782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2199980A Expired - Lifetime JP2535654B2 (en) 1990-07-24 1990-07-28 Method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP2535654B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3019885B2 (en) * 1991-11-25 2000-03-13 カシオ計算機株式会社 Method for manufacturing field effect thin film transistor

Also Published As

Publication number Publication date
JPH0485969A (en) 1992-03-18

Similar Documents

Publication Publication Date Title
JP3306258B2 (en) Method for manufacturing semiconductor device
US5716857A (en) Method for manufacturing a semiconductor device
JPH03231472A (en) Manufacture of thin-film transistor
JP3402380B2 (en) Semiconductor circuit and manufacturing method thereof
JP3137797B2 (en) Thin film transistor and manufacturing method thereof
US6486495B2 (en) Method for manufacturing a semiconductor device
JP2700277B2 (en) Method for manufacturing thin film transistor
JP2535654B2 (en) Method of manufacturing thin film transistor
JP3125931B2 (en) Semiconductor fabrication method
JPS6230314A (en) Manufacture of crystalline semiconductor thin film
JP4357006B2 (en) Method for forming polycrystalline semiconductor thin film and method for manufacturing thin film transistor
JP2002299235A (en) Semiconductor thin-film forming method and thin-film semiconductor device
JP3357346B2 (en) Method for manufacturing semiconductor device
JP3357347B2 (en) Method for manufacturing display device having thin film transistor
JPS63119576A (en) Thin film transistor
JP3535465B2 (en) Method for manufacturing semiconductor device
JPH05343685A (en) Manufacture of silicon thin film transistor
JP3032542B2 (en) Method for manufacturing thin film transistor
JP3193366B2 (en) Semiconductor fabrication method
JPH11186552A (en) Manufacture of thin-film transistor
JPH04206837A (en) Manufacture of semiconductor device
JPH0488643A (en) Manufacture of polycrystalline silicon semiconductor device
JPH06216044A (en) Manufacture of semiconductor thin film
KR0140665B1 (en) Fabrication method of tft
JPH04186735A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14