JP2533915B2 - 周波数変換器の制御方法及びその方法を適用した周波数変換器 - Google Patents

周波数変換器の制御方法及びその方法を適用した周波数変換器

Info

Publication number
JP2533915B2
JP2533915B2 JP63145561A JP14556188A JP2533915B2 JP 2533915 B2 JP2533915 B2 JP 2533915B2 JP 63145561 A JP63145561 A JP 63145561A JP 14556188 A JP14556188 A JP 14556188A JP 2533915 B2 JP2533915 B2 JP 2533915B2
Authority
JP
Japan
Prior art keywords
phase
signal
positive
semiconductor switch
half cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63145561A
Other languages
English (en)
Other versions
JPS6477477A (en
Inventor
ヘイキ・ツゥーサ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kone Elevator GmbH
Original Assignee
Kone Elevator GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kone Elevator GmbH filed Critical Kone Elevator GmbH
Publication of JPS6477477A publication Critical patent/JPS6477477A/ja
Application granted granted Critical
Publication of JP2533915B2 publication Critical patent/JP2533915B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M5/4585—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only having a rectifier with controlled elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 本発明は周波数変換器の制御方法及びその方法を適用
するように設計された周波数変換器に関するものであ
る。
周波数変換器においては、一定周波数の交流主電源の
電圧が整流ユニットに接続される。電力は主電源から取
られ、整流された電圧は逆変換ユニットにより負荷へ供
給するための可変周波数の交流に変換される。整流ユニ
ットと逆変換ユニットの間は直流回路である。周波数変
換器においては、電流か又は電圧のいずれかが制御され
る。望まれた振幅及び周波数値が電流又は電圧で決定さ
れ、一方制御されない他方の量の値は、電源及び負荷条
件によって決められる。
電圧制御された周波数変換器においては、負荷へ供給
するよう望まれた電圧は例えばパルス幅変調によって作
られ、そこでは正弦波状と三角状の波が周波数変換器の
パワーステージの半導体スイッチのための制御信号を作
るために比較される。電圧制御された周波数変換器の欠
点は負荷を構成するモータ内で発生する騒音であり、そ
のような騒音は負荷へ供給される電圧の波形の結果生じ
るものである。
周波数変換器において電流が制御される量である場合
には、上に述べた方法では半導体制御信号は作られ得な
い。その理由は、電流制御された周波数変換器において
は、ブリッジ回路の両端において、一方向のみしか電流
が流れられないことである。更に、常に中間の回路の電
流のために通路が備けられなければならず、ブリッジ回
路の並列接続されたトランジスタが同時に駆動された場
合に、より高いコレクター〜エミッタ電圧を有するトラ
ンジスタの一個を通ってのみ電流が流れ得る。電流制御
された周波数変換器においては、電源と負荷電源に対し
て良い波形を達成することは困難である。それ以上の損
失は高調波の発生である。
本発明の目的は上述の欠点を除去することである。本
発明により提供される周波数変換器の制御方法は、各相
の電流変調期間（current modulation peviod）が他の
相の電流変調期間と交錯させられるような方法による変
調で、周波数変換器の電流が制御されることを特徴とす
る。
本発明の方法によって電流を変調することにより電源
と負荷電流の両者に対して良い波形が達成され、高調波
の発生が最少に減少する。
本発明の方法の好適な一実施例は、電源ネットワーク
から周波数変換器により取られる電流と負荷へ供給され
る電流の両方が制御されることを特徴とする。
本発明の方法の他の好適な実施例は、主電源から取ら
れる各相電流及び負荷へ供給される各相電流の瞬時値が
零の場合に、正常にはどの半導体スイッチも導通してい
ない時に各相の中の１相の半導体スイッチをターンオン
させることにより電流の通路が与えられることを特徴と
する。
本発明の方法の更に他の好適な実施例は、第１の相に
おいてはその相の正の半サイクルの間に導通する半導体
スイッチに対する制御信号と、負の半サイクルの間に導
通する半導体スイッチに対する制御信号が、正の半サイ
クルの間に導通する半導体スイッチに対して電流制御信
号の正の半サイクルを正の三角波と、負の半サイクルの
間に導通する半導体スイッチに対して電流制御信号の負
の半サイクルを負の三角波と比較することにより、電流
制御信号から別々に作られ、第２の相においては一方で
は第１及び第２の相の電流制御信号の正の部分を又他方
では同じく負の部分を合計し、このようにして得られた
正の合計を正の三角波と又負の合計を負の三角波と比較
し、得られた制御信号から制御信号が対応する第１の相
の半導体スイッチへ加えられている期間を除去すること
により作られ、そして第３の相の半導体スイッチに対す
る制御信号は一方では第1,第２及び第３の相の電流制御
信号の正の部分を又他方では同じく負の部分を合計し、
このようにして得られた正の合計を正の三角波と又負の
合計を負の三角波と比較し、得られた制御信号から制御
信号が第１及び第２の相の対応する半導体スイッチへ加
えられている期間を除去することにより作られること特
徴とする。
本発明の方法の更に別の好適な実施例は、第１及び第
２の相の電流制御信号の正の部分を合計し、同じく負の
部分を合計した第２の相の曲線から、第１の相の変調信
号である第１の相の曲線と一致する部分を、また、第
１、第２及び第３の相の電流制御信号の正の部分を合計
し、同じく負の部分を合計した第３の相の曲線から、第
１及び第２の相の曲線と一致する部分を除去することに
より作られる変調信号を用いて変調が実行されることを
特徴とする。
本発明の方法を適用した周波数変換器は、制御可能な
半導体スイッチを備えた電源整流ブリッジと、同様に制
御可能な半導体スイッチを備えた逆変換モータブリッジ
と、各相の変調期間が他の相の変調期間と交錯され得る
ような方法による変調によって周波数変換器内の電流が
制御されることを可能にする半導体スイッチを制御する
ための制御ユニットを含むことを特徴とする。
本発明の方法を適用した周波数変換器の好適な実施例
は、変調信号が貯蔵される少なくとも１個の記憶回路を
制御ユニットが含むことを特徴とする。
本発明の方法を適用した周波数変換器の他の好適な実
施例は、各相で主電源から取られる電流と負荷へ供給さ
れる電流の瞬時値が零の場合に、正常にはこれらのどの
スイッチも導通していない時に、各相の中の１相の半導
体スイッチをターンオンイせることによって、電流が流
れることのできる通路を作成する零ダイオード回路を制
御ユニットを含むことを特徴とする。
本発明の方法を適用した周波数変換器の更に他の実施
例では、制御ユニットがNORゲート又は同様の装置を含
み、その内の第１の装置は第１の相の正の半サイクルの
間に導通するトランジスタに対する制御信号と一致する
第２の相の正の半サイクルの間に導通するトランジスタ
に対する制御信号の部分を除去し、第２の装置は第１の
相の負の半サイクルの間に導通するトランジスタに対す
る制御信号と一致する第２の相の負の半サイクルの間に
導通するトランジスタに対する制御信号の部分を除去
し、第３の装置は第１及び第２の相の正の半サイクルの
間に導通するトランジスタに対する制御信号と一致する
第３の相の正の半サイクルの間に導通するトランジスタ
に対する制御信号の部分を除去し、一方第４の装置は第
１及び第２の相の負の半サイクルの間に導通するトラン
ジスタに対する制御信号と一致する第３の相の負の半サ
イクルの間に導通するトランジスタに対する制御信号の
部分を除去することを特徴とする。
以下、本発明を図面を参照しつつ実施例によって詳細
に説明する。
第１図は電流制御された周波数変換器と負荷を構成す
るモータを示す。周波数変換器は一定周波数の主電源相
電圧UR,US及びUTを直流回路に対する直流電流を作る為
に整流する電源整流ブリッジ１を含む。電源整流ブリッ
ジはダイオードD1〜D6と、前記ダイオードと直列に接続
されたトランジスタQ1〜Q6、及びトランジスタに逆並列
に接続された零ダイオードD7〜D12から成る。トランジ
スタQ1〜Q6は制御ユニット２により制御される。
インダクタンスＬによって濾波された直流電流Idは、
逆変換モータブリッジ３へ供給する直流回路に流れる。
逆変換モータブリッジ３はダイオードD13〜D18と、その
ダイオードと直列に接続されたトランジスタQ7〜Q
12と、トランジスタに逆並列に接続された零ダイオード
D19〜D24とから成る。トランジスタQ7〜Q12も制御ユニ
ット２により制御される。逆変換モータブリッジ３内で
３相電流がかご形モータＭへ供給するために作られる。
制御ユニット２はトランジスタ制御信号を２つのブリ
ッジごとに別に作る。制御ユニット２は主電源から周波
数変換器によって取られる電流と負荷へ供給する電流の
両者を変調する。この変調は各相の変調期間が他の２つ
の相の変調期間と交錯するように実行される。各変調期
間の間、相電流の平均値は電流の望まれる波形、例えば
正弦波に一致する。電源から取られる電流と負荷のモー
タへ供給する電流の瞬時値が零の場合にさえも電流に対
する通路が備えられる。
望まれる電流制御信号波形が、第2a図に示されるよう
に、正弦波IRC,ISC及びITCである場合、回路の変調動作
は次の通りである。（図は又正及び負の合計の波IRSC,I
STC及びITRCをも示す。）Ｒ相電流制御信号IRCから、そ
の分枝の正の半サイクルの間に導通するトランジスタQ1
及びQ7に対してと、負の半サイクルの間に導通するトラ
ンジスタQ2及びQ8に対しての制御のために、別々の信号
が作られる。正の半サイクルの間に導通するトランジス
タQ1及びQ7の制御のために電流制御信号IRCの正の半サ
イクルが第2a図に示されるように、正の三角波I+と比較
され、又負の半サイクルの間に導通するトランジスタQ2
及びQ8の制御のために電流制御信号IRCの負の半サイク
ルが、正の三角波から反転増幅器によって得られる負の
三角波と比較される。これは第2b図の制御信号iR+及びi
R-に帰着し、その中で正パルスiR+は正の半サイクルの
間に導通するトランジスタQ1及びQ7を制御し、負パルス
iR-は負の半サイクルの間に導通するトランジスタQ2及
びQ8を制御する。第2b図の波は変調期間を表現する正及
び負のパルスと、パルスの間の間隔から成る。他の２つ
の相に対する変調期間は以下に述べるように対応する方
法で作られる。
Ｓ相中のトランジスタQ3,Q4,Q9及びQ10に対する制御
信号は次のようにして作られる。相ＲおよびＳに対する
正の電流制御信号IRC及びISCが共に加算され、得られた
合計が正の三角波と比較される。同様に、相Ｒ及びＳに
対する負の電流制御信号IRC及びISCが共に加算され、得
られた合計が負の三角波と比較される。結果として制御
信号は問題の変調期間に対し、相ＲおよびＳ内のトラン
ジスタに対する制御信号の合計に一致する。Ｒ相のトラ
ンジスタが駆動されている間のこれらの制御信号の部分
を除去することが第2c図に示されたような相Ｓに対する
制御信号iS+及びiS-に帰着し、図中で正パルスiS+は正
の半サイクルの間に導通するトランジスタQ3及びQ9を制
御し、負パルスiS-は負の半サイクルの間に導通するト
ランジスタQ4及びQ10を制御する。相Ｒ及びＳに対する
電流制御信号の半サイクルが同時に起きた場合には、正
の半サイクルの間に導通するＳ相のトランジスタQ3及び
Q9に対する制御パルスが、正の半サイクルの間に導通す
るＲ相のトランジスタQ1及びQ7に対する制御パルスの間
の間隔中に起こり、負の半サイクルの間に導通するＳ相
のトランジスタQ4及びQ10に対する制御パルスが、負の
半サイクルの間に導通するＲ相のトランジスタQ2及びQ8
に対する制御パルスの間の間隔中に起こる。全体の変調
期間の長さは望まれた値のままである。
Ｔ相のトランジスタQ5,Q6,Q11及びQ12に対する制御信
号は次のようにして作られる。相R,S及びＴに対する正
の電流制御信号IRC,ISC及びITCが共に加算され、得られ
た合計が正の三角形と比較される。同様に、相R,S及び
Ｔに対する負の電流制御信号IRC,ISC及びITCが共に加算
され、得られた合計が負の三角波と比較される。結果と
しての制御信号は問題の変調期間に対し、相R,S及びＴ
内のトランジスタに対する制御信号の合計に一致する。
Ｒ及びＳ相のトランジスタが駆動されている間のこれら
の制御信号の部分を除去することが第2d図に示されるよ
うな相Ｔに対する制御信号iT+及びiT-に帰着し、図中で
正パルスiT+は正の半サイクルの間に導通するトランジ
スタQ5及びQ11を制御し、負パルスiT-は負の半サイクル
の間に導通するトランジスタQ6及びQ12を制御する。正
の半サイクルの間に導通するＴ相トランジスタQ5及びQ
11に対する制御パルスは、正の半サイクルの間に導通す
るＲ及びＳ相のトランジスタQ1とQ3及びQ7とQ9に対する
制御パルスの間の間隔中に起こり、負の半サイクルの間
に導通するＴ相のトランジスタQ6及びQ12に対する制御
パルスは負の半サイクルの間に導通するＲ及びＳ相のト
ランジスタQ2とQ4及びQ8とQ10に対する制御パルスの間
の間隔中に起こる。
更に、Ｒ相の電源整流ブリッジ及び逆変換モータブリ
ッジの両トランジスタは、正及び負の半サイクルの間に
どのブリッジトランジスタもそれらの正常な制御パルス
を受けない合間にターンオンされる。これはブリッジを
通る通路が直流回路の電流に対して与えられることを保
証する。周波数変換器のこの零ダイオード動作を満たす
ために、Ｒ相のトランジスタを制御するための第2e図に
示されるごとき付加的パルス列i0が作られる。
異なるトランジスタに対する変調信号が、前述の如く
望まれた正弦波状の電流制御信号から作られた場合、結
果としての波形は第3a〜3f図に示す如くであり、それら
の内の第3a図は相Ｒに対する正の変調信号MR+を示し、
第3b図は相Ｒに対する負の変調信号MR-を、第3c図は相
Ｓに対する正の変調信号MS+を、第3d図は相Ｓに対する
負の変調信号MS-を、第3e図は相Ｔに対する正の変調信
号MT+を、また第3f図は相Ｔに対する負の変調信号MT-を
示す。正の半サイクルの間に導通するブリッジの複数の
トランジスタと負の半サイクルの間に導通するブリッジ
の複数のトランジスタとは、若しこれらを同時に導通さ
せようとされた場合は、決められた順序Ｒ−Ｓ−Ｔでタ
ーンオンされるから、Ｒ相に対する復調信号と一致する
第3c図及び第3d図のＳ相の曲線の部分（図で電気角０〜
120゜及び180〜300゜の部分）を除去し、同様に相Ｒ及
びＳに対する変調信号と一致する第3e図及び第3f図のＴ
相の曲線の部分（図で電気角60〜240゜及び240〜360゜
と０〜60゜の部分）を除去することが可能である。各相
の正及び負の半サイクルの間に導通するトランジスタに
対する変調信号を組み合わせることにより、第4a図〜第
4c図に示される変調信号MR,MS及びMTを得る。電源整流
ブリッジ１と逆変換モータブリッジ３のトランジスタに
対する変調信号は同じ波形である。電源整流ブリッジの
変換信号の周波数は一定であり、一方逆変換モータブリ
ッジに対する変調信号の周波数は変動する。第５図は変
調回路の構成原理を示し、第６図は変調回路それ自身を
示す。個々の変調回路が２個のブリッジの各々に対して
制御ユニット２内に準備される。前述のような変調信号
MR,MS及びMTを用いることにより、変調回路内に半波整
流器又は加算回路など使用しない制御回路を構成するこ
とができる。
第５図は変調回路の構成原理を示す。変調は前述の方
法によってキャリア発生器５によって供給される、例え
ば2kHzの周波数を有する正及び負の三角波を第4a図〜第
4c図に示される変調信号MR,MS及びMTと比較することに
より行われる。相Ｒに対して、個々の制御信号SR+及びS
R-が正の半サイクルの間に導通するトランジスタに対し
て及び負の半サイクルの間に導通するトランジスタに対
して作られる。変調信号MRと三角波が供給される変調器
４において、正の半サイクルの間に導通するトランジス
タに対して正の変調信号が正の三角波と比較され、負の
半サイクルの間に導通するトランジスタに対して負の変
調信号が負の三角波と比較される。
正の半サイクルの間に導通するＳ相のトランジスタ及
び負の半サイクルの間に導通するＳ相のトランジスタに
対して、制御信号SS+及びSS-がそれぞれ、変調信号の正
の半サイクルを正の三角波と又変調信号の負の半サイク
ルを負の三角波と比較することにより、変調器４によっ
て作られる、これがＲ相のトランジスタに対する制御信
号と一致する制御信号の部分を除去するために（−Ｒ）
差動回路６へ次に供給されるトランジスタ制御信号に帰
着する。
正の半サイクルの間に導通するＴ相のトランジスタ及
び負の半サイクルの間に導通するＴ相のトランジスタに
対して、制御信号ST+及びST-がそれぞれ、変調信号の正
の半サイクルを正の三角波と又変調信号の負の半サイク
ルを負の三角波と比較することにより、変調器４によっ
て作られる。これがＲ及びＳ相のトランジスタに対する
制御信号と一致する制御信号の部分を除去するために
（−Ｒ−Ｓ）差動回路７へ次に供給されるトランジスタ
制御信号に帰着する。
Ｒ相のブリッジトランジスタに対する、正常にはどの
トランジスタも導通していない時にそれらが導通するこ
とを可能にする零ダイオードの機能は、Ｒ相のトランジ
スタに対する制御信号を、それらの制御信号に第2e図に
示される望まれた補助制御信号を加算する（D0）零ダイ
オード回路８へ与えることにより達成される。
最後にすべての制御信号は機能不全の場合にトランジ
スタがターンオフできることを保証する保護増幅器９を
通してトランジスタベース電流増幅器へ送られる。
第６図は電流変調回路を示す。第4a図に示されるよう
な相Ｒに対する変調信号は例えばEEPROM回路10aから得
られ、第4b図に示されるような相Ｓに対する変調信号は
それに対応して他のEEPROM回路10bから、又第4c図に示
されるような相Ｔに対する変調信号は第３のEEPROM回路
10cから得られる。変調信号と、搬送波発生器11から得
られる正の三角波と、正の三角波から反転増幅器12によ
って引き出される負の三角波とが、変調器13へ供給さ
る。変調器13は演算増幅器14a,14c及び14eにおいて正の
三角波を変調信号と比較することにより正の半サイクル
の間に導通するトランジスタに対する制御信号を発生
し、演算増幅器14b,14d及び14fにおいて負の三角波を変
調信号と比較することにより負の半サイクルの間に導通
するトランジスタに対する制御信号を発生する。次に、
Ｒ相の正の半サイクルの間に導通するトランジスタに対
する制御信号と一致するＳ相の正の半サイクルの間に導
通するトランジスタに対する制御信号の部分が差動回路
として働くNORゲート15aによって除去され、Ｒ相の負の
半サイクルの間に導通するトランジスタに対する制御信
号と一致するＳ相の負の半サイクルの間に導通するトラ
ンジスタに対する制御信号の部分が差動回路として働く
NORゲート15bによって除去される。同様に、ＲおよびＳ
相の正の半サイクルの間に導通するトランジスタに対す
る制御信号と一致するＴ相の正の半サイクルの間に導通
するトランジスタに対する制御信号の部分が差動回路と
して働くNORゲート15cによって除去され、Ｒ及びＳ相の
負の半サイクルの間に導通するトランジスタに対する制
御信号と一致するＴ相の負の半サイクルの間に導通する
トランジスタに対する制御信号の部分が差動回路として
働くNORゲート15dによって除去される。
正常にはすべてのトランジスタが導通しない時にＲ相
のトランジスタに対して付加的な制御信号を与える零ダ
イオード回路16へ制御信号が供給される。これを達成す
るために、正の制御信号が最初にNORゲート17aへ加えら
れ又負の制御信号が他のNORゲート17bへ加えられる。こ
れらのNORゲート17a及び17bのそれぞれの出力が第３のN
ORゲート17cへ加えられる。このNORゲート17cの出力及
び対応する制御信号が４個のNANDゲート18a〜18dへ加え
られる。これはＲ相トランジスタに対する補助制御信号
が存在する期間中は他の相のトランジスタのいずれにも
制御信号が加えられず、従って他の相のいずれのトラン
ジスタも導通しないことを保証する。Ｒ相では、補助制
御信号は前述のNORゲート17cの出力を反転増幅器19によ
り２個の更に別のNORゲート20a及び20bへ加えることに
より得られ、最初のNORゲート20aは他方の入力端子に正
の半サイクルの間に導通するトランジスタに対する制御
信号を受け、第２のNORゲート20bは他方の入力端子に負
の半サイクルの間に導通するトランジスタに対する制御
信号を受け取る。制御信号は各制御信号を反転しそれら
を図示されていないトランジスタベース電流増幅器へ送
る保護増幅器21a〜21fへ供給される。機能不全の場合に
は、保護増幅器21a〜21fが各トランジスタへの制御信号
を遮断する。
尚、本発明はこれらの実施例に限定されるものではな
く、多くの変形が可能であることは明らかである。
【図面の簡単な説明】
第１図は電流制御される周波数変換器の主回路結線図、 第2a図は正弦波状の電流制御信号と三角波の波形図、 第2b図はＲ相に対する制御信号波形図、 第2c図はＳ相に対する制御信号波形図、 第2d図はＴ相に対する制御信号波形図、 第2e図はＲ相に対する補助制御信号波形図、 第3a図はＲ相に対する正の変調信号波形図、 第3b図はＲ相に対する負の変調信号波形図、 第3c図はＳ相に対する正の変調信号波形図、 第3d図はＳ相に対する負の変調信号波形図、 第3e図はＴ相に対する正の変調信号波形図、 第3f図はＴ相に対する負の変調信号波形図、 第4a図はＲ相に対する変調信号波形図、 第4b図はＳ相に対する変調信号波形図、 第4c図はＴ相に対する変調信号波形図、 第５図は変調回路の構成を示すブロック図、 第６図は変調回路の接続図を示す。 １……電源整流ブリッジ、２……制御ユニット、３……
逆変換モータブリッジ ４……変調器、５……キャリア発生器、６……（−Ｒ）
作動回路 ７……（−Ｒ−Ｓ）作動回路、８……（D0）零ダイオー
ド回路 ９……保護増幅器、10a〜10c……EEPROM回路、11……搬
送波発生器 12……反転増幅器、13……変調器、14a〜14f……演算増
幅器 15a〜15d……NORゲート、16……零ダイオード回路、17a
〜17c……NORゲート 18a〜18d……NORゲート、19……反転増幅器、20a,20b…
…NORゲート 21a〜21f……保護増幅器

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】周波数変換器を制御する方法であって、前
    記周波数変換器が、制御可能な半導体スイッチを設けら
    れた電源整流ブリッジ（１）と、同様に制御可能な半導
    体スイッチを設けられた逆変換モータブリッジ（３）、
    及び前記の半導体スイッチを制御するための制御ユニッ
    ト（２）を具えており、各相の変調期間が他の相の変調
    期間と交錯され得るような方法での変調により、周波数
    変換器内の電流が制御されることを可能にする周波数変
    調器を制御する方法において、 第１の相の制御信号（iR+,iR-,sR+,sR-）が、第１の相
    の正の半サイクルの間導通する半導体スイッチ（Q1,
    Q7）と第１の相の負の半サイクルの間導通する半導体ス
    イッチ（Q2,Q8）とに対して、電流制御信号（IRC）の正
    の半サイクルである変調信号（MR+）と電流制御信号（I
    RC）の負の半サイクルである変調信号（MR-）とから、
    変調信号の正の半サイクルを正の三角波（I+）と比較
    し、変調信号の負の半サイクルを負の三角波と比較する
    ことにより作られ、 第２の相の制御信号（iS+,iS-,sS+,sS-）が、第２の相
    の正の半サイクルの間導通する半導体スイッチ（Q3,
    Q9）と第２の相の負の半サイクルの間導通する半導体ス
    イッチ（Q4,Q10）とに対して、第１及び第２の相の電流
    制御信号（IRC,ISC）の正の部分の合計である変調信号
    （MS+）と、第１及び第２の相の電流制御信号（IRC,
    ISC）の負の部分の合計である変調信号（MS-）とから、
    変調信号の正の半サイクルを正の三角波と比較し、変調
    信号の負の半サイクルを負の三角波と比較して制御信号
    を得て、且つこれらの制御信号から制御信号が対応する
    第１の相の半導体スイッチへ印加されている間の期間を
    除去することにより作られ、且つ 第３の相の制御信号（iT+,iT-,sT+,sT-）が、第３の相
    の正の半サイクルの間導通する半導体スイッチ（Q5,
    Q11）と第３の相の負の半サイクルの間導通する半導体
    スイッチ（Q6,Q12）とに対して、第1,第２及び第３の相
    の電流制御信号（IRC,ISC,ITC）の正の部分と、第1,第
    ２及び第３の相の電流制御信号（IRC,ISC,ITC）の負の
    部分とのそれぞれ合計である変調信号（MT+,MT-）か
    ら、変調信号の正の半サイクルを正の三角波と比較し、
    変調信号の負の半サイクルを負の三角波と比較して制御
    信号を得て、且つこれらの制御信号から制御信号が対応
    する第１及び第２の相の半導体スイッチへ印加されてい
    る間の期間を除去することにより作られ、 ることを特徴とする周波数変換器を制御する方法。
  2. 【請求項２】周波数変換器を制御する方法であって、前
    記周波数変換器が、制御可能な半導体スイッチを設けら
    れた電源整流ブリッジ（１）と、同様に制御可能な半導
    体スイッチを設けられた逆変換モータブリッジ（３）、
    及び前記の半導体スイッチを制御するための制御ユニッ
    ト（２）を具えており、各相の変調期間が他の相の変調
    期間と交錯され得るような方法での変調により、周波数
    変換器内の電流が制御されることを可能にする周波数変
    換器を制御する方法において、 第１の相の制御信号（iR+,iR-,sR+,sR-）が、第１の相
    の正の半サイクルの間導通する半導体スイッチ（Q1,
    Q7）と第１の相の負の半サイクルの間導通する半導体ス
    イッチ（Q2,Q8）とに対して、電流制御信号（IRC）であ
    る第１の相の変調信号（MR）から、変調信号の正の半サ
    イクルルを正の三角波（I+）と比較し、変調信号の負の
    半サイクルを負の三角波と比較することにより作られ、 第２の相の制御信号（iS+,iS-,sS+,sS-）が、第２の相
    の正の半サイクルの間導通する半導体スイッチ（Q3,
    Q9）と第２の相の負の半サイクルの間導通する半導体ス
    イッチ（Q4,Q10）とに対して、第１及び第２の相の電流
    制御信号（IRC,ISC）の正の部分の合計と、第１及び第
    ２の相の電流制御信号（IRC,ISC）の負の部分の合計と
    から、第１の相の変調信号（MR）の部分と共通な部分を
    除去した第２の相の変調信号（MS）から、変調信号の正
    の半サイクルを正の三角波と比較し、変調信号の負の半
    サイクルを負の三角波と比較して制御信号を得て、且つ
    これらの制御信号から制御信号が対応する第１の相の半
    導体スイッチへ印加されている間の期間を除去すること
    により作られ、且つ 第３の相の制御信号（iT+,iT-,sT+,sT-）が、第３の相
    の正の半サイクルの間導通する半導体スイッチ（Q5,
    Q11）と第３の相の負の半サイクルの間導通する半導体
    スイッチ（Q6,Q12）とに対して、第1,第２及び第３の相
    の電流制御信号（IRC,ISC,ITC）の正の部分と、第1,第
    ２及び第３の相の電流制御信号（IRC,ISC,ITC）の負の
    部分とのそれぞれ合計から第１の相の変調信号（MR）の
    部分及び第２の相の変調信号（MS）の部分と共通な部分
    が除去された第３の相の変調信号（MT）から、変調信号
    の正の半サイクルを正の三角波と比較し、変調信号の負
    の半サイクルを負の三角波と比較することによって制御
    信号を得て、且つこれらの制御信号から制御信号が対応
    する第１及び第２の相の半導体スイッチへ印加されてい
    る間の期間を除去することにより作られ、 ることを特徴とする周波数変換器を制御する方法。
  3. 【請求項３】請求項１又は２記載の方法において、電源
    から周波数変換器により取られる電流と負荷へ供給され
    る電流との双方が制御されることを特徴とする周波数変
    換器を制御する方法。
  4. 【請求項４】請求項1,2又は３のうちのいずれか１項記
    載の周波数変換器を制御する方法において、電源から取
    られる各相の電流及び負荷へ供給される各相の電流の瞬
    時値が零である場合に、いずれの半導体スイッチも正常
    に導通していない時に一つの相の半導体スイッチをター
    ンオンすることにより、電流の通路が与えられることを
    特徴とする周波数変換器を制御する方法。
  5. 【請求項５】制御可能な半導体スイッチを設けられてい
    る電源整流ブリッジ（１）と、同様に制御可能な半導体
    スイッチを設けられた逆変換モータブリッジ（３）、及
    び前記半導体スイッチを制御するための制御ユニット
    （２）を具え、周波数変換器内の電流が、各相の変調期
    間が他の相の変調期間と交錯され得るような方法での変
    調により制御されることを可能にする周波数変換器にお
    いて、 制御ユニット（２）が、第１の相の制御信号（iR+,iR-,
    SR+,SR-）を、第１の相の正の半サイクルの間導通する
    半導体スイッチ（Q1,Q7）と、第１の相の負の半サイク
    ルの間導通する半導体スイッチ（Q2,Q8）とに対して、
    電流制御信号（IRC）の正の半サイクルである変調信号
    （MR+）と電流制御信号（IRC）の負の半サイクルである
    変調信号（MR-）とから、変調信号の正の半サイクルを
    正の三角波（I+）と比較し、変調信号の負の半サイクル
    を負の三角波と比較することにより作り、 第２の相の制御信号（iS+,iS-,sS+,sS-）を、第１及び
    第２の相の電流制御信号（IRC,ISC）の正の部分の合計
    である変調信号（MR+）と第１及び第２の相の電流制御
    信号（IRC,ISC）の負の部分の合計である変調信号
    （MR-）とから、変調信号の正の半サイクルを正の三角
    波と比較し、変調信号の負の半サイクルを負の三角波と
    比較して制御信号を得て、これらの制御信号から制御信
    号が対応する第１の相の半導体スイッチへ印加されてい
    る間の期間を除去することにより作り、且つ 第３の相の制御信号（iT+,iT-,sT+,sT-）を、第1,第２
    及び第３の相の電流制御信号（IRC,ISC,ITC）の正の部
    分と、第1,第２及び第３の相の電流制御信号（IRC,ISC,
    ITC）の負の部分との、それぞれ合計である変調信号（M
    T+,MT-）から、変調信号の正の半サイクルを正の三角波
    と比較し、変調信号の負の半サイクルを負の三角波と比
    較して制御信号を得て、これらの制御信号から制御信号
    が対応する第１及び第２の相の半導体スイッチへ印加さ
    れている間の期間を除去することにより作る、 ことを特徴とする周波数変換器。
  6. 【請求項６】制御可能な半導体スイッチを設けられてい
    る電源整流ブリッジ（１）と、同様に制御可能な半導体
    スイッチを設けられた逆変換モータブリッジ（３）、及
    び前記半導体スイッチを制御するための制御ユニット
    （２）を具え、周波数変換器内の電流が、各相の変調期
    間が他の相の変調期間と交錯され得るような方法での変
    調により制御されることを可能にする周波数変調器にお
    いて、 制御ユニット（２）が、第１の相の制御信号（iR+,iR-,
    SR+,SR-）を、第１の相の正の半サイクルの間導通する
    半導体スイッチ（Q1,Q7）と、第１の相の負の半サイク
    ルの間導通する半導体スイッチ（Q2,Q8）とに対して、
    電流制御信号（IRC）である第１の相の変調信号（MR）
    から、変調信号の正の半サイクルを正の三角波（I+）と
    比較し、変調信号の負の半サイクルを負の三角波と比較
    することにより作り、 第２の相の制御信号（iS+,iS-,sS+,sS-）を、第１及び
    第２の相の電流制御信号（IRC,ISC）の正の部分の合計
    と第１及び第２の相の電流制御信号（IRC,ISC）の負の
    部分の合計とから、第１の相の変調信号（MR）の部分と
    共通である部分が除去された第２の相の変調信号（MS）
    から、変調信号の正の半サイクルを正の三角波と比較
    し、変調信号の負の半サイクルを負の三角波と比較して
    制御信号を得て、これらの制御信号から制御信号が対応
    する第１の相の半導体スイッチへ印加されている間の期
    間を除去することにより作り、且つ 第３の相の制御信号（iT+,iT-,sT+,sT-）を、第1,第２
    及び第３の相の電流制御信号（IRC,ISC,ITC）の正の部
    分と、第1,第２及び第３の相の電流制御信号（IRC,ISC,
    ITC）の負の部分との、それぞれ合計から第１の相の変
    調信号の部分（MR）及び第２の相の変調信号（MS）の部
    分と共通である部分が除去された第３の相の変調信号
    （MT）から、変調信号の正の半サイクルを正の三角波と
    比較し、変調信号の負の半サイクルを負の三角波と比較
    して制御信号を得て、且つこれらの制御信号から制御信
    号が対応する第１及び第２の相の半導体スイッチへ印加
    されている間の期間を除去することにより作る、 ことを特徴とする周波数変換器。
  7. 【請求項７】請求項５又は６記載の周波数変換器におい
    て、前記の制御回路が、変調信号が記憶され得る少なく
    とも１個のメモリ回路（10a〜10c）を具えていることを
    特徴とする周波数変換器。
  8. 【請求項８】請求項５〜７のうちのいずれか１項記載の
    周波数変換器において、各相における電源から取られ且
    つ負荷へ供給される電流の瞬時値が零の場合に、いずれ
    の半導体スイッチも正常には導通しない場合に一つの相
    の半導体スイッチをターンオンすることにより、通路が
    電流に対して設けられることを可能にする還流回路（8;
    16）を前記制御ユニットが具えていることを特徴とする
    周波数変換器。
  9. 【請求項９】請求項５〜８のうちのいずれか１項記載の
    周波数変換器において、前記制御ユニットが論理装置を
    具え、第１の装置（15a）が第１の相の正の半サイクル
    の間導通する半導体スイッチに対する制御信号と一致す
    る第２の相の正の半サイクルの間導通する半導体スイッ
    チに対する制御信号の部分を除去し、第２の装置（15
    b）が第１の相の負の半サイクルの間導通する半導体ス
    イッチに対する制御信号と一致する第２の相の負の半サ
    イクルの間導通する半導体スイッチに対する制御信号の
    部分を除去し、第３の装置（15c）が第１及び第２の相
    の正の半サイクルの間導通する半導体スイッチのための
    制御信号と一致する第３の相の正の半サイクルの間導通
    する半導体スイッチのための制御信号の部分を除去し、
    一方第４の装置（15d）は第１及び第２の相の負の半サ
    イクルの間導通する半導体スイッチに対する制御信号と
    一致する第３の相の負の半サイクルの間導通する半導体
    スイッチのための制御信号の部分を除去することを特徴
    とする周波数変換器。
JP63145561A 1987-06-17 1988-06-13 周波数変換器の制御方法及びその方法を適用した周波数変換器 Expired - Fee Related JP2533915B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI872705A FI80170C (fi) 1987-06-17 1987-06-17 Foerfarande foer styrning av en frekvensomformare samt en foer tillaempning av foerfarandet avsedd frekvensomformare.
FI872705 1987-06-17

Publications (2)

Publication Number Publication Date
JPS6477477A JPS6477477A (en) 1989-03-23
JP2533915B2 true JP2533915B2 (ja) 1996-09-11

Family

ID=8524689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63145561A Expired - Fee Related JP2533915B2 (ja) 1987-06-17 1988-06-13 周波数変換器の制御方法及びその方法を適用した周波数変換器

Country Status (11)

Country Link
US (1) US4907144A (ja)
JP (1) JP2533915B2 (ja)
AU (1) AU619188B2 (ja)
BR (1) BR8802905A (ja)
CA (1) CA1296384C (ja)
DE (1) DE3820602C2 (ja)
FI (1) FI80170C (ja)
FR (1) FR2616982B1 (ja)
GB (1) GB2206006B (ja)
IT (1) IT1226447B (ja)
TR (1) TR25554A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4026955C2 (de) * 1990-08-25 1994-08-18 Semikron Elektronik Gmbh Umrichter
JP2918430B2 (ja) * 1993-04-02 1999-07-12 三菱電機株式会社 電力変換装置
US6191966B1 (en) * 1999-12-20 2001-02-20 Texas Instruments Incorporated Phase current sensor using inverter leg shunt resistor
US6603672B1 (en) 2000-11-10 2003-08-05 Ballard Power Systems Corporation Power converter system
FI115322B (fi) * 2003-09-19 2005-04-15 Vacon Oyj Energianmittaus taajuusmuuttajalla

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3320006A1 (de) * 1983-05-31 1984-12-06 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur strompulsung eines wechselrichters zur speisung einer drehfeldmaschine im anfahrbereich
US4578746A (en) * 1984-04-03 1986-03-25 Westinghouse Electric Corp. Interlaced pulse-width modulated unrestricted frequency changer system
US4581696A (en) * 1984-04-03 1986-04-08 Westinghouse Electric Corp. Control method and apparatus for a UFC for minimizing input current distortions

Also Published As

Publication number Publication date
BR8802905A (pt) 1989-01-03
FR2616982A1 (fr) 1988-12-23
DE3820602A1 (de) 1988-12-29
IT1226447B (it) 1991-01-16
TR25554A (tr) 1993-03-19
FI80170B (fi) 1989-12-29
FI872705A (fi) 1988-12-18
DE3820602C2 (de) 1997-09-18
FR2616982B1 (fr) 1992-04-03
AU1765788A (en) 1988-12-22
FI872705A0 (fi) 1987-06-17
IT8812503A0 (it) 1988-06-10
JPS6477477A (en) 1989-03-23
GB8813364D0 (en) 1988-07-13
US4907144A (en) 1990-03-06
GB2206006A (en) 1988-12-21
CA1296384C (en) 1992-02-25
FI80170C (fi) 1990-04-10
GB2206006B (en) 1991-07-03
AU619188B2 (en) 1992-01-23

Similar Documents

Publication Publication Date Title
US5736825A (en) Method and apparatus for linearizing pulse width modulation by modifying command voltges
US4354223A (en) Step-up/step down chopper
US3775663A (en) Inverter with electronically controlled neutral terminal
Chéron et al. Soft commutation
US20010026460A1 (en) Multiway power converter
JPS58186373A (ja) 回生式整流器回路
US5657216A (en) Method and apparatus for linearizing pulse width modulation in overmodulation region
US4041368A (en) Three-phase, quasi-square wave VSCF induction generator system
US5282125A (en) Power generation system with soft-start circuit
JP4274023B2 (ja) Ｐｗｍサイクロコンバータの制御方法および制御装置
GB2076233A (en) Power converter apparatus
US4253139A (en) Power conversion and regulation system
JPH0669312B2 (ja) インバ−タ装置
JP2533915B2 (ja) 周波数変換器の制御方法及びその方法を適用した周波数変換器
JPS62233069A (ja) 電動機の制御装置
JP2821181B2 (ja) インバータ装置
WO2002063755A1 (fr) Procede et appareil de conversion d'une forme d'onde
JPS5917636B2 (ja) Ｐｗｍインバ−タ装置
JPH0219718B2 (ja)
JPH0744834B2 (ja) パルス幅制御方式電力変換装置
JP3611075B2 (ja) 単相入力３相出力電力変換回路
JPS6035892B2 (ja) 電力変換装置
Deshmukh et al. Unity Power Factor Three Phase Induction Motor Drive Using Combined Extinction Angle and PWM Controlled Technique
EP0099232A2 (en) Burst length modulation for switching power supplies
JPH0527344B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees