JP2532092B2 - 状態保持回路走査方式 - Google Patents

Description

【発明の詳細な説明】 ［概 要］ 複雑なディジタル回路においては、障害が発生した場
合の探索や、ソフトウェアのデバック等のための方法と
して、回路内の主要箇所のラッチ等の状態保持回路にデ
ータをセットしたり、ある時点での状態保持回路内容を
出力する手段を備えて、状態保持回路にセットしたデー
タの動きを追ったり、ある時点でクロックを止めて、そ
のときの状態保持回路の内容を調査するなどにより、動
作の分析や障害箇所の特定等を行なう。

通常、このような状態保持回路は多数存在するので、
それぞれの状態保持回路にアドレスを付し、特定のもの
を指定したり走査することにより順次各状態保持回路を
選択することが可能なように作られる。

このようなアドレス値の与え方として従来並列データ
として与えるもの（パラレル・スキャン回路）と、直列
データとして与えこれを並列データに変換する方式のも
の（シリアル・スキャン回路）とがある。

状態保持回路の数が非常に多い場合には上記並列デー
タとしてアドレスを与える方式のものにおいては、アド
レスのビット数が大となるため、入力線の数が多くな
り、また、直列データとしてアドレスを与える方式のも
のにおいては、アドレスのシリアル／パラレル変換のハ
ードウェア量が大となる。

本発明はハードウェア上の条件（信号線に余裕がある
が、または、論理回路が充分余っているかなど）に応じ
て、合理的なハードウェアを構成することを目的とし
て、ハードウェアの環境条件に応じてパラレル・スキャ
ン回路とシリアル・スキャン回路とを混在せしめること
が可能で、アドレスを並列データあるいは直列データの
いずれか一つの形式によって与えることが可能な回路構
成について開示している。

［産業上の利用分野］ 本発明はラッチと呼ばれる状態保持回路を複数個持つ
電子回路において、状態保持回路の状態情報を読み出し
たり、書き込んだりするスキャン動作時の、スキャン・
アドレスの与え方に関するものである。近年の情報処理
装置には、電子回路の診断等のために、スキャンと呼ば
れる回路が内蔵されているが、集積回路の大規模化につ
れてスキャンすべき状態保持回路の数も増大してきてお
り、スキャン回路のための物量や信号線の数をおさえる
ための工夫が望まれている。

［従来の技術］ スキャン回路は、電子回路内の状態保持回路に対して
状態を設定したり、その状態を読み出したりするもので
あるため、どの状態保持回路をスキャンするのかを指定
しなければならない。そのためには、それぞれの状態保
持回路に固有の番号を付け、それをアドレスとして与え
る必要がある。

スキャン・アドレスの与え方として最も多く採用され
ている方式は、パラレル・スキャンと呼ばれる方式であ
る。

第３図はパラレル・スキャン方式の一例を示す図であ
って、同図に示すように、スキャン・アドレスを表現で
きるビット数だけアドレス信号線51を用意し、それにパ
ラレルにスキャン・アドレスを与えることによって53で
示す状態保持回路の内、どの状態保持回路をスキャンす
るかを指定する方式である。この方式ではアドレスデコ
ーダ52が必要である他、例えば256個の状態保持回路を
スキャンする場合には、最低８本のスキャン・アドレス
信号線を必要とする。

一方近年になって、シリアル・スキャンと呼ばれる方
式も採用されている。

第４図はシリアル・スキャン方式の一例を示す図であ
って、この方式においては、同図に示すように、スキャ
ン・アドレスを一本の信号線54でシリアルに与え、それ
をスキャン・アドレス保持専用の状態保持回路55に順次
保持し、そこからアドレスデコーダ56によってパラレル
なスキャン・アドレスを得、スキャンしようとする状態
保持回路57の内のいずれかを指定する方式である。この
方式では、スキャン・アドレスを表現できるビット数だ
け、スキャン・アドレス保持専用の状態保持回路を用意
する必要がある。また、スキャン・アドレス保持専用の
状態保持回路に計数機能を持たせることによって、連続
したスキャン・アドレスで指定される複数の状態保持回
路を、毎回スキャン・アドレスをシリアルに設定し直す
ことなく、順次スキャンすることができる。

［発明が解決しようとする問題点］ 近年、集積回路の大規模化に伴ってスキャンすべき点
が増加してきており、従来のパラレル・スキャン方式で
は、スキャン・アドレスを与えるために多くのアドレス
信号線を必要としてしまう。シリアル・スキャン方式で
は、スキャンの為の信号線は少なくてすむが、スキャン
・アドレスのシリアル・パラレル変換の為に、物量の増
大をまねくという問題点が生じていた。

本発明は、このような従来の問題点に鑑み、物量の制
限や信号線の制限に応じて、一つの電子回路の中に、パ
ラレル・スキャン方式とシリアル・スキャン方式を混在
させることが可能であって、また、その電子回路に与え
るスキャン・アドレスは、パラレル方式あるいはシリア
ル方式のいずれか一方の方式で良い回路構成方式を提供
することを目的としている。

［問題点を解決するための手段］ 本発明によれば、上記の目的は、前記特許請求の範囲
に記載した手段により達成され。

すなわち、本発明の状態保持回路走査方式は、複数
の、状態情報を保持する回路を操作して、これらの回路
に状態情報を書き込みあるいは格納されている状態情報
を読み出すごとく構成された回路であって、 アドレス値を並列データとして与えることにより、該
当するアドレスの状態情報を保持する回路を選択するパ
ラレルスキャン回路と、 与えられた直列データからアドレス値を並列データと
して生成し、これにより該当するアドレスの状態情報を
保持する回路を選択するシリアルスキャン回路とを具備
し、 与えられるアドレス情報をパラレル・スキャン回路用
のアドレス情報と、シリアルスキャン回路用のアドレス
情報とに分離するシリアル・パラレル分配手段と、 該シリアル・パラレル分配手段が生成するスキャン回
路選択信号によって、選択されるべき回路がシリアルス
キャン回路もしくはパラレルスキャン回路のいずれかを
判別するスキャン回路判別手段と、 前記選択されるべき回路がパラレル・スキャン回路で
ある場合には直列データとして与えられたアドレス情報
を並列アドレス情報に変換してパラレル・スキャン回路
に与え、かつ並列データとして与えられたアドレス情報
は変換する事なくパラレルスキャン回路に与えるパラレ
ル変換出力手段と、 前記選択されるべき回路がシリアル・スキャン回路で
ある場合には並列データとして与えられたアドレス情報
を直列アドレス情報に変換してシリアル・スキャン回路
に与え、かつ直列データとして与えられたアドレス情報
は変換する事なくシリアル・スキャン回路に与えるシリ
アル変換出力手段と、 直列データから並列アドレス情報を生成するために、
直列データの形式で、あるアドレス値を与えると、その
値を元にカウント動作を行うことにより、自ら並列アド
レス情報を生成する手段とを設けたことを特徴とするも
のである。

［作 用］ 本発明は、信号線には余裕があるが、ゲート等の物量
には余裕の無い部分の状態保持回路群に対してはパラレ
ル・スキャン方式を、物量には余裕があるが、信号線に
は余裕の無い部分の状態保持回路群に対してはシリアル
・スキャン方式を使い、それら両群に対して与えられる
スキャン・アドレスがパラレルに与えられる場合にはパ
ラレル・シリアル変換回路を、シリアルに与えられる場
合にはシリアル・パラレル変換回路を使用することによ
って、すべての状態保持回路にスキャン・アドレスを分
配するようにしたものである。

従って、本発明によれば、物量の制限や信号線の制限
に応じて、一つの電子回路の中にパラレル・スキャン方
式とシリアル・スキャン方式を混在させることができ
る。また、その電子回路に与えるスキャン・アドレス
は、パラレル方式によるものでも、シリアル方式による
ものでもよい。

［実施例］ 第１図は本発明の一実施例のブロック図であって、１
はスキャン分配回路、２はシリアル・パラレル変換回
路、３〜５はパラレル・スキャン回路、６〜８はシリア
ル・スキャン回路、９は状態保持回路を表している。

同図において、パラレル・スキャン回路３〜５はそれ
ぞれ、先に第３図に基づいて説明したものと同様であ
り、またシリアル・スキャン回路６〜８は先に第４図に
基づいて説明したものと同様である。本実施例において
は図に示すように、状態保持回路群が６群あり、それぞ
れに対応したスキャン回路がある。状態保持回路群１〜
３に対してはパラレル・スキャン方式を、状態保持回路
群４〜６に対してはシリアル・スキャン方式を採用して
ある。それら全状態保持回路に対するスキャン・インタ
ーフェイスは、シリアル・スキャン方式によるものとな
っている。

各状態保持回路群に対応するスキャン回路とのインタ
ーフェイスの為に、スキャン分配回路１が設けられてい
る。また、パラレル・スキャン方式による状態保持回路
にスキャン・アドレスを与える為、シリアル・パラレル
変換回路２が設けられている。

第２図は上述したスキャン分配回路、シリアル・パラ
レル変換回路の構成の例を示す図であって、10はシフタ
・カウンタ、11、12はデコーダ、13はセレクタ、14はア
ンド回路を表している。

また、入力として「シフト／カウント」なる信号を持
ち、シフト動作によって一旦設定したスキャン・アドレ
スを、カウント動作によって更新しながら使用すること
により、連続したスキャン・アドレスに関して高速に処
理を行うことができる。

同図において、直列データとして与えられたアドレス
情報はシフタ・カウンタ10を歩進せしめ、該シフタ・カ
ウンタの値をデコーダ11によって、デコードすることに
よりパラレルスキャン用のスキャンアドレスを生成して
いる。

またデコーダ12によって生成されるスキャン回路選択
信号によって、状態保持回路群の内の一つの群が選択さ
れてスキャンの対象となる。

該スキャン回路選択信号によって選択されるスキャン
回路がシリアル・スキャン回路である場合には、入力さ
れた直列データによるアドレス情報が変換されることな
く該当するシリアル・スキャン回路に入力される。

一方、アドレス情報が並列データとして与えられた場
合には、これを直接パラレル・スキャン回路に与えると
共に、シリアルスキャン回路に対してはパラレル・シリ
アル変換回路によってデータのパラレル・シリアル変換
を行って、これをシリアル・スキャン回路に供給する構
成を採れば良い。

この場合のパラレル／シリアル変換はシフトレジスタ
等により容易に実現できる。

［発明の効果］ 以上説明したように本発明によれば、信号線の本数の
制限や、ゲート等のハードウェアの量の条件に応じて、
一つの電子回路の中にパラレル・スキャン方式とシリア
ル・スキャン方式を混在させることができるから、大規
模な電子回路を効率良く合理的に構成することが可能と
なる。また、スキャンのために与えるアドレスをパラレ
ル方式のものとすることも、シリアル方式のものとする
ことも可能である利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はスキ
ャン分配回路、シリアル・パラレル変換回路の構成の例
を示す図、第３図はパラレル・スキャン方式の一例を示
す図、第４図はシリアル・スキャン方式の一例を示す図
である。 １……スキャン分配回路、２……シリアル・パラレル変
換回路、３〜５……パラレル・スキャン回路、６〜８…
…シリアル・スキャン回路、９……状態保持回路、10…
…シフタ・カウンタ、11、12……デコーダ、13……セレ
クタ、14……アンド回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 直純 川崎市中原区上小田中1015番地 富士通 株式会社内 (56)参考文献 特開 昭59−3561（ＪＰ，Ａ) 特開 昭60−181938（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の、状態情報を保持する回路を操作し
   て、これらの回路に状態情報を書き込みあるいは格納さ
   れている状態情報を読み出すごとく構成された回路であ
   って、 アドレス値を並列データとして与えることにより、該当
   するアドレスの状態情報を保持する回路を選択するパラ
   レルスキャン回路と、 与えられた直列データからアドレス値を並列データとし
   て生成し、これにより該当するアドレスの状態情報を保
   持する回路を選択するシリアルスキャン回路とを具備
   し、 与えられるアドレス情報をパラレル・スキャン回路用の
   アドレス情報と、シリアルスキャン回路用のアドレス情
   報とに分離するシリアル・パラレル分配手段と、 該シリアル・パラレル分配手段が生成するスキャン回路
   選択信号によって、選択されるべき回路がシリアルスキ
   ャン回路もしくはパラレルスキャン回路のいずれかを判
   別するスキャン回路判別手段と、 前記選択されるべき回路がパラレル・スキャン回路であ
   る場合には直列データとして与えられたアドレス情報を
   並列アドレス情報に変換してパラレル・スキャン回路に
   与え、かつ並列データとして与えられたアドレス情報は
   変換する事なくパラレルスキャン回路に与えるパラレル
   変換出力手段と、 前記選択されるべき回路がシリアル・スキャン回路であ
   る場合には並列データとして与えられたアドレス情報を
   直列アドレス情報に変換してシリアル・スキャン回路に
   与え、かつ直列データとして与えられたアドレス情報は
   変換する事なくシリアル・スキャン回路に与えるシリア
   ル変換出力手段と、 直列データから並列アドレス情報を生成するために、直
   列データの形式で、あるアドレス値を与えると、その値
   を元にカウント動作を行うことにより、自ら並列アドレ
   ス情報を生成する手段とを設けたことを特徴とする状態
   保持回路走査方式。