JP2530469B2 - 平坦化エッチング方法 - Google Patents
平坦化エッチング方法Info
- Publication number
- JP2530469B2 JP2530469B2 JP62330913A JP33091387A JP2530469B2 JP 2530469 B2 JP2530469 B2 JP 2530469B2 JP 62330913 A JP62330913 A JP 62330913A JP 33091387 A JP33091387 A JP 33091387A JP 2530469 B2 JP2530469 B2 JP 2530469B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- wafer
- resist layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はIC等の集積回路の製造方法のうち、エッチン
グによって平坦化を図る、いわゆるエッチバック技術に
関する。
グによって平坦化を図る、いわゆるエッチバック技術に
関する。
＜従来の技術＞ 集積回路の製造はウエハの上面に例えば酸化層や窒化
層を積層し、その積層された酸化層や窒化層をエッチン
グによって蝕刻することで行われる。従って、前記酸化
層や窒化層等の表面には段差が存在することになる。こ
の表面の段差は表面に形成される金属配線の断線の原因
となる。つまり、段差の部分で金属配線の厚さが薄くな
り、その薄い部分で断線が発生しやすいのである。
層を積層し、その積層された酸化層や窒化層をエッチン
グによって蝕刻することで行われる。従って、前記酸化
層や窒化層等の表面には段差が存在することになる。こ
の表面の段差は表面に形成される金属配線の断線の原因
となる。つまり、段差の部分で金属配線の厚さが薄くな
り、その薄い部分で断線が発生しやすいのである。
そこで、集積回路の表面の段差を除去する技術、つま
り平坦化技術が提案されている。そのうちエッチバック
技術とよばれるものは、段差のある集積回路の表面にレ
ジストを平坦に塗布し、レジストと平坦化を図るべき層
とのエッチング速度を等しくするようなエッチングを行
って、集積回路の表面の平坦化を図るものである。
り平坦化技術が提案されている。そのうちエッチバック
技術とよばれるものは、段差のある集積回路の表面にレ
ジストを平坦に塗布し、レジストと平坦化を図るべき層
とのエッチング速度を等しくするようなエッチングを行
って、集積回路の表面の平坦化を図るものである。
このエッチバックは、ウエハ10をスピナーによって高
速で回転させながらレジスト30を平坦に塗布する工程
（第２図（ａ）参照）と、上層とレジスト層30とのエッ
チング速度が等しくなるようなエッチングを行う工程
（第２図（ｂ）参照）とからなっている。
速で回転させながらレジスト30を平坦に塗布する工程
（第２図（ａ）参照）と、上層とレジスト層30とのエッ
チング速度が等しくなるようなエッチングを行う工程
（第２図（ｂ）参照）とからなっている。
＜発明が解決しようとする問題点＞ しかしながら、ウエハ10の表面にアライメントマーク
11の如き、集積回路の製造に欠かせないマーク等が段差
によって形成されている場合には以下のような問題点が
ある。なお、以下においてはアライメントマーク11を集
積回路の製造に欠くことができないものの例として説明
を行う。
11の如き、集積回路の製造に欠かせないマーク等が段差
によって形成されている場合には以下のような問題点が
ある。なお、以下においてはアライメントマーク11を集
積回路の製造に欠くことができないものの例として説明
を行う。
第２図に示すようにウエハ10の表面には段差によって
アライメントマーク11が形成されているとともに、素子
の電極等のメタルによる凸部12が形成されている。その
ウエハ10の上に上層としての窒化層20が積層されている
場合には、窒化層20の表面にアライメントマーク11及び
凸部12に応じた段差21、22が形成される。このような窒
化層20を平坦化するためにレジスト層30を積層し、窒化
層20とレジスト層30とのエッチング速度が等しくなるよ
うなエッチングを行うと、窒化層20の表面が平坦化され
る結果、アライメントマーク11に対応した段差21までも
除去されて、その後の集積回路の製造工程においてウエ
ハのアライメント合わせを正確に行うことが困難にな
る。なぜならば、ステッパー（縮小投影露光装置）での
ウエハーアライメントではアライメントマーク11に対応
した段差21が除去された場合、マークエッジ部での信号
量が減少し、アライメント精度が低下してしまうからで
ある。
アライメントマーク11が形成されているとともに、素子
の電極等のメタルによる凸部12が形成されている。その
ウエハ10の上に上層としての窒化層20が積層されている
場合には、窒化層20の表面にアライメントマーク11及び
凸部12に応じた段差21、22が形成される。このような窒
化層20を平坦化するためにレジスト層30を積層し、窒化
層20とレジスト層30とのエッチング速度が等しくなるよ
うなエッチングを行うと、窒化層20の表面が平坦化され
る結果、アライメントマーク11に対応した段差21までも
除去されて、その後の集積回路の製造工程においてウエ
ハのアライメント合わせを正確に行うことが困難にな
る。なぜならば、ステッパー（縮小投影露光装置）での
ウエハーアライメントではアライメントマーク11に対応
した段差21が除去された場合、マークエッジ部での信号
量が減少し、アライメント精度が低下してしまうからで
ある。
本発明は上記事情に鑑みて創案されたもので、ウエハ
ーアライメント精度低下の原因となる層が存在しない方
法を採用することによって上層を平坦化することができ
る平坦化エッチング方法を提供することを目的としてい
る。
ーアライメント精度低下の原因となる層が存在しない方
法を採用することによって上層を平坦化することができ
る平坦化エッチング方法を提供することを目的としてい
る。
＜問題点を解決するための手段＞ 本発明に係る平坦化エッチング方法は、除去してはな
らない段差が形成されたウエハ上に積層された上層を平
坦にする平坦化エッチング方法であって、上層にレジス
ト層を平坦に塗布する工程と、前記除去してはならない
段差に対応する部分のレジスト層のみを除去する工程
と、レジスト層と上層とのエッチング速度が等しくなる
ようなエッチングを行う工程とを有している。
らない段差が形成されたウエハ上に積層された上層を平
坦にする平坦化エッチング方法であって、上層にレジス
ト層を平坦に塗布する工程と、前記除去してはならない
段差に対応する部分のレジスト層のみを除去する工程
と、レジスト層と上層とのエッチング速度が等しくなる
ようなエッチングを行う工程とを有している。
＜作用＞ ウエハの表面にはアライメントマークが段差として形
成されるとともに、素子の電極等のメタルの凸部が形成
されている。当該ウエハの上に上層としての窒化層が積
層されている。この窒化層の表面にはアライメントマー
ク及び凸部に対応した段差が形成されることになる。
成されるとともに、素子の電極等のメタルの凸部が形成
されている。当該ウエハの上に上層としての窒化層が積
層されている。この窒化層の表面にはアライメントマー
ク及び凸部に対応した段差が形成されることになる。
この窒化層の上にレジスト層をスピナー等によって平
坦に積層する。この場合、窒化層の厚さt1はレジスト層
30の厚さt2よりも薄くなるようにする。
坦に積層する。この場合、窒化層の厚さt1はレジスト層
30の厚さt2よりも薄くなるようにする。
次に、アライメントマークに対応する部分のレジスト
層を露光、現像してこのレジスト層のみを除去する。す
ると、レジスト層には開口が形成される。この開口から
はアライメントマークに対応した段差が露出している。
層を露光、現像してこのレジスト層のみを除去する。す
ると、レジスト層には開口が形成される。この開口から
はアライメントマークに対応した段差が露出している。
次に、窒化層とレジスト層とのエッチング速度が等し
くなるようなエッチングを行う。
くなるようなエッチングを行う。
＜実施例＞ 以下、図面を参照して本発明に係る一実施例を説明す
る。
る。
第１図は本発明に係る平坦化エッチング方法の工程図
である。なお、従来のものと同様のものには同一の番号
を付して説明を行う。
である。なお、従来のものと同様のものには同一の番号
を付して説明を行う。
ウエハ10の表面にはアライメントマーク11が段差とし
て形成されるとともに、素子の電極等のメタルの凸部12
が形成されている。当該ウエハ10の上に上層としての窒
化層20が、例えばスパッタリング等によって積層されて
いる。この窒化層20の表面にはアライメントマーク11及
び凸部12に対応して段差21、22が形成されることにな
る。
て形成されるとともに、素子の電極等のメタルの凸部12
が形成されている。当該ウエハ10の上に上層としての窒
化層20が、例えばスパッタリング等によって積層されて
いる。この窒化層20の表面にはアライメントマーク11及
び凸部12に対応して段差21、22が形成されることにな
る。
この窒化層20の上にレジスト層30をスピナー等によっ
て平坦に積層する。この場合、窒化層20の厚さt1はレジ
スト層30の厚さt2よりも薄くなるようにする（第１図
（ａ）参照）。ここでレジスト層30のレジストはポジ型
のノボラック系樹脂からなるレジストとする。
て平坦に積層する。この場合、窒化層20の厚さt1はレジ
スト層30の厚さt2よりも薄くなるようにする（第１図
（ａ）参照）。ここでレジスト層30のレジストはポジ型
のノボラック系樹脂からなるレジストとする。
次に、アライメントマーク11に対応する部分のレジス
ト層31（点線で示されている）を露光、現像してこのレ
ジスト層31のみを除去する。すると、レジスト層30には
開口32が形成される。この開口32からはアライメントマ
ーク11に対応した段差21が露出している（第１図（ｂ）
参照）。
ト層31（点線で示されている）を露光、現像してこのレ
ジスト層31のみを除去する。すると、レジスト層30には
開口32が形成される。この開口32からはアライメントマ
ーク11に対応した段差21が露出している（第１図（ｂ）
参照）。
次に、窒化層20とレジスト層30とのエッチング速度が
等しくなるようなエッチングを行う。このエッチングの
条件は操作圧力0.09〔Torr〕、RF（高周波電力）・・・
120〔Ｗ〕、CHF3:O2＝1:4（体積比）を主成分とするエ
ッチングガスを25〔SCCM〕流入させてRIE（Reactiv Ion
Etching）によって行う。なお、このエッチング条件で
はウエハ10のエッチング速度は窒化層20やレジスト層30
のエッチング速度より大幅に遅く設定されているものと
する。窒化層20とレジスト層30とのエッチング速度は等
しく設定されているため、窒化層20の表面に形成された
段差22は除去され、窒化層20の表面は平坦化される。開
口32の上部に積層されている窒化層20はレジスト層30よ
りも薄く設定されているが、レジスト層20のエッチング
速度とウエハ10のエッチング速度との間には大幅な差が
設定されているため、ウエハ10の表面に形成されたアラ
イメントマーク11はエッチングによって除去されること
はない。
等しくなるようなエッチングを行う。このエッチングの
条件は操作圧力0.09〔Torr〕、RF（高周波電力）・・・
120〔Ｗ〕、CHF3:O2＝1:4（体積比）を主成分とするエ
ッチングガスを25〔SCCM〕流入させてRIE（Reactiv Ion
Etching）によって行う。なお、このエッチング条件で
はウエハ10のエッチング速度は窒化層20やレジスト層30
のエッチング速度より大幅に遅く設定されているものと
する。窒化層20とレジスト層30とのエッチング速度は等
しく設定されているため、窒化層20の表面に形成された
段差22は除去され、窒化層20の表面は平坦化される。開
口32の上部に積層されている窒化層20はレジスト層30よ
りも薄く設定されているが、レジスト層20のエッチング
速度とウエハ10のエッチング速度との間には大幅な差が
設定されているため、ウエハ10の表面に形成されたアラ
イメントマーク11はエッチングによって除去されること
はない。
なお、上記実施例では除去してはならない段差をアラ
イメントマークとして説明したが、本発明はこれに限定
されるものではなく、他のものであってもよい。
イメントマークとして説明したが、本発明はこれに限定
されるものではなく、他のものであってもよい。
さらに、エッチングは上記実施例のものに限定される
ことなく、上層とレジスト層とのエッチング速度が等し
くなるようなものであればよい。
ことなく、上層とレジスト層とのエッチング速度が等し
くなるようなものであればよい。
＜発明の効果＞ 以上、本発明に係る平坦化エッチング方法による場
合、ウエハ上に積層された上層の平坦化を行う一方で、
ウエハ上に形成されたアライメントマーク自体が露出す
る構成となっていることから、アライメントマークの精
度を向上させることができ、その後の製造工程での位置
合わせを精度良く実施することができる。
合、ウエハ上に積層された上層の平坦化を行う一方で、
ウエハ上に形成されたアライメントマーク自体が露出す
る構成となっていることから、アライメントマークの精
度を向上させることができ、その後の製造工程での位置
合わせを精度良く実施することができる。
第１図は本発明に係る平坦化エッチング方法の工程図、
第２図は従来の平坦化エッチング方法の工程図である。 10……ウエハ、11……アライメントマーク（除去しては
ならない段差）、20……窒化層（上層）、30……レジス
ト層。
第２図は従来の平坦化エッチング方法の工程図である。 10……ウエハ、11……アライメントマーク（除去しては
ならない段差）、20……窒化層（上層）、30……レジス
ト層。
Claims (1)
- 【請求項１】除去してはならない段差が形成されたウエ
ハ上に積層された上層を平坦にする平坦化エッチング方
法において、上層にレジスト層を塗布する工程と、前記
除去してはならない段差に対応する部分のレジスト層を
除去する工程と、レジスト層と上層とのエッチング速度
が等しくなるようなエッチングを行う工程とを具備した
ことを特徴とする平坦化エッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62330913A JP2530469B2 (ja) | 1987-12-25 | 1987-12-25 | 平坦化エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62330913A JP2530469B2 (ja) | 1987-12-25 | 1987-12-25 | 平坦化エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01171226A JPH01171226A (ja) | 1989-07-06 |
| JP2530469B2 true JP2530469B2 (ja) | 1996-09-04 |
Family
ID=18237878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62330913A Expired - Fee Related JP2530469B2 (ja) | 1987-12-25 | 1987-12-25 | 平坦化エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2530469B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6025236A (ja) * | 1983-07-21 | 1985-02-08 | Nec Corp | 段差表面の平滑化方法 |
-
1987
- 1987-12-25 JP JP62330913A patent/JP2530469B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01171226A (ja) | 1989-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672242A (en) | High selectivity nitride to oxide etch process | |
| EP0340524A1 (en) | Planarization process for wide trench isolation | |
| US6001538A (en) | Damage free passivation layer etching process | |
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| US6043164A (en) | Method for transferring a multi-level photoresist pattern | |
| US6500767B2 (en) | Method of etching semiconductor metallic layer | |
| JPH06204165A (ja) | 半導体構造上の接点スタッドの製造方法 | |
| US5508233A (en) | Global planarization process using patterned oxide | |
| JP2758754B2 (ja) | プラズマエッチング方法 | |
| US6214695B1 (en) | Method of manufacturing semiconductor device | |
| US5753073A (en) | High selectivity nitride to oxide etch process | |
| JP2530469B2 (ja) | 平坦化エッチング方法 | |
| JPH05259269A (ja) | 素子分離領域の形成方法 | |
| US5635428A (en) | Global planarization using a polyimide block | |
| US6667222B1 (en) | Method to combine zero-etch and STI-etch processes into one process | |
| US5880005A (en) | Method for forming a tapered profile insulator shape | |
| JP2000150632A (ja) | 半導体装置の製造方法 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| JP2004363371A (ja) | 電子デバイスの製造方法 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JPH05182885A (ja) | 半導体装置の製造方法 | |
| KR100190065B1 (ko) | 트렌치 소자분리방법 | |
| KR100607368B1 (ko) | 반도체소자의 콘택홀 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |