JP2529397B2 - Electrode for mounting chip parts - Google Patents
Electrode for mounting chip partsInfo
- Publication number
- JP2529397B2 JP2529397B2 JP1155379A JP15537989A JP2529397B2 JP 2529397 B2 JP2529397 B2 JP 2529397B2 JP 1155379 A JP1155379 A JP 1155379A JP 15537989 A JP15537989 A JP 15537989A JP 2529397 B2 JP2529397 B2 JP 2529397B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip component
- alloy
- submount
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
Description
【発明の詳細な説明】 産業上の利用分野 本発明はチップ部品を搭載することのできる電極構体
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode structure on which a chip part can be mounted.
従来の技術 光ファイバーを用いた光通信の光源に用いる発光ダイ
オードや半導体レーザーにおいては、光ファイバーへ効
率よく光を入射させるため、制限された領域にのみ電流
を流して発光領域を制限している。電流の流れる領域を
制限すると、その領域での電流密度が高くなるため発熱
量が大きい。このため光通信用の発光ダイオードや半導
体レーザーでは熱伝導性の良い材料の上にチップ部品を
搭載して熱放散を向上させ同チップ部品の温度上昇を極
力防いでいる。熱伝導性の良い材料の表面に電極を形成
したものを搭載台（サブマウント）として用いる。2. Description of the Related Art In a light emitting diode or a semiconductor laser used as a light source for optical communication using an optical fiber, a light emitting region is limited by supplying a current only to a limited region in order to efficiently enter light into the optical fiber. When the region in which the current flows is limited, the current density in that region becomes high and the amount of heat generated is large. For this reason, in light emitting diodes and semiconductor lasers for optical communication, chip parts are mounted on a material having good thermal conductivity to improve heat dissipation and prevent the temperature rise of the chip parts as much as possible. An electrode formed on the surface of a material having good thermal conductivity is used as a mounting base (submount).
従来、この種のサブマウントは第３図に示すような構
造であった。第３図において、１はシリコン（Si）、２
は酸化珪素（SiO2）、９はクロム（Cr）・白金（Pt）・
金（Au）、４はスズ（Sn）、６は金（Au）である。絶縁
膜であるSiO2２で表面と裏面とは電気的に絶縁されてい
る。また、チップ部品を接着するためのロウ材としてSn
4を用いている。Conventionally, this type of submount has a structure as shown in FIG. In FIG. 3, 1 is silicon (Si), 2
Is silicon oxide (SiO 2 ), 9 is chromium (Cr), platinum (Pt),
Gold (Au), 4 is tin (Sn), and 6 is gold (Au). The front surface and the back surface are electrically insulated from each other by SiO 2 2 which is an insulating film. In addition, Sn is used as a brazing material to bond chip parts.
4 is used.
発明が解決しようとする課題 サブマウント上にチップ部品を搭載する場合は搭載部
にチップ部品を設置した後にサブマウントと同チップ部
品とを加熱し、同チップ部品の下面側に形成されている
Au電極とサブマウント側のSn4,Au6からなる電極とを融
着する。次に、チップ部品搭載部分以外のサブマウント
表面に金線をボンディング（以後ワイヤーボンディング
と記す）し、外部端子と接続していた。Problems to be Solved by the Invention When a chip component is mounted on a submount, the submount and the same chip component are heated after the chip component is placed on the mounting portion and are formed on the lower surface side of the same chip component.
The Au electrode and the electrode made of Sn4 and Au6 on the submount side are fused. Next, a gold wire was bonded to the surface of the submount other than the chip component mounting portion (hereinafter referred to as wire bonding) to connect to an external terminal.
このようなチップ部品とサブマウントが一体化した装
置においては、信頼性の点でチップ部品とサブマウント
の接着強度が強いことが必要であると同時に、ワイヤー
ボンディングした際の金線とサブマウントとの接着強度
（以後ボンディング強度と記す）が強いことが必要であ
る。従来の構成のサブマウントでは、Sn4,Au6電極がチ
ップ部品を接着するためのろう材であると共に、外部端
子に接続するためワイヤーボンディングする場所（以後
ボンディングパッドと記す）の電極でもあった。ところ
が、チップ部品との接着強度とボンディング強度を同時
に強くすることは困難であった。Sn4を厚くするとチッ
プ部品との接着強度は増大したが、ボンディング強度は
低下した。またSn4を薄くすると逆の結果になった。こ
のように従来の構成のサブマウントではチップ部品との
接着強度とボンディング強度を同時に強くすることは困
難であるという問題があった。In such a device in which the chip component and the submount are integrated, it is necessary from the viewpoint of reliability that the chip component and the submount have a high adhesive strength, and at the same time, the gold wire and the submount during wire bonding It is necessary that the adhesive strength (hereinafter referred to as the bonding strength) of (1) is strong. In the conventional submount, the Sn4 and Au6 electrodes are the brazing material for adhering the chip components, and also the electrodes for wire bonding (hereinafter referred to as bonding pads) for connecting to the external terminals. However, it has been difficult to simultaneously increase the bonding strength with the chip component and the bonding strength. When Sn4 was thickened, the bonding strength with the chip component increased, but the bonding strength decreased. Also, thinning Sn4 has the opposite effect. As described above, the submount having the conventional configuration has a problem that it is difficult to simultaneously increase the bonding strength with the chip component and the bonding strength.
本発明はこのような問題を解決するものでチップ部品
との接着強度が強く、かつボンディング強度も強い電極
構造のサブマウントを提供することを目的とするもので
ある。An object of the present invention is to solve such a problem and to provide a submount having an electrode structure which has a high adhesive strength with a chip component and a high bonding strength.
課題を解決するための手段 この問題を解決するために、本発明はチップ部品の搭
載部分と外部端子への接続部分（ボンディングパッド）
の各電極材料を別々にしたものである。更に、両電極間
を、各電極材料と合金を形成し難い金属を介して電気的
に接続することによって、一方の電極材料が他方の電極
材料に拡散して接着強度が低下することを防いだもので
ある。詳しくは、チップ部品搭載部の電極には、Sn、Au
・Sn合金とAuを用い、ボンディングパッドの電極には、
チタン（Ti）とAuを用いる。また、両電極間は、クロム
（Cr）、チタン（Ti）、タングステン（Ｗ）などの、Sn
と合金を形成し難い金属を用いて電気的に接続する。Means for Solving the Problem In order to solve this problem, the present invention provides a mounting portion for a chip component and a connecting portion (bonding pad) to an external terminal.
Each of the electrode materials of (1) is separated. Furthermore, by electrically connecting the two electrodes through a metal that does not easily form an alloy with each electrode material, it is possible to prevent one electrode material from diffusing into the other electrode material and lowering the adhesive strength. It is a thing. Specifically, the electrodes on the chip component mounting area should have Sn, Au
・ Sn alloy and Au are used.
Titanium (Ti) and Au are used. In addition, between both electrodes, Sn (Cr), titanium (Ti), tungsten (W), etc.
And electrically connect with a metal that is difficult to form an alloy with.
作用 このようにチップ部品搭載部分の電極材料とボンディ
ングパッドの電極材料とを異なるものとし、更に両電極
間を、各電極材料と合金を形成し難い金属を用いて電気
的に接続して、一方の電極材料が他方の電極材料へ拡散
することを防ぐことによって、チップ部品との接着強度
とボンディング強度をそれぞれに高めることができる。Action In this way, the electrode material of the chip component mounting portion and the electrode material of the bonding pad are made different, and furthermore, both electrodes are electrically connected by using a metal that is hard to form an alloy with each electrode material, and By preventing the above electrode material from diffusing into the other electrode material, the adhesive strength and the bonding strength with the chip component can be increased respectively.
実施例 第１図は本発明の一実施例によるサブマウントの断面
図であり、第２図はチップ部品として発光ダイオードを
搭載した状態のサブマウントを示したものである。Embodiments FIG. 1 is a sectional view of a submount according to an embodiment of the present invention, and FIG. 2 shows the submount in which light emitting diodes are mounted as chip parts.
第１図，第２図において、１はSi、２はSiO2、３はC
r、４はSn、５はAu/Sn合金、６はAu、７はTi、８はAuで
ある。また10はｎ型Ga0.6Al0.4AS、11はｐ型GaAs、12は
ｐ型Ga0.8Al0.2As、13はSiO2、14は金／ベリリウム合金
（Au/Be合金）、15はCr・Pt・Au、16は金／ゲルマニウ
ム合金（Au/Ge合金）であり、10〜16で発光ダイオード
チップを形成している。Sn4、Au/Sn合金５とAu6の部分
が発光ダイオードチップ搭載部分の電極であり、Ti7とA
u8の部分がボンディングパッドの電極である。また、両
電極はCr3を介して電気的に接続されている。CrはSnと
合金を生じ難いため、Sn4は、Au8へ拡散せず、ボンディ
ング強度の低下を防ぐことができる。1 and 2, 1 is Si, 2 is SiO 2 , 3 is C
r, 4 is Sn, 5 is Au / Sn alloy, 6 is Au, 7 is Ti, and 8 is Au. Further, 10 is n-type Ga 0.6 Al 0.4 AS, 11 is p-type GaAs, 12 is p-type Ga 0.8 Al 0.2 As, 13 is SiO 2 , 14 is gold / beryllium alloy (Au / Be alloy), and 15 is Cr / Pt. -Au and 16 are gold / germanium alloy (Au / Ge alloy), and 10 to 16 form a light emitting diode chip. Sn4, Au / Sn alloy 5 and Au6 are the electrodes of the light emitting diode chip mounting part, and Ti7 and A
The portion of u8 is the electrode of the bonding pad. Both electrodes are electrically connected via Cr3. Since Cr is unlikely to form an alloy with Sn, Sn4 does not diffuse into Au8, and the decrease in bonding strength can be prevented.
第１図のサブマウントは以下のようにして作製され
る。まず、Si1上に熱酸化により厚さ10000ÅのSiO2２を
形成した後Cr3を1000Å蒸着する。Snを２μｍ蒸着後、
レジストで第１図のSn4電極とは反転した形状を形成
し、Au/Sn合金（Sn含有率12％）を1000Å、Auを2000Å
蒸着する。レジストの段差を利用してレジスト上のAu、
Au/Sn合金およびレジストをアセトンを用いて除去す
る。次いで残ったAu/Sn合金５、Au6電極部以外のSnを硝
酸：水＝1:10を用いてエッチング除去することにより、
チップ部品搭載部分の電極が形成される。その後Ti7を5
00Å、Au8を２μｍ蒸着し、フォトリソグラフィ法によ
り、ヨウ素：ヨウ化カリウム：水＝1:2:20でAuを、弗
酸：水＝1:10でTiをエッチング除去してボンディングパ
ッドの電極が形成される。The submount shown in FIG. 1 is manufactured as follows. First, a SiO2 2 film having a thickness of 10000Å is formed on Si1 by thermal oxidation, and then 1000Å of Cr3 is vapor-deposited. After Sn deposition of 2μm,
A resist is used to form a shape that is the reverse of the Sn4 electrode shown in Fig. 1. 1000 Å Au / Sn alloy (12% Sn content) and 2000 Å Au.
Vapor deposition. Au on the resist using the step of the resist,
The Au / Sn alloy and resist are removed using acetone. Then, the remaining Au / Sn alloy 5 and Sn other than the Au6 electrode portion were removed by etching using nitric acid: water = 1: 10,
The electrodes of the chip component mounting portion are formed. Then Ti7 5
00Å, Au8 was evaporated to 2 μm, and Au was removed by iodine: potassium iodide: water = 1: 2: 20 by photolithography, and Ti was removed by hydrofluoric acid: water = 1: 10 to remove the electrode of the bonding pad. It is formed.
このようにして作製されたサブマウントのチップ部品
搭載部分に発光ダイオードチップを設置し、サブマウン
トと発光ダイオードチップとを310℃まで加熱すること
により、サブマウント側のSn4、Au/Sn合金５、Au6より
なる電極と発光ダイオード側のCr・Pt・Au15よりなる電
極とを融着する。このとき、チップ部品搭載部分のSn4
はCr3と合金を形成しないので、Snがボンディングパッ
ドのAu8へ拡散して、ボンディング強度が低下すること
はない。By mounting the light emitting diode chip on the chip component mounting portion of the submount manufactured in this way and heating the submount and the light emitting diode chip to 310 ° C., Sn 4, Au / Sn alloy 5 on the submount side, The electrode made of Au6 and the electrode made of Cr / Pt / Au15 on the light emitting diode side are fused. At this time, Sn4 of the chip component mounting part
Does not form an alloy with Cr3, Sn does not diffuse into Au8 of the bonding pad and the bonding strength does not decrease.
このように、チップ部品搭載部分の電極材料とボンデ
ィングパッドの電極材料を別々にすることによって、チ
ップ部品との接着強度とワイヤーボンディング部のボン
ディング強度をそれぞれに高めることができる。In this way, by making the electrode material of the chip component mounting portion and the electrode material of the bonding pad separate, it is possible to increase the bonding strength with the chip component and the bonding strength of the wire bonding portion.
発明の効果 以上のように本発明によれば、チップ部品との接着強
度および、ワイヤーボンディング部のボンディング強度
の強いサブマウントが得られるという効果がある。EFFECTS OF THE INVENTION As described above, according to the present invention, there is an effect that a submount having a high bonding strength with a chip component and a high bonding strength of a wire bonding portion can be obtained.
第１図は本発明の一実施例によるサブマウントの断面
図、第２図は本発明の一実施例によるサブマウント上に
発光ダイオードを搭載した状態を示す断面図、第３図は
従来のサブマウントの断面図である。 １……シリコン（Si）、２……酸化珪素（SiO2）、３…
…クロム（Cr）、４……スズ（Sn）、５……金／スズ合
金（Au/Sn合金）、６……金（Au）、７……チタン（T
i）、８……金（Au）、９……クロム・白金・金（Cr・P
t・Au）、10……ｎ型Ga0.6Al0.4As、11……ｐ型GaAs、1
2……ｐ型Ga0.8Al0.2As、13……酸化珪素（SiO2）、14
……金／ベリリウム合金（Au/Be合金）、15……クロム
・白金・金（Cr・Pt・Au）、16……金／ゲルマニウム合
金（Au/Ge合金）。1 is a sectional view of a submount according to an embodiment of the present invention, FIG. 2 is a sectional view showing a state in which a light emitting diode is mounted on the submount according to an embodiment of the present invention, and FIG. 3 is a conventional submount. It is sectional drawing of a mount. 1 ... Silicon (Si), 2 ... Silicon oxide (SiO 2 ), 3 ...
… Chromium (Cr), 4 …… tin (Sn), 5 …… gold / tin alloy (Au / Sn alloy), 6 …… gold (Au), 7 …… titanium (T
i), 8 ... Gold (Au), 9 ... Chromium / Platinum / Gold (Cr / P)
t ・ Au), 10 …… n type Ga 0.6 Al 0.4 As, 11 …… p type GaAs, 1
2 …… P-type Ga 0.8 Al 0.2 As, 13 …… Silicon oxide (SiO 2 ), 14
…… Gold / beryllium alloy (Au / Be alloy), 15 …… Chromium / Platinum / Gold (Cr / Pt / Au), 16 …… Gold / Germanium alloy (Au / Ge alloy).
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−2654（ＪＰ，Ａ) 特開 昭59−159583（ＪＰ，Ａ) 特開 昭51−74274（ＪＰ，Ａ) 特開 昭62−269341（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-2-2654 (JP, A) JP-A-59-159583 (JP, A) JP-A-51-74274 (JP, A) JP-A-62- 269341 (JP, A)
Claims (2)
でチップ部品の電極と電気的に接触すると共に他端部で
外部端子への接続部にもなり、かつ、前記一端部の電極
材料と、前記他端部の電極材料が異質で、更に各電極材
料とも合金を形成し難い金属を介して、両電極を電気的
に接続したことを特徴とするチップ部品載置用電極。1. An electrode formed on the surface of an insulator electrically contacts with an electrode of a chip component at one end and also serves as a connection to an external terminal at the other end, and the electrode of the one end is An electrode for mounting a chip component, characterized in that the electrode material and the electrode material at the other end are different from each other, and both electrodes are electrically connected through a metal that is hard to form an alloy with each electrode material.
からなり、同他端部がチタンと金から成ることを特徴と
する請求項１記載のチップ部品載置用電極。2. The chip component mounting electrode according to claim 1, wherein one end of the electrode is made of tin, gold / tin alloy and gold, and the other end is made of titanium and gold.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155379A JP2529397B2 (en) | 1989-06-16 | 1989-06-16 | Electrode for mounting chip parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155379A JP2529397B2 (en) | 1989-06-16 | 1989-06-16 | Electrode for mounting chip parts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0320091A JPH0320091A (en) | 1991-01-29 |
| JP2529397B2 true JP2529397B2 (en) | 1996-08-28 |
Family
ID=15604660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155379A Expired - Fee Related JP2529397B2 (en) | 1989-06-16 | 1989-06-16 | Electrode for mounting chip parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529397B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2797958B2 (en) * | 1993-04-27 | 1998-09-17 | 日本電気株式会社 | Optical semiconductor device bonding structure and bonding method |
| JP2001127370A (en) * | 1999-10-22 | 2001-05-11 | Kyocera Corp | Submount for mounting semiconductor element |
| US7148520B2 (en) | 2001-10-26 | 2006-12-12 | Lg Electronics Inc. | Diode having vertical structure and method of manufacturing the same |
-
1989
- 1989-06-16 JP JP1155379A patent/JP2529397B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320091A (en) | 1991-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4023725A (en) | Semiconductor device manufacture | |
| JPH08181392A (en) | Bonding material and bonding method of electric element | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| US5332695A (en) | Method of manufacturing semi conductor device mounted on a heat sink | |
| JPH0750813B2 (en) | Submount for semiconductor laser device | |
| JP2529397B2 (en) | Electrode for mounting chip parts | |
| JPS60211992A (en) | Semiconductor laser device | |
| JPS5833885A (en) | Laser diode | |
| JPH0637403A (en) | Semiconductor laser device | |
| JPH06326210A (en) | Sub-mount for optical semiconductor element | |
| JP2874819B2 (en) | Semiconductor device | |
| JP2001284731A (en) | Semiconductor laser device | |
| JPH06188516A (en) | Semiconductor device and fabrication thereof | |
| US4380862A (en) | Method for supplying a low resistivity electrical contact to a semiconductor laser device | |
| JP2622029B2 (en) | Semiconductor light emitting device | |
| JPH0451073B2 (en) | ||
| JPH0777245B2 (en) | Electrode for mounting chip parts | |
| JPS60153188A (en) | Semiconductor laser output device utilizing heat pipe | |
| US3353073A (en) | Magnesium-aluminum alloy contacts for semiconductor devices | |
| EP0457344A2 (en) | Semiconductor light-emitting device | |
| JP3354358B2 (en) | Semiconductor laser device and submount substrate thereof | |
| JP2654988B2 (en) | Semiconductor laser device | |
| JP2996367B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6065578A (en) | Schottky barrier diode | |
| JPS61174790A (en) | Semiconductor laser diode device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |