JP2529188B2 - Image input device - Google Patents

Image input device

Info

Publication number
JP2529188B2
JP2529188B2 JP60146711A JP14671185A JP2529188B2 JP 2529188 B2 JP2529188 B2 JP 2529188B2 JP 60146711 A JP60146711 A JP 60146711A JP 14671185 A JP14671185 A JP 14671185A JP 2529188 B2 JP2529188 B2 JP 2529188B2
Authority
JP
Japan
Prior art keywords
field
output
signal
image
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60146711A
Other languages
Japanese (ja)
Other versions
JPS628671A (en
Inventor
千尋 中川
淳一 中村
正晴 今井
豊和 溝口
弘善 藤森
正利 井田
一哉 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP60146711A priority Critical patent/JP2529188B2/en
Publication of JPS628671A publication Critical patent/JPS628671A/en
Application granted granted Critical
Publication of JP2529188B2 publication Critical patent/JP2529188B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフレーム間又はフイールド間の減算画像やフ
レーム間又はフイールド間の加算平均画像等を表示せし
める画像入力装置に関するものである。
The present invention relates to an image input device for displaying a subtracted image between frames or fields, an arithmetic mean image between frames or fields, and the like.

〔従来の技術〕[Conventional technology]

ITVカメラ等の撮像装置から入力した画像について移
動している物体のみを得るためにフレーム間又はフイー
ルド間の減算やノイズを低減する目的でフレーム間又は
フイールド間の加算平均を行なうことがある。これらの
処理を行なうために従来の代表的な画像入力装置として
は第7図に示すような構成が採られてきた。
In order to obtain only a moving object in an image input from an image pickup device such as an ITV camera, frame-to-frame subtraction between fields or field-to-field arithmetic addition may be performed for the purpose of reducing noise. In order to perform these processes, a configuration as shown in FIG. 7 has been adopted as a conventional typical image input device.

この装置においてはITVカメラ1より出力された1フ
レーム分のアナログ信号がA/D変換部2でデイジタルデ
ータに変換され、フレームメモリ部3に蓄積される。次
にITVカメラ1より出力された1フレーム分のアナログ
信号がA/D変換部2でデイジタルデータに変換され、こ
のデイジタルデータとフレームメモリ部3に蓄積されて
いる前フレームのデータとが演算処理部4により例えば
加算平均され、D/A変換部5によりアナログ信号に再変
換され、フレーム間で加算平均された画像がモニタ6に
表示される。この際、この演算処理部での加算平均演算
のためにフレームメモリ部3に蓄積されていた前フレー
ムのデータが読出されると同時に現在のデイジタルデー
タがフレームメモリ部3に蓄積される。以下同様にして
次のフレームの画像がその前の画像と加算平均され、モ
ニタ6には常時フレーム間で加算平均された画像が表示
される。前記演算処理部の機能が加算平均ではなく差の
絶対値を取るものであればモニタ6には差分画像が表示
されることは説明する迄もない。
In this device, an analog signal for one frame output from the ITV camera 1 is converted into digital data by the A / D conversion unit 2 and stored in the frame memory unit 3. Next, the analog signal for one frame output from the ITV camera 1 is converted into digital data by the A / D converter 2, and the digital data and the previous frame data stored in the frame memory 3 are processed. For example, an image is added and averaged by the unit 4, reconverted into an analog signal by the D / A conversion unit 5, and an image that is added and averaged between frames is displayed on the monitor 6. At this time, the current digital data is stored in the frame memory unit 3 at the same time as the data of the previous frame stored in the frame memory unit 3 for the arithmetic mean calculation in this arithmetic processing unit is read. In the same manner, the image of the next frame is arithmetically averaged with the previous image, and the image constantly arithmetically averaged between the frames is displayed on the monitor 6. It goes without saying that the difference image is displayed on the monitor 6 if the function of the arithmetic processing unit takes not the averaging but the absolute value of the difference.

一般に、この画像入力装置のA/D変換部2とフレーム
メモリ部3と演算処理部4とD/A変換部5とから成る画
像処理部8は一つの装置にまとめられ、画像処理装置と
して市販されており、これを使用する場合も多い。
Generally, the image processing unit 8 including the A / D conversion unit 2, the frame memory unit 3, the arithmetic processing unit 4, and the D / A conversion unit 5 of this image input device is integrated into one device and is commercially available as an image processing device. It has been used and often used.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述の構成の従来の画像入力装置では、画像処理部8
のような特別なハードウエアが必要となり、またその他
の構成を用いるにしても、少くともフレームメモリ部3
のような画像情報を記憶しておくハードウエアと演算処
理部4のような演算を行なうハードウエアが不可欠であ
り、高価なものとなつてしまう。
In the conventional image input device having the above configuration, the image processing unit 8
Special hardware is required, and even if other configurations are used, at least the frame memory unit 3
The hardware for storing the image information as described above and the hardware for performing the arithmetic operation such as the arithmetic processing unit 4 are indispensable, and the cost becomes expensive.

本発明は、静電誘導トランジスタ(SIT)撮像装置の
非破壊読出しが可能であるという特徴を利用し、従来の
ような高価な画像処理用の特別なハードウエアを必要と
することなくフレーム間又はフイールド間の減算画像や
フレーム間又はフイールド間の加算平均画像等の表示が
得られるコンパクトで安価な画像入力装置を提供するこ
とを目的とする。
The present invention takes advantage of the non-destructive read-out feature of a static induction transistor (SIT) imager and allows for frame-to-frame or frame-to-frame resolution without the need for expensive specialized image processing hardware. An object of the present invention is to provide a compact and inexpensive image input device capable of displaying a subtracted image between fields and an averaged image between frames or fields.

〔問題を解決するための手段〕[Means for solving problems]

本発明においては、撮像装置として、SIT(静電誘導
トランジスタ)受光素子のような非破壊読出し可能な受
光素子をマトリツクス状に配置し、隣接する2個の受光
素子をペアとして1画素を構成し、各画素を構成する2
つの受光素子の一方を奇フイールド用、他方を偶フイー
ルド用としてそれぞれ奇フイールド出力端子及び偶フイ
ールド出力端子に選択的に接続できるように構成した撮
像装置を用い、その2個の出力端から同時に出力される
奇フイールド出力信号と偶フイールド出力信号を信号処
理手段で処理して加算平均画像信号、差分画像信号等を
発生させる。
In the present invention, as the image pickup device, nondestructive readable light receiving elements such as SIT (static induction transistor) light receiving elements are arranged in a matrix, and two adjacent light receiving elements are paired to form one pixel. , Configuring each pixel 2
One of the two light receiving elements is used for the odd field, and the other is used for the even field. Using an imaging device configured to be selectively connectable to the odd field output terminal and the even field output terminal respectively, the two output terminals simultaneously output. The odd field output signal and the even field output signal are processed by the signal processing means to generate an arithmetic mean image signal, a differential image signal and the like.

〔作 用〕[Work]

上述した本発明の画像入力装置によれば、撮像装置か
らは奇および偶フイールド出力信号が同時に供給される
ので、従来のようなフレームメモリを設けることなく、
加算平均画像信号や差分画像信号などの画像信号を得る
ことができ、構成はきわめて簡単になるとともに安価で
ある。
According to the above-described image input device of the present invention, since the odd and even field output signals are simultaneously supplied from the image pickup device, it is possible to provide a frame memory unlike the prior art.
Image signals such as an arithmetic mean image signal and a differential image signal can be obtained, and the configuration is extremely simple and inexpensive.

〔実施例〕〔Example〕

第1図は本発明で使用するSIT撮像装置のSIT受光素子
の配置構成例を線図的に示す平面図である。第1図
(a)の例では上下に隣接する2個のSIT受光素子をペ
アとして1画素とし、K(列)×L(行)画素のマトリ
ツクスで二次元撮像装置を構成する。従つてSIT受光素
子はK(列)×2L(行)個となる。第1図(b)の例で
は斜め方向に隣接する2個のSIT受光素子をペアとして
1画素とする。尚、原理的には上述の(a)及び(b)
の例に限らず、隣接する2素子をペアにすればよい。
FIG. 1 is a plan view diagrammatically showing an arrangement configuration example of SIT light receiving elements of a SIT image pickup apparatus used in the present invention. In the example of FIG. 1A, two vertically adjacent SIT light receiving elements are paired to form one pixel, and a matrix of K (column) × L (row) pixels constitutes a two-dimensional imaging device. Therefore, the number of SIT light receiving elements is K (column) × 2L (row). In the example of FIG. 1 (b), two SIT light receiving elements that are diagonally adjacent to each other are paired to form one pixel. In principle, the above (a) and (b)
Not limited to the above example, two adjacent elements may be paired.

この撮像装置においては各画素を構成する2つの受光
素子の一方は奇フイールド用、他方は偶フイールド用と
し、それぞれ奇フイールド出力端子及び偶フイールド出
力端子に選択的に接続し得るように構成する。
In this image pickup device, one of the two light receiving elements forming each pixel is used for an odd field and the other is used for an even field so that they can be selectively connected to the odd field output terminal and the even field output terminal, respectively.

第2図は斯るSIT撮像装置を使用する本発明画像入力
装置の原理構成図である。第2図において9は上述した
SIT撮像装置であり、この装置は制御回路12により駆動
されてその奇フイールド出力端子及び偶フイールド出力
端子に奇フイールド出力信号及び偶フイールド出力信号
を同時に発生する。この2つの出力信号は信号処理回路
10に供給され、この信号処理回路はこの2つの出力信号
からフィールド蓄積インタレース画像信号、フィールド
間の加算平均画像信号、フィールド間の差分画像信号、
擬似フレーム画像信号(それぞれ後に詳述する)を並列
に出力する。これら画像信号は制御回路12によつて制御
される信号選択回路11に供給され、この信号選択回路は
所望の画像信号を選択してモニタ13に供給し、表示せし
める。
FIG. 2 is a block diagram showing the principle of the image input device of the present invention using such a SIT image pickup device. In FIG. 2, 9 is described above
The SIT image pickup device is driven by the control circuit 12 and simultaneously generates an odd field output signal and an even field output signal at its odd field output terminal and even field output terminal. These two output signals are the signal processing circuit
10, the signal processing circuit outputs from these two output signals a field accumulation interlaced image signal, an inter-field arithmetic average image signal, an inter-field difference image signal,
Pseudo frame image signals (each described later in detail) are output in parallel. These image signals are supplied to the signal selection circuit 11 controlled by the control circuit 12, and this signal selection circuit selects a desired image signal and supplies it to the monitor 13 for display.

第3図は本発明に用いるSIT撮像装置の実施例を示
す。簡単のため、本例では3H×6V個のSIT受光素子30−1
1〜30−63が第2図(a)のように配置されているもの
とする。即ち、受光素子30−11〜30−13、30−31〜30−
33、30−51〜30−53は奇フイールド用受光素子で、30−
21〜30−23、30−41〜30−43、30−61〜30−63は偶フイ
ールド用受光素子で、それぞれ上下に隣接する2個の受
光素子30−11と30−21、30−12と30−22、…,30−53と3
0−63が1画素を構成する。
FIG. 3 shows an embodiment of the SIT image pickup device used in the present invention. For simplicity, in this example, 3 H × 6 V SIT photo detectors 30-1
It is assumed that 1 to 30-63 are arranged as shown in FIG. That is, the light receiving elements 30-11 to 30-13, 30-31 to 30-
33, 30-51 to 30-53 are photo detectors for odd fields.
Reference numerals 21 to 30-23, 30-41 to 30-43, and 30-61 to 30-63 are light receiving elements for even fields, which are two light receiving elements 30-11 and 30-21, 30-12 that are vertically adjacent to each other. And 30-22, ..., 30-53 and 3
0-63 constitutes one pixel.

本例はこのようにマトリツクス状に配置された順次の
画素をソース・ゲート選択方式により選択し、選択した
画素の2つのSIT受光素子の出力信号をソース・フオロ
ワ方式により同時に読出すようにしたものであり、31は
垂直走査シフトレジスタで、水平方向に配列された各行
の各画素の奇フイールド用SIT受光素子30−11〜30−1
3、30−31〜30−33、30−51〜30−53のゲート及び偶フ
イールド用SIT受光素子30−21〜30−23、30−41〜30−4
3及び30−61〜30−63のゲートにそれぞれ垂直選択パル
スφGiOGiE(i=1〜3)を供給する。32は水平走
査シフトレジスタで、水平選択スイツチ33−1〜33−3
に水平選択パルスφDi(i=1〜3)を供給する。これ
らスイツチ33−1〜33−3の各々はそれぞれ水平選択パ
ルスφDiで制御される第1トランジスタ及びその反転パ
ルスで制御される第2トランジスタの2個のトランジス
タから成る奇フイールド受光素子用スイツチSWO1〜SWO3
及び偶フイールド受光素子用スイツチSWE1〜SWE3を具
え、水平選択パルスφDiを受信するとスイツチSWOi及び
SWEiの第1トランジスタがオンして垂直方向に配列され
た各列の各画素の奇フイールド受光素子及び偶フイール
ド受光素子のソースをそれぞれ奇フイールド出力端子36
及び偶フイールド出力端子37に接続すると共に水平選択
パルスφDiを受信しない間はスイツチSWOi及びSWEiの第
2トランジスタがオンして各列の各画素の両SIT受光素
子のソースに電圧源39の電圧V(0V)を供給して非
選択状態に維持する。尚、各画素のSIT受光素子のドレ
インはビデオ電圧源38(VDD)に共通に接続してあり、3
4及び35は負荷抵抗である。
In this example, sequential pixels arranged in a matrix like this are selected by the source / gate selection method, and the output signals of the two SIT light receiving elements of the selected pixels are simultaneously read by the source follower method. 31 is a vertical scanning shift register, which is an odd field SIT light receiving element 30-11 to 30-1 for each pixel in each row arranged in the horizontal direction.
3, 30-31 to 30-33, 30-51 to 30-53 gate and even field SIT light receiving element 30-21 to 30-23, 30-41 to 30-4
Vertical selection pulses φ GiO and φ GiE (i = 1 to 3) are supplied to the gates of 3 and 30-61 to 30-63, respectively. 32 is a horizontal scanning shift register, which is a horizontal selection switch 33-1 to 33-3.
The horizontal selection pulse φ Di (i = 1 to 3) is supplied to. Each of these switches 33-1 to 33-3 is a switch SW for an odd field light receiving element, which comprises two transistors, a first transistor controlled by a horizontal selection pulse φ Di and a second transistor controlled by its inversion pulse. O1 ~ SW O3
And even field light receiving element switches SW E1 to SW E3. When receiving horizontal selection pulse φ Di , switch SW Oi and
The source of the odd field light receiving element and the even field light receiving element of each pixel in each column arranged in the vertical direction when the first transistor of SW Ei is turned on is set to the odd field output terminal 36.
And the even field output terminal 37 and the horizontal selection pulse φ Di is not received, the second transistors of the switches SW Oi and SW Ei are turned on to supply the voltage source 39 to the sources of both SIT light receiving elements of each pixel in each column. The voltage V (0V) is supplied to maintain the non-selected state. The drain of the SIT light receiving element of each pixel is commonly connected to the video voltage source 38 (V DD ).
4 and 35 are load resistances.

第4図は第3図に示すSIT撮像装置の動作説明用波形
図である。図に示すように、垂直選択パルスφGiO及び
φGiEは水平走査期間tHの間読出し電圧Vφを有する
と共に垂直選択パルスφGiOは偶フイールド毎にリセツ
ト電圧Vφを有し、垂直選択パルスφGiEは奇フイー
ルド毎にリセツト電圧Vφを有するものとする。この
ようにすると、奇フイールドにおいては垂直選択パルス
φG1O及びφG1Eにより第1行の画素の奇フイールド及び
偶フイールド受光素子30−11〜30−13及び30−21〜30−
23が同時に選択され、水平選択パルスφD1D2D3
よりこれら奇フイールド及び偶フイールド受光素子の信
号がそれぞれ奇フイールド及び偶フイールド出力端子36
及び37に順次読出され、斯る後に偶フイールド受光素子
30−21〜30−23のみがリセツト電圧Vφによりリセツ
トされ、次いでパルスφG2O及びφG2EとパルスφD1〜φ
D3により第2行の画素の奇フイールド及び偶フイールド
SIT受光素子30−31〜30−33及び30−41〜30−43がそれ
ぞれの出力端子36及び37に順次に読出されると共に偶フ
イールド受光素子30−41〜30−43がリセツトされ、以下
同様にして第3行の画素が順次読出されて出力端子36及
び37に奇フイールド及び偶フイールド出力信号が得られ
る。次の偶フイールドでも同様に各行の画素が順次読出
されるがこのフイールドでは奇フイールド受光素子のみ
が各行の読取後にリセツトされる。この場合、奇フイー
ルド中に順次読出される各画素の奇フイールド受光素子
の出力信号はその前の1フイールド期間に亘り積分され
た奇フイールド信号成分になり、偶フイールド受光素子
の出力信号はその前の2フイールド期間に亘り積分され
た信号成分、即ちその前の偶フイールド信号成分と当該
奇フイールド信号成分の和になると共に、偶フイールド
中は各画素の偶フイールド受光素子の出力信号が偶フイ
ールド出力信号成分になり、奇フイールド受光素子の出
力信号がその前の奇フイールド出力信号成分と当該偶フ
イールド信号成分の和になり、これを第4図の下段にSI
T受光素子30−32,30−42について示してある。
FIG. 4 is a waveform diagram for explaining the operation of the SIT image pickup apparatus shown in FIG. As shown in the figure, the vertical selection pulses φ GiO and φ GiE have the read voltage Vφ G during the horizontal scanning period t H , and the vertical selection pulse φ GiO has the reset voltage Vφ R for each even field. φ GiE has a reset voltage Vφ R for each odd field. By doing so, in the odd field, the odd field and even field light receiving elements 30-11 to 30-13 and 30-21 to 30- of the pixels in the first row are generated by the vertical selection pulses φ G1O and φ G1E.
23 are selected at the same time, and the signals of the odd field and even field light receiving elements are output as odd field and even field output terminals 36 by horizontal selection pulses φ D1 , φ D2 , and φ D3 , respectively.
And 37 sequentially read, and after that, the even field light receiving element
Only 30-21 to 30-23 are reset by the reset voltage Vφ R , and then the pulses φ G2O and φ G2E and the pulses φ D1 to φ
Odd and even fields of the second row of pixels due to D3
The SIT light receiving elements 30-31 to 30-33 and 30-41 to 30-43 are sequentially read out to the respective output terminals 36 and 37, the even field light receiving elements 30-41 to 30-43 are reset, and so on. Then, the pixels in the third row are sequentially read out, and the odd field and even field output signals are obtained at the output terminals 36 and 37. Similarly, in the next even field, the pixels in each row are sequentially read, but in this field, only the odd field light receiving element is reset after reading each row. In this case, the output signal of the odd field light receiving element of each pixel which is sequentially read during the odd field becomes an odd field signal component integrated over the preceding one field period, and the output signal of the even field light receiving element is before that. Signal component integrated over two field periods, that is, the sum of the previous even field signal component and the odd field signal component, and the output signal of the even field light receiving element of each pixel outputs the even field during the even field. It becomes a signal component, and the output signal of the odd field light receiving element becomes the sum of the previous odd field output signal component and the even field signal component. This is shown in the lower part of FIG.
The T light receiving elements 30-32 and 30-42 are shown.

即ち、垂直選択パルスφG2OG2Eが印加され、水平
選択パルスφD2が印加されると、奇フイールド及び偶フ
イールド出力端子36及び37に読出される奇フイールド及
び偶フイールド出力VO及びVEはそれぞれその前の1フイ
ールド期間に亘り光積分が行なわれた奇フイールド受光
素子30−32のゲート直下の表面電位変化ΔV0(n)に比例
した信号(フィールド蓄積信号)及びその前の2フイー
ルド期間に亘り光積分が行なわれた偶フイールド受光素
子30−42のゲート直下の表面電位変化ΔVE(n-1)+VO(n)
に比例した信号(フレーム蓄積信号)となる。即ち、 VO(t=tn-1)=k・ΔVO(n) VE(t=tn-1)=k(ΔVE(n-1)+ΔVO(n)) になる(kは係数)。このとき、これらSIT受光素子の
光情報は非破壊読出し特性のために破壊されない。この
読出し後に偶フイールド受光素子30−42がパルスφG2E
のリセツト電圧Vφでリセツトされ、この受光素子30
−42は新たに光電荷の積分を開始するが奇フイールド受
光素子はリセツトされずに引き続き光電荷の積分を行な
う。
That is, when the vertical selection pulses φ G2O and φ G2E are applied and the horizontal selection pulse φ D2 is applied, the odd field and even field outputs V O and V E read to the odd field and even field output terminals 36 and 37, respectively. Is a signal (field accumulation signal) proportional to the surface potential change ΔV 0 (n) immediately below the gate of the odd-field light receiving element 30-32 in which light integration was performed for the previous one field period, and the two fields before it. Change in surface potential directly under the gate of the even field light receiving element 30-42 that has been integrated over a period ΔV E (n-1) + V O (n)
Is a signal proportional to (frame accumulation signal). That is, V O (t = t n-1 ) = k · ΔV O (n) V E (t = t n-1 ) = k (ΔV E (n-1) + ΔV O (n) ) (k Is a coefficient). At this time, the optical information of these SIT light receiving elements is not destroyed due to the nondestructive read characteristic. After this reading, the even field light receiving element 30-42 outputs a pulse φ G2E.
This light receiving element 30 is reset by the reset voltage Vφ R of
The −42 newly starts the integration of the photocharges, but the odd field light receiving element is not reset and the integration of the photocharges is continued.

従つて、次の偶フイールドにおけるこの画素の読出し
時t=tnにおいては奇フイールド及び偶フイールド出力
VO及びVEはそれぞれ VO(t=tn)=k(ΔVO(n)+ΔVE(n)) VE(t=tn)=kΔVE(n) になり、この読出し後に奇フイールド受光素子30−32が
リセツトされ、新たに光電荷の積分を開始すると共に偶
フイールド受光素子30−42はリセツトされず引き続いて
光積分を行なう。
Therefore, at the time of reading out this pixel at the next even field, at the time t = t n , an odd field and an even field are output.
V O and V E become respectively V O (t = t n) = k (ΔV O (n) + ΔV E (n)) V E (t = t n) = kΔV E (n), odd after this read The field light-receiving elements 30-32 are reset to newly start the integration of photocharges, and the even field light-receiving elements 30-42 are not reset but continuously perform light integration.

上述の奇フイールド及び偶フイールド出力VO及びVE
ら次の4種類の画像を得ることができる。
From the odd field and even field outputs V O and V E described above, the following four types of images can be obtained.

1)フィールド蓄積インタレース 奇フイールド出力としてt=tn-1,tn+1のときの出力
を、偶フイールド出力としてt=tn,tn+2のときの出力
を取り出せば、奇フイールド出力は VO=kΔVO(n),kΔVO(n+1),… 偶フイールド出力は VE=kΔVE(n),kΔVE(n+1),… となり、通常のフィールド蓄積インタレースが得られ
る。
1) Field accumulation interlace If the output at t = t n-1 , t n + 1 is output as an odd field output and the output at t = t n , t n + 2 is output as an even field output, the odd field is output. The output is V O = kΔV O (n) , kΔV O (n + 1) , ... Even field output is V E = kΔV E (n) , k ΔV E (n + 1) , ... Is obtained.

2)フィールド間の加算平均画像 奇フイールド出力としてt=tn,tn+2…のときの出力
を、偶フイールド出力としてt=tn-1,tn+1,…のときの
出力を取り出し、それぞれ1/2倍すれば、奇フイールド
出力は VO=k((ΔVO(n)+ΔVE(n))/2), k((ΔVO(n+1)+ΔVE(n+1))/2),… 偶フイールド出力は VE=k((ΔVE(n-1)+ΔVO(n))/2), k((ΔVE(n)+ΔVO(n+1))/2),… になり、フイールド間の加算平均画像が得られる。
2) Additive average image between fields Outputs when t = t n , t n + 2 ... Are output as odd field outputs and outputs when t = t n-1 , t n + 1 , ... are output as even field outputs. Taking out and multiplying each by 1/2, the odd field output is V O = k ((ΔV O (n) + ΔV E (n) ) / 2), k ((ΔV O (n + 1) + ΔV E (n + 1) ) / 2),… Even field output is V E = k ((ΔV E (n-1) + ΔV O (n) ) / 2), k ((ΔV E (n) + ΔV O (n + 1) ) / 2), ..., and an averaged image between fields is obtained.

3)フィールド間の差分画像 t=tn-1のとき、奇フイールド出力VO=kΔVO(n)
偶フイールド出力VE=ΔVE(n-1)+ΔVO(n)とから|2VO
VE|=k|ΔVO(n)−ΔVE(n-1)|を作り、これを奇フイール
ド出力とする。
3) Difference image between fields When t = t n-1 , from odd field output V O = kΔV O (n) and even field output V E = ΔV E (n-1) + ΔV O (n) | 2V O
V E | = k | ΔV O (n) −ΔV E (n-1) | is created, and this is used as an odd field output.

t=tnのときは奇フイールド出力VO=k(ΔVO(n)
ΔVE(n))と、偶フイールド出力VE=kΔVE(n)とから|2
VE−VO|=k|ΔVE(n)−ΔVO(n)|を作り、これを偶フイー
ルド出力とする。このようにすると、上式から明らかな
ように、フイールド間の差分画像が得られる。
When t = t n , odd field output V O = k (ΔV O (n) +
[Delta] V E and (n)), from an even field output V E = kΔV E (n) | 2
V E −V O | = k | ΔV E (n) −ΔV O (n) | is created and used as the even field output. In this way, a difference image between fields can be obtained as is clear from the above equation.

4)擬似フレーム画像(奇フイールドと偶フイールドが
全く同じデータから成るフレーム画像) 奇フイールド出力としてt=tn-1,tn+1,…のときの奇
フイールド出力VO=kΔVO(n),kVO(n+1),…を取り出
し、偶フイールド出力としてt=tn,tn+2,…のときのVO
とVEの差VO−VE=kΔV(n),kΔV(n+1),…を取り出せ
ば、奇フイールドと偶フイールドが全く同じデータから
成る擬似フレーム画像が得られる。
4) Pseudo frame image (frame image in which odd field and even field are completely the same data) As odd field output, odd field output when t = t n-1 , t n + 1 , ... V O = kΔV O (n ) , kV O (n + 1) , ... Is taken out and V O when t = t n , t n + 2 , ... is output as an even field output.
By extracting the difference V O −V E = kΔV (n) , kΔV (n + 1) , ... Between V E and V E , it is possible to obtain a pseudo frame image composed of data in which the odd field and the even field are exactly the same.

以上説明した画像を得るための信号処理回路10を第5
図に示す。
The fifth embodiment of the signal processing circuit 10 for obtaining the image described above
Shown in the figure.

第5図において、40−1,40−2は利得1/2の増幅器、4
1−1,41−2は利得2の増幅器、42−1,42−2,42−3は
減算器、43−1,43−2は絶対値回路である。信号処理回
路の出力端子44−1〜44−3は奇フイールド用、44−4
〜44−7は偶フイールド用であり、それぞれ44−1及び
44−5はフィールド蓄積インタレース画像用、44−2及
び44−6は加算平均画用、44−3及び44−7は差分画像
用、及び44−1及び44−4は擬似フレーム画像用であ
る。
In FIG. 5, 40-1 and 40-2 are amplifiers with a gain of 1/2, 4
Reference numerals 1-1 and 41-2 are amplifiers having a gain of 2, 42-1, 42-2 and 42-3 are subtractors, and 43-1 and 43-2 are absolute value circuits. Output terminals 44-1 to 44-3 of the signal processing circuit are for odd fields, 44-4
~ 44-7 are for even fields, 44-1 and
44-5 is for field-stored interlaced images, 44-2 and 44-6 are for averaged images, 44-3 and 44-7 are for differential images, and 44-1 and 44-4 are for pseudo frame images. is there.

信号選択回路11は制御回路12からの制御信号15により
制御され、信号処理回路10からの信号のうち所望の画像
を得るための信号を選択し出力端子45に出力する。
The signal selection circuit 11 is controlled by the control signal 15 from the control circuit 12, selects a signal for obtaining a desired image from the signals from the signal processing circuit 10, and outputs it to the output terminal 45.

尚、第5図の例では信号処理回路の出力を信号選択回
路11により選択して所望の1つの画像を出力するように
してあるが、信号選択回路の出力は1つにする必要はな
く、第6図に示すように4つの画像を4つの出力端子45
−1〜45−4に並列に出力するようにしてもよい。
In the example of FIG. 5, the output of the signal processing circuit is selected by the signal selection circuit 11 to output one desired image, but it is not necessary to have one output of the signal selection circuit. As shown in FIG. 6, four images are output to four output terminals 45.
You may make it output to -1 to 45-4 in parallel.

〔発明の効果〕 上述のように本発明では非破壊読出し可能なSIT撮像
装置を使用することにより従来の画像入力装置で必要と
されていたA/D変換器、フレームメモリ、D/A変換器が不
要になり、非常にコンパクトで安価な画像入力装置が実
現でき、斯る装置は特にFAの分野において差分画像を発
生させて移動物体の形状認識を行なう際の入力装置とし
て極めて有用である。
[Advantages of the Invention] As described above, according to the present invention, by using the non-destructive readable SIT image pickup device, the A / D converter, the frame memory, and the D / A converter required in the conventional image input device are used. Is unnecessary, and a very compact and inexpensive image input device can be realized, and such a device is extremely useful as an input device for generating a difference image and recognizing the shape of a moving object particularly in the field of FA.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)及び(b)は本発明画像入力装置に使用す
るSIT撮像装置のSIT受光素子の配列の2例を示す平面
図、 第2図は本発明画像入力装置のブロツク構成図、 第3図は本発明画像入力装置に使用するSIT撮像装置の
実施例の構成図、 第4図は第3図のSIT撮像装置の動作説明用波形図、 第5図は第2図の画像入力装置の信号処理回路の実施例
の構成図、 第6図は本発明画像入力装置の変形例の構成図、 第7図は従来の画像入力装置のブロツク構成図である。 9……SIT撮像装置、10……信号処理回路 11……信号選択回路、12……制御回路 13……TVモニタ 30−11〜30−13,30−31〜30−33,30−51〜30−53……奇
フイールド用SIT受光素子 30−21〜30−23,30−41〜30−43,30−61〜30−63……偶
フイールド用受光素子 31……垂直走査シフトレジスタ 32……水平走査シフトレジスタ 33−1〜33−3……水平選択スイツチ SWO1〜SWO3……奇フイールド受光素子用スイツチ SWE1〜SWE3……偶フイールド受光素子用スイツチ 34,35……負荷抵抗 36……奇フイールド出力端子 37……偶フイールド出力端子 38……ビデオ電圧源 φGiOGiE……垂直選択パルス φDi……水平選択パルス 40−1,40−2……利得1/2の増幅器 41−1,41−2……利得2の増幅器 42−1〜42−3……減算器 43−1,43−2……絶対値回路
1 (a) and 1 (b) are plan views showing two examples of the arrangement of SIT light receiving elements of the SIT image pickup device used in the image input device of the present invention, and FIG. 2 is a block configuration diagram of the image input device of the present invention, FIG. 3 is a block diagram of an embodiment of the SIT image pickup device used in the image input device of the present invention, FIG. 4 is a waveform diagram for explaining the operation of the SIT image pickup device of FIG. 3, and FIG. 5 is the image input of FIG. FIG. 6 is a configuration diagram of an embodiment of a signal processing circuit of the device, FIG. 6 is a configuration diagram of a modification of the image input device of the present invention, and FIG. 7 is a block configuration diagram of a conventional image input device. 9 ... SIT image pickup device, 10 ... Signal processing circuit 11 ... Signal selection circuit, 12 ... Control circuit 13 ... TV monitor 30-11 to 30-13, 30-31 to 30-33, 30-51 ... 30−53 …… SIT light receiving element for odd field 30−21 to 30−23,30−41 to 30−43,30−61 to 30−63 …… Light receiving element for even field 31 …… Vertical scan shift register 32… … Horizontal scan shift register 33-1 to 33-3 …… Horizontal selection switch SW O1 to SW O3 …… Switch for odd field light receiving element SW E1 to SW E3 …… Switch for even field light receiving element 34, 35 …… Load resistance 36 …… Odd field output terminal 37 …… Even field output terminal 38 …… Video voltage source φ GiO , φ GiE …… Vertical selection pulse φ Di …… Horizontal selection pulse 40-1, 40-2 …… Gain 1/2 Amplifier 41-1, 41-2 ... Gain 2 amplifier 42-1 to 42-3 ... Subtractor 43-1, 43-2 ... Absolute value circuit

フロントページの続き (72)発明者 藤森 弘善 東京都渋谷区幡ヶ谷2丁目43番2号 オ リンパス光学工業株式会社内 (72)発明者 井田 正利 東京都渋谷区幡ヶ谷2丁目43番2号 オ リンパス光学工業株式会社内 (72)発明者 松本 一哉 東京都渋谷区幡ヶ谷2丁目43番2号 オ リンパス光学工業株式会社内 合議体 審判長 山田 益男 審判官 小暮 与作 審判官 山崎 達也 (56)参考文献 特開 昭60−12765(JP,A) 特開 昭58−137371(JP,A)Front page continuation (72) Inventor Hirozen Fujimori 2-43-2 Hatagaya, Shibuya-ku, Tokyo Olympus Optical Co., Ltd. (72) Inventor Masatoshi Ida 2-43-2 Hatagaya, Shibuya-ku, Tokyo Olympus In optical industry Co., Ltd. (72) Inventor Kazuya Matsumoto 2-43-2 Hatagaya, Shibuya-ku, Tokyo Olympus Optical Industry Co., Ltd. JP-A-60-12765 (JP, A) JP-A-58-137371 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】非破壊読み出し可能な受光素子をマトリッ
クス状に配置し、隣接する2個の受光素子をペアとして
1画素を構成し、各画素を構成する2つの受光素子を2
つの出力端子に選択的に接続し、一方の出力端子からは
当該フィールド蓄積信号を、他方の出力端子からは当該
フィールド蓄積信号に直前のフィールド蓄積信号を加え
たフレーム蓄積信号を、それぞれ1フィールド毎に2つ
の出力端子に交互に且つ同時に読み出すように構成した
撮像装置と、同時に読み出された前記フィールド蓄積お
よびフレーム蓄積の出力信号を演算してフィールド蓄積
インターレース画像信号、フィールド間の加算平均画像
信号、フィールド間の差分画像信号、奇フィールドと偶
フィールドが同じデータから成る疑似フレーム画像信号
を発生する信号処理回路と、これら画像信号の所望の信
号を選択する選択回路とを具えることを特徴とする画像
入力装置。
1. A non-destructive readable light-receiving element is arranged in a matrix, two adjacent light-receiving elements are paired to form one pixel, and two light-receiving elements forming each pixel are two.
One field output signal is selectively connected to one output terminal, and the field output signal is output from one output terminal, and the frame output signal obtained by adding the previous field output signal to the field output signal is output from each of the other output terminals for each field. , An image pickup device configured to read two output terminals alternately and simultaneously, a field-stored interlaced image signal and an arithmetic mean image signal between fields by calculating output signals of the field-stored and frame-stored read simultaneously , A differential image signal between fields, a signal processing circuit for generating a pseudo frame image signal in which an odd field and an even field are the same data, and a selection circuit for selecting a desired signal of these image signals. Image input device.
JP60146711A 1985-07-05 1985-07-05 Image input device Expired - Fee Related JP2529188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60146711A JP2529188B2 (en) 1985-07-05 1985-07-05 Image input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60146711A JP2529188B2 (en) 1985-07-05 1985-07-05 Image input device

Publications (2)

Publication Number Publication Date
JPS628671A JPS628671A (en) 1987-01-16
JP2529188B2 true JP2529188B2 (en) 1996-08-28

Family

ID=15413809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60146711A Expired - Fee Related JP2529188B2 (en) 1985-07-05 1985-07-05 Image input device

Country Status (1)

Country Link
JP (1) JP2529188B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137371A (en) * 1982-02-10 1983-08-15 Hitachi Ltd Solid-state image pickup device
JPS6012765A (en) * 1983-07-02 1985-01-23 Tadahiro Omi Photoelectric conversion device

Also Published As

Publication number Publication date
JPS628671A (en) 1987-01-16

Similar Documents

Publication Publication Date Title
KR100236682B1 (en) Image shift correction for video cameras
JP2529188B2 (en) Image input device
US5379068A (en) Solid state imaging devices for producing normal and mirror image signals with the use of a reversible shift register
JPS59153388A (en) Liquid crystal display device
JP2768361B2 (en) Data input / output method of image frame memory
JPH0331037B2 (en)
JP2793244B2 (en) Microscope equipment
JPS643262Y2 (en)
JP3285926B2 (en) Solid-state imaging device
JPS63318875A (en) Solid-state image pickup device
JPH05122624A (en) Image pickup device
KR100416737B1 (en) Apparatus and method for processing image data
JPS59149478A (en) Picture recording device
JP3332437B2 (en) Image display device
JPS62205473A (en) Frame memory for image
JP2554466B2 (en) Solid-state imaging device
JPH06101844B2 (en) Image processing device
US20010003467A1 (en) Video display apparatus
JPS6284662A (en) Electronic camera device
JPS60183885A (en) Television display system
JPH05122612A (en) Image pickup device
JPH01162486A (en) Infrared video device
JPH02253105A (en) Image measuring device
JPH1195741A (en) Image pickup device
JPH05210087A (en) Driving method for image display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees