JPH05122624A - Image pickup device - Google Patents
Image pickup deviceInfo
- Publication number
- JPH05122624A JPH05122624A JP3281440A JP28144091A JPH05122624A JP H05122624 A JPH05122624 A JP H05122624A JP 3281440 A JP3281440 A JP 3281440A JP 28144091 A JP28144091 A JP 28144091A JP H05122624 A JPH05122624 A JP H05122624A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- signal
- image pickup
- input terminal
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、撮像装置に関し、特
に高感度カメラシステムに使用される固体撮像装置に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup device, and more particularly to a solid-state image pickup device used in a high sensitivity camera system.
【０００２】[0002]
【従来の技術】従来より、高解像の画像として、ＨＤＴ
Ｖ（１９２０×１０３５画素）、ＨＲ（１２８０×１０
２４画素）、ＳＶＧＡ（１２０４×７６８画素）等の規
格が提案されている。このような規格に対応する高解像
の撮像素子として、例えばＣＭＤ（Charge Modulation
Device：電荷変調素子）が知られている。2. Description of the Related Art Conventionally, HDT has been used as a high-resolution image.
V (1920 × 1035 pixels), HR (1280 × 10 pixels)
24 pixels), SVGA (1204 × 768 pixels), and other standards have been proposed. As a high-resolution image sensor compatible with such standards, for example, CMD (Charge Modulation)
Device: charge modulation device) is known.
【０００３】図８は、ＣＭＤイメージャの構成を示した
ものである。同図に於いて、画素となるＣＭＤ１はドレ
イン、ゲート及びソースから成り、各画素のゲート選択
線２で水平方向に接続され、ソース部は共通のソース選
択線３で垂直方向に接続されている。そして、ドレイン
は全画素共通電極となっている。FIG. 8 shows the structure of a CMD imager. In the figure, a CMD1 which is a pixel is composed of a drain, a gate and a source, which are connected in the horizontal direction by a gate selection line 2 of each pixel, and the sources are connected in the vertical direction by a common source selection line 3. .. The drain serves as a common electrode for all pixels.
【０００４】また、垂直走査回路５からは、蓄積、リー
ド、リセット及びオーバーフローの各動作に応じた４値
の電圧が、所定のタイミングでゲート選択線２に出力さ
れる。水平走査回路４と垂直走査回路５によって選択さ
れた画素の蓄積電荷に対応する電位が、ソース、垂直信
号線に伝達され、各信号線毎に接続されたソースフォロ
ア回路、ビデオ信号線、アンプを介して外部に読出され
る。Further, the vertical scanning circuit 5 outputs a four-valued voltage to the gate selection line 2 at a predetermined timing according to each operation of accumulation, read, reset and overflow. The potential corresponding to the accumulated charge of the pixel selected by the horizontal scanning circuit 4 and the vertical scanning circuit 5 is transmitted to the source and the vertical signal line, and the source follower circuit, the video signal line, and the amplifier connected to each signal line are connected. It is read out to the outside via.
【０００５】このように、ＣＭＤ１では、水平走査回路
４、垂直走査回路５によってデータを読出す画素を任意
に選択できる（以下、ＸＹアドレスが可能であると記
す）ことが特徴の１つとなっている。As described above, one of the features of the CMD1 is that the pixels from which data is read can be arbitrarily selected by the horizontal scanning circuit 4 and the vertical scanning circuit 5 (hereinafter referred to as XY address is possible). There is.
【０００６】また、上述したＣＭＤのようなＸＹアドレ
ス可能な撮像素子を用いて画素数を変えて撮像しようと
すると、例えばＥＧ ＆ Ｇ ＲＥＴＩＣＯＮ社カタロ
グＲＡ２５６８Ｎに示されているような構成が考えられ
る。このカタログに示されている技術は、撮像素子に蓄
積されたデータを高速で読出すために水平走査回路を複
数に分割したものであるが、水平走査回路の分割の仕方
によっては、ＨＤＴＶ、ＨＲ、ＳＶＧＡ等の規格に対応
するように撮像画素数を変えて撮像する目的で使用する
ことも可能である。Further, when an image is picked up by changing the number of pixels using an XY addressable image pickup device such as the above-mentioned CMD, a structure as shown in EG & G RETICON catalog RA2568N is conceivable. The technology described in this catalog is one in which the horizontal scanning circuit is divided into a plurality of pieces in order to read the data accumulated in the image sensor at high speed. However, depending on how the horizontal scanning circuit is divided, HDTV, HR , SVGA, etc., and can be used for the purpose of changing the number of image pickup pixels to pick up an image.
【０００７】以下、図９に基いて説明する。このイメー
ジセンサは、複数個の水平走査回路６1 、６2 、６3 、
６4 、…、６n-1 、６n を備えており、その個数分の出
力端子７1 、７2 、７3 、７4 、…、７n-1 、７n が設
けられている。同図の例では、水平走査回路６1 と
６2 、６3 と６4 、…、６n-1 と６n で組になってお
り、受光領域を４つのブロックに分けている。それぞれ
の水平走査回路は、同時に走査させることができるの
で、４倍のフレームレートが得られるようになってい
る。Hereinafter, description will be given with reference to FIG. This image sensor includes a plurality of horizontal scanning circuits 6 1 , 6 2 , 6 3 ,
6 4, ..., it includes a 6 n-1, 6 n, the output terminal 71 of the number fraction, 7 2, 7 3, 7 4, ..., 7 n-1, 7 n are provided. In the example shown in the figure, the horizontal scanning circuits 6 1 and 6 2 , 6 3 and 6 4 , ..., 6 n-1 and 6 n form a set, and the light receiving region is divided into four blocks. Since each horizontal scanning circuit can scan at the same time, a frame rate four times higher can be obtained.
【０００８】[0008]
【発明が解決しようとする課題】上述したように、従来
は撮像画素数は変更できたとしても、固定で、ＨＤＴ
Ｖ、ＨＲ、ＳＶＧＡ等の規格に定められた画素数に応じ
て任意に撮像装置の画素数を選択することができないも
のであった。この発明は、規格に応じて撮像画素数を選
択することが可能な撮像装置を提供することを目的とす
る。As described above, even if the number of image pickup pixels can be changed conventionally, the number of image pickup pixels is fixed and the HDT is fixed.
However, the number of pixels of the image pickup device cannot be arbitrarily selected according to the number of pixels defined in the standards such as V, HR, and SVGA. An object of the present invention is to provide an image pickup device capable of selecting the number of image pickup pixels according to the standard.
【０００９】[0009]
【課題を解決するための手段】すなわちこの発明は、Ｘ
及びＹ方向に配列されたＸＹアドレス可能な複数の撮像
画素を走査する走査手段と、この走査手段に走査開始信
号を与える信号供給手段と、この信号供給手段からの走
査開始信号を受けるべく対応する上記走査手段の走査開
始位置を選択する選択手段と、上記走査手段が走査すべ
くの所定の範囲を越えて上記走査信号が伝搬することを
禁止する走査禁止手段とを具備することを特徴とする。That is, the present invention provides X
And scanning means for scanning a plurality of XY addressable imaging pixels arranged in the Y and Y directions, a signal supplying means for supplying a scanning start signal to the scanning means, and a scanning start signal from the signal supplying means. It is characterized by further comprising: selecting means for selecting a scanning start position of the scanning means, and scanning inhibiting means for inhibiting the scanning signal from propagating beyond a predetermined range for the scanning means to scan. ..
【００１０】[0010]
【作用】この発明の撮像装置にあっては、走査開始位置
を選択する選択手段と、所定の範囲を越えて走査信号が
伝搬することを禁止する走査禁止手段とを設ける。上記
選択手段によって選択された走査開始位置に走査開始信
号を与えるようにしたので、規格に応じて撮像画素数を
選択することができる。In the image pickup apparatus of the present invention, the selecting means for selecting the scanning start position and the scanning inhibiting means for inhibiting the propagation of the scanning signal beyond the predetermined range are provided. Since the scan start signal is applied to the scan start position selected by the selecting means, the number of image pickup pixels can be selected according to the standard.
【００１１】また、走査手段に双方向のバッファを用
い、走査方向選択手段によって走査信号が伝搬する方向
を選択することを可能にしたので鏡像の画像を読出すこ
とが可能になる。Further, since the bidirectional buffer is used as the scanning means and the direction in which the scanning signal propagates can be selected by the scanning direction selecting means, a mirror image can be read out.
【００１２】[0012]
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１は、水平走査回路の概略図を示すものであ
り、図２はこの水平走査回路を構成するシフトレジスタ
群の１つの要素を示したものである。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic diagram of a horizontal scanning circuit, and FIG. 2 shows one element of a shift register group constituting this horizontal scanning circuit.
【００１３】図１に於いて、入力端子11から、図示され
ているようなスタートパルスが加えられると、スイッチ
12を介してシフトレジスタ要素131 、132 、133 に入力
される。スタートパルスが加えられると、図１の左側か
ら右側に向かって、順に画素選択信号が、信号線14によ
って出力される。In FIG. 1, when a start pulse as shown in FIG.
It is input via 12 to shift register elements 13 1 , 13 2 , 13 3 . When the start pulse is applied, pixel selection signals are sequentially output from the signal line 14 from the left side to the right side of FIG.
【００１４】入力端子15は走査方向を反転させるための
信号入力端子であり、インバ―タ16及び17を介してシフ
トレジスタ要素131 に接続される。入力端子15にローレ
ベルの信号が入力されているときは、スイッチ12及びス
イッチ18が、図示されている側に切換えられ、スタート
パルスはシフトレジスタ要素131 、132 、133 から与え
られて、画素選択信号は左側から右側に向かって、順に
アクティブになる。一方、入力端子15にハイレベルの信
号が入力されているときには、スイッチ12及びスイッチ
18は、図示の側とは反対側に切換えられ、スタートパル
スはスイッチ18を介してシフトレジスタ要素134 、1
35 、136 に入力される。そして、画素選択信号は、同
図の右側から左側に向かって順にアクティブになる。The input terminal 15 is a signal input terminal for reversing the scanning direction, and is connected to the shift register element 13 1 via the inverters 16 and 17. When a low level signal is input to the input terminal 15, the switch 12 and the switch 18 are switched to the illustrated side, and the start pulse is given from the shift register elements 13 1 , 13 2 , 13 3. The pixel selection signal becomes active sequentially from the left side to the right side. On the other hand, when a high level signal is input to the input terminal 15, the switch 12 and the switch
18 is switched to the side opposite to the one shown and the start pulse is via switch 18 shift register elements 13 4 , 1
Input to 3 5 and 13 6 . Then, the pixel selection signal becomes active in order from the right side to the left side in FIG.
【００１５】ここで、131 から136 まで、132 から135
まで、133 から134 までの、それぞれのシフトレジスタ
要素の数は、それぞれＨＤＴＶ、ＨＲ、ＳＶＧＡの画素
数に対応している。すなわち、シフトレジスタ要素13
は、それぞれ131 から136 までの１９２０個、132 から
135 までは１２８０個、133 から134 までは１０２４個
の要素から構成されている。Here, 13 1 to 13 6 and 13 2 to 13 5
Up to 13 3 to 13 4 , the number of each shift register element corresponds to the number of pixels of HDTV, HR, and SVGA, respectively. That is, the shift register element 13
Are 1920 from 13 1 to 13 6 and from 13 2 respectively
13 5 is composed of 1280 elements, and 13 3 to 13 4 is composed of 1024 elements.
【００１６】また、デコーダ19は、３本の出力信号線
（Ａ、Ｂ、Ｃ）20のうち、入力端子21から入力された信
号に対応する出力信号線のみをアクティブにする。例え
ば、入力端子21から「０１」、「１０」、「１１」が加
えられたとすると、出力信号線20からは、それぞれ「０
１１」、「１０１」、「１１０」が出力される。３本の
信号線Ａ、Ｂ、Ｃは、それぞれシフトレジスタ要素131
と136 、132 と135 、133 と134 に接続され、選択され
たスタートパルスのみが有効になるように構成されてい
る。例えば、入力端子21に「０１」が入力されると、デ
コーダ19からは「０１１」が出力され、ＨＤＴＶ用のス
タートパルスのみが有効になる。The decoder 19 activates only the output signal line corresponding to the signal input from the input terminal 21 among the three output signal lines (A, B, C) 20. For example, if “01”, “10”, and “11” are added from the input terminal 21, the output signal line 20 outputs “0” respectively.
11 "," 101 ", and" 110 "are output. The three signal lines A, B and C are respectively connected to the shift register element 13 1
And 13 6 , 13 2 and 13 5 , 13 3 and 13 4 , and are configured so that only the selected start pulse is valid. For example, when "01" is input to the input terminal 21, "011" is output from the decoder 19 and only the HDTV start pulse becomes valid.
【００１７】図２は、シフトレジスタ要素132 または13
5 の詳細を示したものである。入力端子22、23には、図
１に於けるインバータ16と17の出力が、それぞれ入力さ
れる。図２に於いて、左側から右側へ走査するとき（以
下、ノーマルモードと記す。）には、入力端子22にはハ
イレベルの信号が、そして入力端子23にはローレベルの
信号が入力される。一方、右側から左側に走査するとき
（以下、鏡像モードと記す。）は、入力端子22にはロー
レベルの信号が、入力端子23にはハイレベルの信号が入
力される。[0017] Figure 2, the shift register element 13 2 or 13
5 shows the details. The outputs of the inverters 16 and 17 in FIG. 1 are input to the input terminals 22 and 23, respectively. In FIG. 2, when scanning from the left side to the right side (hereinafter referred to as normal mode), a high level signal is input to the input terminal 22 and a low level signal is input to the input terminal 23. .. On the other hand, when scanning from the right side to the left side (hereinafter referred to as mirror image mode), a low level signal is input to the input terminal 22 and a high level signal is input to the input terminal 23.
【００１８】また、上記入力端子22及び23には、それぞ
れバッファ24、25、26及び27、28、29が接続されてい
る。このうち、バッファ24及び28には、アンドゲート30
及び31を介して入力端子32から上記出力信号線20の信号
線ＢまたはＣからの信号が入力される。バッファ33は、
入力端子34よりスタートパルスが入力され、インバ―タ
35を介した制御線36からの制御を受け、バッファ37を介
して制御線38に出力を供給する。更に、スイッチ39、40
は、それぞれ制御線41、42からの信号によってオン、オ
フするものである。Buffers 24, 25, 26 and 27, 28, 29 are connected to the input terminals 22 and 23, respectively. Of these, the buffers 24 and 28 have AND gates 30
A signal from the signal line B or C of the output signal line 20 is input from the input terminal 32 via the input terminals 31 and 31. Buffer 33
The start pulse is input from the input terminal 34 and the inverter
It receives control from the control line 36 via 35 and supplies the output to the control line 38 via the buffer 37. In addition, switches 39 and 40
Are turned on and off by signals from the control lines 41 and 42, respectively.
【００１９】以下、ノーマルモードについて説明する。
この場合、入力端子23にはローレベルの信号が入力され
ているので、バッファ27、28、29は全て非導通状態とな
っている。いま、ＨＲ規格が選択されたとすると、入力
端子32にはローレベルの信号が入力され、バッファ33の
制御線がハイとなってバッファ33は導通状態になる。こ
のとき、スタートパルスは入力端子34から印加され、バ
ッファ33を介してバッファ25に入力されると共に、バッ
ファ37を介して信号線38に出力された各画素に供給され
る。バッファ25及び26は、入力端子22からハイレベルの
信号が制御線に入力されているので、導通状態にある。
また、スイッチ39及び40は、制御線41及び42によって所
定のタイミングでオン、オフされる。The normal mode will be described below.
In this case, since a low level signal is input to the input terminal 23, the buffers 27, 28 and 29 are all non-conductive. Now, assuming that the HR standard is selected, a low level signal is input to the input terminal 32, the control line of the buffer 33 becomes high, and the buffer 33 becomes conductive. At this time, the start pulse is applied from the input terminal 34, input to the buffer 25 via the buffer 33, and supplied to each pixel output to the signal line 38 via the buffer 37. The buffers 25 and 26 are in the conductive state because the high level signal is input to the control line from the input terminal 22.
Further, the switches 39 and 40 are turned on and off at predetermined timing by the control lines 41 and 42.
【００２０】次に、スタートパルスがシフトされる動作
を、図３及び図４を参照して説明する。図３は、図２に
示されたシフトレジスタ要素の主要部を抜き出して示し
た図で、図４は図３の各部の出力のタイミングチャート
を示したものである。尚、図３に於いて、43、44、45、
46、47、48はバッファ、49、50、51、52はスイッチであ
り、ａ、ｂ及びＸ、Ｙは信号線である。Next, the operation of shifting the start pulse will be described with reference to FIGS. 3 and 4. FIG. 3 is a diagram in which a main part of the shift register element shown in FIG. 2 is extracted and shown, and FIG. 4 is a timing chart of outputs of the respective parts in FIG. Incidentally, in FIG. 3, 43, 44, 45,
Reference numerals 46, 47 and 48 are buffers, 49, 50, 51 and 52 are switches, and a, b and X and Y are signal lines.
【００２１】図３のバッファ44と45は、それぞれ図２の
バッファ25、26に対応し、信号線ａ、ｂは図２の制御線
41、42にそれぞれ対応して、ハイレベル時にスイッチが
導通する。スタートパルスが印加されると、スタートパ
ルスがハイの間にスイッチ49がオン、オフし、バッファ
45はハイレベルが保持される。次いで、スイッチ50がオ
ン、オフするように制御され、バッファ46、47がハイレ
ベルを保持し、隣の画素列への選択信号Ｙがハイにな
る。Buffers 44 and 45 of FIG. 3 correspond to buffers 25 and 26 of FIG. 2, respectively, and signal lines a and b are control lines of FIG.
Corresponding to 41 and 42 respectively, the switch becomes conductive at the high level. When the start pulse is applied, switch 49 turns on and off while the start pulse is high,
45 holds the high level. Then, the switch 50 is controlled to be turned on and off, the buffers 46 and 47 hold the high level, and the selection signal Y to the adjacent pixel column becomes high.
【００２２】次に、スイッチ49、51がオン、オフされる
と、バッファ45がローになると共にバッファ48がハイに
なる。続いて、スイッチ50、52がオン、オフされ、バッ
ファ46、47がローになり、選択信号Ｙがローになる。更
に、スイッチ51がオン、オフされると、バッファ48の出
力はローとなる。以下、この動作の繰返しにより、バッ
ファ44に供給されたスタートパルスは、同図に於いて右
方向に順次移動していく。Next, when the switches 49 and 51 are turned on and off, the buffer 45 goes low and the buffer 48 goes high. Subsequently, the switches 50 and 52 are turned on and off, the buffers 46 and 47 become low, and the selection signal Y becomes low. Further, when the switch 51 is turned on and off, the output of the buffer 48 becomes low. Hereinafter, by repeating this operation, the start pulse supplied to the buffer 44 sequentially moves to the right in the figure.
【００２３】図２に戻って、入力端子22から加えられて
いるハイレベルの信号と、入力端子32より供給されてい
るローレベルの信号が、アンドゲート30によって論理積
をとられた結果、制御線がローレベルとなるので、バッ
ファ24は非導通状態となる。このため、バッファ24より
左側からくる信号は、バッファ24を越えて右側に進むこ
とはない。したがって、このシフトレジスタ要素13が右
端の135 として用いられた場合、画素選択用のパルスが
ＨＲの有効画素数を越えて右側に進んでいくことを禁止
している。Returning to FIG. 2, the high-level signal applied from the input terminal 22 and the low-level signal supplied from the input terminal 32 are logically ANDed by the AND gate 30, resulting in control. Since the line becomes low level, the buffer 24 becomes non-conductive. Therefore, the signal coming from the left side of the buffer 24 does not go beyond the buffer 24 to the right side. Therefore, if the shift register element 13 is used as the right end of the 13 5 prohibits the pulse for the pixel selection advances to the right beyond the number of effective pixels of the HR.
【００２４】次に、鏡像モードの場合について説明す
る。鏡像モードの場合は、入力端子22にはローレベルの
信号が加えられ、入力端子23にはハイレベルの信号が加
えられている。したがって、バッファ24、25、26は全て
非導通状態となり、バッファ27、28、29が有効となる。
但し、入力端子32にローレベルの信号が加えられた場合
（例えばＨＲが選択された場合）、アンドゲート31には
入力端子32からローレベルの信号が入力されるので、バ
ッファ28は非導通状態となっる。よって、このシフトレ
ジスタ要素13が左端の132 として機能するとき、ＨＲの
有効画素数より左側には画素選択パルスは進まない。ま
た、シフトレジスタ要素13が右端の135 として機能する
ときは、入力端子34から印加されたスタートパルスは、
バッファ27を介して左側に進む。Next, the case of the mirror image mode will be described. In the mirror image mode, a low level signal is applied to the input terminal 22 and a high level signal is applied to the input terminal 23. Therefore, the buffers 24, 25 and 26 are all in the non-conducting state, and the buffers 27, 28 and 29 are valid.
However, when a low-level signal is applied to the input terminal 32 (for example, when HR is selected), the low-level signal is input to the AND gate 31 from the input terminal 32, so that the buffer 28 is in the non-conduction state. Becomes. Thus, this time the shift register element 13 functions as a 13 second left, the left side of the number of effective pixels of the HR does not advance pixel selection pulse. Further, when the shift register element 13 functions as the right end of the 13 5, a start pulse applied from the input terminal 34,
Proceed to the left via buffer 27.
【００２５】また、左端と右端に位置されるシフトレジ
スタ要素13の回路は、それぞれ図５及び図６に示される
ように構成されている。図５では、図２のバッファ27に
対応するバッファが除かれ、バッファ24に対応するバッ
ファの入力がグランドに落とされている。図６では、図
２のバッファ25、26、29に対応するバッファを除いて、
バッファ28に対応するバッファの入力をグランドに落と
した構成となっている。そして、図５及び図６の回路と
も、その他の構成は図２に示されたものと同じであるの
で、ここでは説明を省略する。Further, the circuits of the shift register elements 13 located at the left end and the right end are configured as shown in FIGS. 5 and 6, respectively. In FIG. 5, the buffer corresponding to buffer 27 of FIG. 2 has been removed and the input of the buffer corresponding to buffer 24 has been dropped to ground. In FIG. 6, except for the buffers corresponding to the buffers 25, 26 and 29 in FIG.
The buffer input corresponding to the buffer 28 is grounded. The other configurations of the circuits of FIGS. 5 and 6 are the same as those shown in FIG. 2, and therefore the description thereof is omitted here.
【００２６】同実施例では、以上述べたような構成で、
選択されたＨＤＴＶ、ＨＲ、ＳＶＧＡ等の規格に対応し
た画素数だけ水平方向の画素が走査される撮像素子を構
成することができる。In this embodiment, with the configuration as described above,
It is possible to configure an image sensor in which pixels in the horizontal direction are scanned by the number of pixels corresponding to the selected standard such as HDTV, HR, and SVGA.
【００２７】尚、上述した実施例では、水平走査回路に
ついてのみ述べたが、全く同様の回路構成で垂直走査回
路についても実現することができ、全体としてＨＤＴ
Ｖ、ＨＲ、ＳＶＧＡ等の規格に応じた撮像画素を選択す
ることができる。次に、この発明の第２の実施例につい
て説明する。Although only the horizontal scanning circuit has been described in the above-described embodiment, the vertical scanning circuit can be realized with the completely same circuit configuration, and the HDT as a whole.
It is possible to select an imaging pixel according to a standard such as V, HR, or SVGA. Next, a second embodiment of the present invention will be described.
【００２８】上述した第１の実施例では、撮像素子がＨ
ＤＴＶ、ＨＲ、ＳＶＧＡ等の高解像画像に対応する画素
数を有している場合についてに述べたが、この発明は、
上記実施例に限定されることなく、画素数がより少ない
撮像素子についても効果的に適用することができる。In the above-described first embodiment, the image pickup element is H
The case of having the number of pixels corresponding to a high resolution image such as DTV, HR, and SVGA has been described.
The present invention is not limited to the above embodiment, and can be effectively applied to an image pickup device having a smaller number of pixels.
【００２９】以下、図７を参照して、この発明の第２の
実施例を説明する。光学系53によって、図示されない外
部の物体の像が、同実施例に係る撮像素子54上に結像さ
れる。同時に、ハーフプリズム55によって撮像素子54上
に結像された像と鏡像関係にある像が、撮像素子56上に
結像される。撮像素子54と56は、半画素分だけシフトし
て配置され、両方の撮像素子からの出力信号を合成する
ことにより、より高解像な画像を撮像することができ
る。ここで、撮像素子54と56上の像は鏡像関係にある
が、上記第１の実施例で述べたように、この発明によれ
ば逆方向からの走査も容易に実現することができる。The second embodiment of the present invention will be described below with reference to FIG. The optical system 53 forms an image of an external object (not shown) on the image sensor 54 according to the embodiment. At the same time, an image having a mirror image relationship with the image formed on the image pickup device 54 by the half prism 55 is formed on the image pickup device 56. The image pickup devices 54 and 56 are arranged so as to be shifted by half a pixel, and by combining the output signals from both the image pickup devices, a higher resolution image can be picked up. Here, the images on the image pickup devices 54 and 56 have a mirror image relationship, but as described in the first embodiment, according to the present invention, scanning from the opposite direction can be easily realized.
【００３０】このように、従来は、画素をシフトして高
解像の画像を得る場合、鏡像を避けるために２回反射さ
せて画像を得ていたが、この第２の実施例によれば１回
の反射でよく、ハーフプリズムの小型化を図ることがで
きる。As described above, conventionally, when a pixel is shifted to obtain a high-resolution image, the image is reflected twice to avoid a mirror image, but according to the second embodiment. Only one reflection is required, and the half prism can be downsized.
【００３１】[0031]
【発明の効果】以上のようにこの発明によれば、規格に
応じて撮像画素数を選択することが可能な撮像装置を提
供することができる。As described above, according to the present invention, it is possible to provide an image pickup apparatus capable of selecting the number of image pickup pixels according to the standard.
【図１】この発明に係る撮像装置の第１の実施例で水平
走査回路の概略的な回路構成図である。FIG. 1 is a schematic circuit configuration diagram of a horizontal scanning circuit in a first embodiment of an image pickup device according to the present invention.
【図２】図１の水平走査回路を構成するシフトレジスタ
群の１つの要素を示した回路構成図である。FIG. 2 is a circuit configuration diagram showing one element of a shift register group forming the horizontal scanning circuit of FIG.
【図３】図２に示されたシフトレジスタ要素の主要部を
抜き出して示した概略的回路構成図である。FIG. 3 is a schematic circuit configuration diagram showing a main part of the shift register element shown in FIG.
【図４】図３の各部の出力のタイミングチャートであ
る。FIG. 4 is a timing chart of the output of each part of FIG.
【図５】図２の左端に位置されるシフトレジスタ要素の
回路構成図である。5 is a circuit configuration diagram of a shift register element located at the left end of FIG.
【図６】図２の右端に位置されるシフトレジスタ要素の
回路構成図である。6 is a circuit configuration diagram of a shift register element located at the right end of FIG.
【図７】この発明の第２の実施例を示すもので、撮像装
置の概略的構成を示した図である。FIG. 7 shows a second embodiment of the present invention and is a diagram showing a schematic configuration of an image pickup apparatus.
【図８】従来の撮像装置としてのＣＭＤイメージャを示
した回路構成図である。FIG. 8 is a circuit configuration diagram showing a CMD imager as a conventional imaging device.
【図９】従来の撮像装置を示すものでイメージセンサの
回路構成図である。FIG. 9 is a circuit configuration diagram of an image sensor showing a conventional imaging device.
11、15、21、22、23、32、34…入力端子、12、18、39、
40…スイッチ、13（131 、132 、133 、…、134 、1
35 、136 ）、14…信号線、16、17、35…インバ―タ、1
9…デコーダ、20…出力信号線、24、25、26、27、28、2
9、33、37…バッファ、30、31…アンドゲート、36、38
…制御線。11, 15, 21, 22, 23, 32, 34 ... Input terminals, 12, 18, 39,
40 ... Switch, 13 (13 1 , 13 2 , 13 3 , ..., 13 4 , 1
3 5 , 13 6 ), 14 ... Signal line, 16, 17, 35 ... Inverter, 1
9 ... Decoder, 20 ... Output signal line, 24, 25, 26, 27, 28, 2
9, 33, 37 ... buffer, 30, 31 ... AND gate, 36, 38
… Control lines.
Claims (2)
可能な複数の撮像画素を走査する走査手段と、 この走査手段に走査開始信号を与える信号供給手段と、 この信号供給手段からの走査開始信号を受けるべく対応
する上記走査手段の走査開始位置を選択する選択手段
と、 上記走査手段が走査すべき所定の範囲を越えて上記走査
信号が伝搬することを禁止する走査禁止手段とを具備す
ることを特徴とする撮像装置。1. A scanning means for scanning a plurality of XY addressable imaging pixels arranged in the X and Y directions, a signal supplying means for supplying a scanning start signal to the scanning means, and a scanning start from the signal supplying means. A selection means for selecting a corresponding scanning start position of the scanning means to receive a signal and a scanning prohibition means for prohibiting the scanning signal from propagating beyond a predetermined range to be scanned by the scanning means. An imaging device characterized by the above.
れ、上記走査手段の走査方向を制御する走査方向制御手
段を更に具備する請求項１に記載の撮像装置。2. The image pickup apparatus according to claim 1, wherein the scanning means is composed of a bidirectional buffer, and further comprises scanning direction control means for controlling a scanning direction of the scanning means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281440A JP2984437B2 (en) | 1991-10-28 | 1991-10-28 | Imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281440A JP2984437B2 (en) | 1991-10-28 | 1991-10-28 | Imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05122624A true JPH05122624A (en) | 1993-05-18 |
| JP2984437B2 JP2984437B2 (en) | 1999-11-29 |
Family
ID=17639208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3281440A Expired - Fee Related JP2984437B2 (en) | 1991-10-28 | 1991-10-28 | Imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984437B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204401A (en) * | 2000-12-28 | 2002-07-19 | Canon Inc | Image pickup device and system |
| US7030920B1 (en) | 1999-08-04 | 2006-04-18 | Canon Kabushiki Kaisha | Image pickup apparatus using a selector circuit |
| JP2006140549A (en) * | 2004-11-10 | 2006-06-01 | Sony Corp | Solid-state imaging apparatus |
| WO2007132699A1 (en) * | 2006-05-15 | 2007-11-22 | Sony Corporation | Imaging device, method for driving same, display device and electronic component |
-
1991
- 1991-10-28 JP JP3281440A patent/JP2984437B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030920B1 (en) | 1999-08-04 | 2006-04-18 | Canon Kabushiki Kaisha | Image pickup apparatus using a selector circuit |
| JP2002204401A (en) * | 2000-12-28 | 2002-07-19 | Canon Inc | Image pickup device and system |
| JP4521991B2 (en) * | 2000-12-28 | 2010-08-11 | キヤノン株式会社 | Imaging apparatus and imaging system |
| JP2006140549A (en) * | 2004-11-10 | 2006-06-01 | Sony Corp | Solid-state imaging apparatus |
| JP4534727B2 (en) * | 2004-11-10 | 2010-09-01 | ソニー株式会社 | Solid-state imaging device |
| WO2007132699A1 (en) * | 2006-05-15 | 2007-11-22 | Sony Corporation | Imaging device, method for driving same, display device and electronic component |
| JP2007336521A (en) * | 2006-05-15 | 2007-12-27 | Sony Corp | Imaging apparatus, and driving method thereof, display, and electronic apparatus |
| US8471805B2 (en) | 2006-05-15 | 2013-06-25 | Japan Display West Inc. | Imaging device, driving method of the same, display device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2984437B2 (en) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9955089B2 (en) | Solid-state image pickup apparatus, its driving method, and camera system | |
| JP2678062B2 (en) | Photoelectric conversion device | |
| US5282234A (en) | Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices | |
| CN101420509B (en) | Image sensoring device, imaging system, and driving method of image sensoring device | |
| US7030920B1 (en) | Image pickup apparatus using a selector circuit | |
| JP4255345B2 (en) | Imaging device | |
| US5909247A (en) | Solid-state image pickup apparatus | |
| US4413283A (en) | Solid-state imaging device | |
| JP4540280B2 (en) | Optical scanning device | |
| US5731578A (en) | Solid-state imaging apparatus | |
| US5883668A (en) | Solid-state image pickup apparatus | |
| US5382975A (en) | Image reading apparatus | |
| US6118481A (en) | Solid state image pick-up device and image pick-up apparatus | |
| JP2656475B2 (en) | Solid-state imaging device | |
| JP2984437B2 (en) | Imaging device | |
| EP0621726B1 (en) | Method of and apparatus for solid state imaging device | |
| KR100595801B1 (en) | Solid state image pickup device, driving method therefor and camera | |
| JP2006074367A (en) | Solid-state imaging device | |
| JP2594950B2 (en) | Solid-state imaging device | |
| JP2977056B2 (en) | Solid-state imaging device | |
| JPH05268521A (en) | Solid-state image pickup device | |
| JPH0219456B2 (en) | ||
| JP4061569B2 (en) | Solid-state imaging device and driving method thereof | |
| JPH0888808A (en) | Solid-state image pickup device and drive method therefor | |
| JPH0353683A (en) | Solid-state image pickup element and image pickup device using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |