KR100416737B1 - Apparatus and method for processing image data - Google Patents
Apparatus and method for processing image data Download PDFInfo
- Publication number
- KR100416737B1 KR100416737B1 KR1019960051840A KR19960051840A KR100416737B1 KR 100416737 B1 KR100416737 B1 KR 100416737B1 KR 1019960051840 A KR1019960051840 A KR 1019960051840A KR 19960051840 A KR19960051840 A KR 19960051840A KR 100416737 B1 KR100416737 B1 KR 100416737B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- address
- frame memory
- stored
- image
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/32—Transforming X-rays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
본 발명은 영상데이터의 처리장치 및 방법에 관한 것으로, A x A 2차원 X-선 영상센서 어레이를 먼저 회로적으로 N개의 그룹으로 나눈 후 여기에서 나오는 영상신호를 영상 표시 장치를 통하여 실시간으로 동화상을 표시하는 영상데이터 처리장치 및 그 방법에 관한 것이다.The present invention relates to an apparatus and method for processing image data, wherein an A x A two-dimensional X-ray image sensor array is first divided into N groups in circuits, and then the image signal from the video signal is moved in real time through an image display device. An image data processing apparatus for displaying a and a method thereof.
기존의 X-선 영상장치에 있어서 X-선 영상을 보기 위한 수단으로서는 X-선 필름을 이용하는 방법과 영상증폭관(Image Intensifier Tube)과 카메라가 결합된 영상 시스템을 이용하는 방법이 있으나 동영상을 실시간으로 보기 위한 방법은 영상증폭관과 일반 CRT를 이용하는 방법밖에는 없다.In the existing X-ray imaging apparatus, as a means of viewing an X-ray image, there is a method of using an X-ray film and an image system in which an image amplifier tube and a camera are combined. The only way to see it is to use an image amplifier and a regular CRT.
도 1은 종래의 영상증폭관(11)을 이용한 X-선 영상 시스템의 구성을 개괄적으로 도시한 개략도로서, 여기에서 도시한 바와 같이 영상증폭관(11), 카메라 시스템(12), A/D 변환장치(13) 및 영상표시장치(14)로 구성되어 있다. 영상증폭관(11)이 X-선 영상을 빛으로 바꾸고 이 빛을 카메라 시스템이 전기적 신호로 변환한 뒤 영상 표시 장치를 통해 영상을 표시하게 된다. 그러나 영상증폭관 시스템을 이용하는 경우에 고해상도의 디지털 데이터를 얻기 위해서는 고속의 A/D 변환 장치가 필요하게 된다. 따라서 관련 주변 부품도 고속으로 동작시켜야 되므로 회로를 제작하기가 어려워진다.FIG. 1 is a schematic diagram schematically showing a configuration of an X-ray imaging system using a conventional image amplifier 11, and as shown here, an image amplifier 11, a camera system 12, and an A / D. It consists of a converter 13 and a video display device 14. The image amplifier 11 converts the X-ray image into light, which is converted by the camera system into an electrical signal, and then displayed by the image display device. However, when using an image amplification system, a high speed A / D conversion device is required to obtain high resolution digital data. This makes it difficult to fabricate circuits, as related peripherals must also operate at high speeds.
2차원 X-선 영상센서를 이용하면 보다 편리하게 디지털 영상 데이터를 얻을 수 있으며 영상 표시장치를 통해 동영상을 표시할 수 있다.By using the two-dimensional X-ray image sensor, digital image data can be obtained more conveniently, and a video can be displayed through the image display device.
도 2는 2차원 영상센서를 사용하여 구성한 디지털 영상시스템에서 디지털 영상 데이터의 저장 및 표시에 대한 회로 구성을 나타내는 블럭도로서, 여기에서 도시하고 있는 바와 같이 영상센서(21)의 각 화소(22)로부터 순차적으로 ((1,1) (2,1) (3,1)....(N-1,1),(N,1) (1,2)....(N,N)) 영상신호가 나오면 이 신호는 A/D 변환장치(23)에 전달되어 디지털 데이터로 변환되며 이 데이터는 프레임 메모리(24)에 저장된다.FIG. 2 is a block diagram showing a circuit configuration for storing and displaying digital image data in a digital image system constructed using a two-dimensional image sensor. As shown here, each pixel 22 of the image sensor 21 is illustrated. Sequentially from ((1,1) (2,1) (3,1) .... (N-1,1), (N, 1) (1,2) .... (N, N) ) When the video signal comes out, the signal is transmitted to the A / D converter 23 and converted into digital data, which is stored in the frame memory 24.
다음 이 프레임 메모리(24)의 데이터를 읽어 내어 D/A 변환장치(25)를 통하면 실시간으로 동영상을 쉽게 표시 장치를 이용하여 표시할 수 있다.Next, by reading the data of the frame memory 24 and passing through the D / A converter 25, a video can be easily displayed in real time using a display device.
도 3은 위에서 설명한 종래의 X선 영상 데이터 처리장치에서의 화소의 스위칭 순서를 도시한 것이다.3 illustrates a switching order of pixels in the conventional X-ray image data processing apparatus described above.
상기의 종래 기술은 X-선 2차원 영상센서를 사용하는 경우 센서의 화소의 개수가 많아지면 여기에서 얻어진 데이터를 실시간으로 동영상 처리하기 위해서는 고속의 A/D 변환 장치 및 고속의 주변 회로가 필요해야 하므로 고속의 소자 사용으로 인한 전력 소비가 증대되고, 이에 따른 열도 많이 발생하므로 고속으로 회로를 구동시키기 위해서는 높은 주파수의 구동 펄스가 필요하게 되는데 이 구동 펄스에 의한 잡음이 유도되어 해상도를 저하시키는 문제점이 있다.In case of using the X-ray two-dimensional image sensor, the conventional technique requires a high speed A / D converter and a high speed peripheral circuit to process video data obtained in real time when the number of pixels of the sensor increases. Therefore, power consumption is increased due to the use of high-speed devices, and heat is also generated. Therefore, high-frequency driving pulses are required to drive the circuit at high speed, and noise caused by the driving pulses is induced to reduce resolution. have.
따라서 센서의 화소 개수가 많아질 경우 동영상을 구현하기 위해서는 고속의 A/D 변환장치와 메모리 소자 등이 필요할 뿐만 아니라 고속의 A/D 변환장치와 고속의 관련 소자의 사용을 줄이면서도 많은 픽셀을 가진 센서를 통한 실시간 동영상 처리가 가능한 방법이 필요하게 되었다.Therefore, if the number of pixels of the sensor increases, high speed A / D converters and memory devices are needed to implement video, and the number of pixels is reduced while the use of high speed A / D converters and related devices is reduced. There is a need for a method that enables real-time video processing through sensors.
본 발명이 이루고자하는 기술적인 과제는 2차원 X-선 영상센서 어레이를 통하여 얻은 동영상데이터를 표시하기 위한 일반 영상 시스템이나 또는 디지털 영상을 얻기 위한 의료용 X-선 영상 장치 또는 X-선 디텍터에서 디지털 영상데이터를 실시간으로 표시 할 수 있도록 하며 또한, 화소개수가 많은 2차원 영상센서의 데이터를 고속으로 처리하기 위한 데이터 처리 장치 및 방법을 제안하고자 한다.The technical problem to be achieved by the present invention is a digital imaging in a general imaging system for displaying moving image data obtained through a two-dimensional X-ray image sensor array or a medical X-ray imaging apparatus or X-ray detector for obtaining a digital image The present invention provides a data processing apparatus and method for displaying data in real time and for processing data of a 2D image sensor having a large number of pixels at high speed.
도 1은 종래의 영상증폭관을 이용한 영상 시스템의 구성을 개괄적으로 도시한 개략도이다.1 is a schematic diagram schematically showing a configuration of an image system using a conventional image amplifier.
도 2는 종래의 2차원 영상센서를 사용하여 구성한 디지털 영상시스템에서 디지털 영상 데이터의 저장 및 표시에 대한 회로 구성을 나타내는 블럭도이다.2 is a block diagram showing a circuit configuration for storing and displaying digital image data in a digital imaging system constructed using a conventional two-dimensional image sensor.
도 3은 종래의 X선 영상 데이터 처리장치에서의 화소의 스위칭 순서를 도시한 것이다.3 shows a switching order of pixels in a conventional X-ray image data processing apparatus.
도 4는 본 발명에 따른 영상데이터 처리장치의 회로구성을 도시한 블럭도이다.4 is a block diagram showing a circuit configuration of an image data processing apparatus according to the present invention.
도 5는 본 발명에 따른 영상데이터 처리장치에서의 화소의 분리형태를 도시한 것이다.5 illustrates a separation form of pixels in the image data processing apparatus according to the present invention.
도 6은 본 발명에 따른 영상데이터 처리장치에서의 데이터 스위칭 순서를 도시한 것이다.6 shows a data switching procedure in the image data processing apparatus according to the present invention.
도 7은 본 발명에 따른 영상데이터 처리장치에서 프레임 메모리 소자내에서의 데이터 저장형태를 도시한 것이다.7 illustrates a data storage form in a frame memory device in the image data processing apparatus according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
31 : 영상감지부 32 : 화소 스위칭부31: image detection unit 32: pixel switching unit
34 : A/D 변환부 35 : 버퍼 메모리34: A / D converter 35: buffer memory
37 : 데이터 스위칭부 38 : 프레임 메모리37: data switching unit 38: frame memory
40 : 어드레스 발생부 41 : 데이터 결합부40: address generator 41: data combiner
42 : D/A 변환부 43 : 영상표시부42: D / A converter 43: Image display unit
상기의 과제를 이루기 위한 본 발명은 도 4에서 도시한 바와 같이, A개의 행과 A개의 열로 이루어진 A x A개의 화소를 갖는 영상센서를 통하여 영상을 입력하고 입력된 영상데이터를 처리하여 영상표시장치에 표시하는 영상데이터 처리장치에 있어서,As shown in FIG. 4, the present invention provides an image display apparatus by inputting an image through an image sensor having A x A pixels including A rows and A columns, and processing the input image data. In the image data processing apparatus to be displayed on,
A x A개의 화소를 N개의 그룹으로 구분하고, 구분된 각 그룹별로 화소를 스위칭하여 N개 화소로부터 동시에 N개의 아날로그 영상신호를 출력하는 영상신호 분리부과, 영상신호 분리부에서 동시에 출력된 N개의 아날로그 영상신호를 동시에 N개의 디지털 신호로 변환하고 상기 변환된 N개의 디지털 신호를 N개의 버퍼에 각각일시적으로 저장하는 버퍼부과,A video signal separation unit for dividing A x A pixels into N groups, switching pixels for each divided group to output N analog video signals simultaneously from N pixels, and N video outputs simultaneously from the video signal separation unit A buffer unit for simultaneously converting analog video signals into N digital signals and temporarily storing the converted N digital signals in N buffers, respectively;
버퍼부에서 일시적으로 저장된 데이터를 상기 영상신호 분리부에서 구분되는 N개의 그룹별로 각각의 N개의 프레임메모리에 나누어 저장하되, 영상센서의 첫 번째 열의 화소의 첫 번째 데이터가 프레임 메모리 1의 첫 번째 번지에 저장되도록 하고,The data temporarily stored in the buffer unit is divided into N frame memories for each N groups divided by the image signal separator, and the first data of the pixels in the first column of the image sensor is the first address of the frame memory 1. To be stored in,
두 번째 열의 첫 번째 데이터가 프레임메모리 2의 1+A/N번째 번지에 저장되도록 하며,Make sure that the first data of the second column is saved at address 1 + A / N of frame memory 2.
N번째 줄의 첫 번째 데이터는 프레임 메모리 N의 1+(N-1)A/N번째 번지에 저장되도록 하여 N번째마다 주기적으로 소정의 화소의 영상신호가 소정의 프레임메모리의 번지에 저장되도록 하는 저장부과,The first data of the Nth line is stored in the 1+ (N-1) A / Nth address of the frame memory N so that the video signal of a predetermined pixel is periodically stored in the predetermined frame memory address every Nth. Storage,
저장부에 N개의 그룹으로 분리되어 저장된 N개의 데이터를 동시에 읽어내어 이를 결합하고 영상표시장치에 표시하기 위한 아날로그 신호로 변환하는 제어부을 포함하여 구성된다.And a control unit that reads N data stored in N groups into storage units at the same time, combines them, and converts them into analog signals for display on an image display device.
본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다.Preferred embodiments according to the present invention will be described with reference to the accompanying drawings.
도 4는 본 발명에 따른 디지털 영상데이터의 고속 처리장치의 회로구성을 도시한 블록도로서,4 is a block diagram showing a circuit configuration of a high speed processing apparatus for digital image data according to the present invention;
여기에서 도시한 바와 같이 A x A개의 화소로 구성된 2차원 영상센서를 회로 상으로 N개의 센서 화소 그룹으로 나눈다.As shown here, a two-dimensional image sensor composed of A × A pixels is divided into N sensor pixel groups on a circuit.
이때 N개의 각 그룹의 화소 수는 A/N x A개가 된다(도 5). 다음 각 센서 그룹에 A/D 변환장치(34)와 화소 스위칭회로(32)를 연결하여 A/D 변환 펄스를 가해주게 된다.At this time, the number of pixels in each of the N groups is A / N × A (FIG. 5). Next, the A / D converter 34 and the pixel switching circuit 32 are connected to each sensor group to apply an A / D conversion pulse.
이 경우에 도 6에서 나타난 화소 스위칭 순서대로 먼저 세로 방향으로 A/N개의 화소를 순차적으로 A/D 변환장치(34)에 연결 해주면 동시에 N개의 그룹에서 N개의 디지털 데이터가 나온다.In this case, if A / N pixels are sequentially connected to the A / D converter 34 in the vertical direction in the order of pixel switching shown in FIG. 6, N digital data are output from N groups at the same time.
이 데이터를 한쪽 버퍼 메모리(35)에 저장하고 이 데이터들은 순차적으로 버퍼 메모리 A에 저장되며 다음 세로줄의 데이터들은 버퍼 메모리 B에 저장된다.This data is stored in one buffer memory 35, and these data are sequentially stored in the buffer memory A, and the next vertical lines of data are stored in the buffer memory B.
즉, 다음 세로줄의 센서 화소에서 나온 신호를 A/D 변환장치를 통해 디지털 데이터로 변환한 후 버퍼 메모리 B에 저장하는 동안 버퍼 메모리 A에 저장되었던 그 이전 줄의 센서에서 나온 데이터는 데이터스위칭회로(37)를 통하여 프레임 메모리(38)에 전달된다. 이와 같은 동작은 2차원 영상센서의 하나의 세로줄에 해당하는 화소들을 N개의 그룹에서 동시에 일어난다. 이 동작은 2차원 영상센서의 N개로 나누어 동시에 처리한 것과 같으므로 데이터 변환 펄스의 주파수를 N배 감소시킨 것과 같다.That is, the data from the sensor of the previous row that was stored in the buffer memory A while converting the signal from the sensor pixel of the next vertical line into digital data through the A / D converter and then storing in the buffer memory B is stored in the data switching circuit ( It is transmitted to the frame memory 38 through 37. Such an operation occurs simultaneously in N groups of pixels corresponding to one vertical line of the 2D image sensor. This operation is the same as dividing into N of the two-dimensional image sensor and simultaneously processing, thus reducing the frequency of the data conversion pulse by N times.
다음 N개의 버퍼 메모리 소자에서 나온 데이터들은 데이터스위칭 회로(37)의 동작에 의해 프레임 메모리(6)를 구성하고 있는 N개의 프레임 메모리 소자에 다시 저장된다.Data from the next N buffer memory elements are stored in the N frame memory elements constituting the frame memory 6 again by the operation of the data switching circuit 37.
이 스위칭 회로의 역할은 실시간으로 동영상 표시가 가능하도록 데이터가 저장되어질 프레임 메모리 소자의 위치를 정해 준다.The role of this switching circuit is to locate the frame memory device where the data will be stored so that video can be displayed in real time.
먼저 N개의 버퍼 메모리(35)에서 동시에 읽혀진 첫 번째 세로줄의 N개의 데이터 그룹 중 첫 번째 그룹의 데이터들은 프레임 메모리 소자 1에 저장시키고, 두번째 그룹의 데이터들은 프레임 메모리 소자 N에 저장한다. 이렇게 순차적으로 N-1번째 그룹의 데이터들은 3번째 프레임 메모리 소자에, N번째 그룹의 데이터들은 프레임 2번째 프레임 메모리 소자에 저장된다. 이 동작이 끝나면 프레임 메모리 소자위치는 하나씩 오른쪽으로 이동되도록 데이터 스위칭 회로가 동작한다.First, the data of the first group of the N data groups of the first vertical line read simultaneously in the N buffer memories 35 are stored in the frame memory device 1, and the second group of data is stored in the frame memory device N. In this way, the data of the N-th group are stored in the third frame memory device, and the data of the N-th group are stored in the frame second frame memory device. After this operation, the data switching circuit operates so that the frame memory device positions are moved to the right one by one.
즉, 다음의 데이터 그룹들은 첫 번째 세로줄의 데이터 그룹의 저장된 소자 내에의 A/N+1번지부터 순차적으로 저장되기 시작한다. 그러나 이 프레임 메모리 소자 내에 저장된 첫 번째와 두 번째 줄의 데이터들을 실제 영상센서에서의 위치로 변환시켜 비교해보면 A/N개만큼 이동된 데이터가 한 소자 내에서 저장되었음을 알 수 있다. 이와 같은 동작을 반복하면 N번째 줄 첫 번째 그룹의 첫 번째 데이터가 저장될 프레임 메모리 소자는 프레임 메모리 소자 N이며 그 소자내에서의 위치는 A-A/N번지가 된다. 따라서 N+1번째 줄의 첫 번째 그룹의 첫 번째 데이터가 저장될 위치는 프레임 메모리 소자 1의 A+1번째가 된다. 이런 동작에 따라 프레임 메모리에 저장된 데이터의 저장형태를 보면 프레임 메모리 소자 1에는 첫 번째 줄의 첫 번째 그룹의 데이터가 저장되며 그 다음 위치에는 N+1번째 줄의 첫 번째 데이터가 저장되므로 N번을 주기로 하여 1+N번째 줄마다 첫 번째 그룹의 첫 번째 데이터가 1번지, 1+A번지, 1+2A,....형태로 이 소자에 저장된다. 다음, 프레임 메모리 소자 2에는 첫 번째 줄의 N번째 그룹의 데이터가 그 다음 위치에는 2번째 줄의 첫 번째 그룹의 첫 번째 데이터가 저장되며 그 다음에는 3번째 줄의 2번째 그룹의 데이터가 저장되어 여기에도 N+2번째 줄마다 첫 번째 그룹의 첫 번째 데이터가 저장된다. 이와 같은 방법으로 각 프레임 메모리 소자 내에 저장된 2차원 영상센서의 데이터의저장 형태가 도 7에 나타나 있다.That is, the following data groups start to be stored sequentially from address A / N + 1 in the stored device of the data group of the first vertical line. However, when the data of the first and second lines stored in the frame memory device are converted to positions in the actual image sensor and compared, it can be seen that A / N shifted data is stored in one device. When the above operation is repeated, the frame memory device N, in which the first data of the first group of the N-th line is to be stored, is the frame memory device N, and the position in the device is A-A / N address. Therefore, the position where the first data of the first group of the N + 1th line is to be stored becomes the A + 1th of the frame memory device 1. According to the operation of storing the data stored in the frame memory, the first group of data of the first row is stored in the frame memory device 1, and the first data of the N + 1st row is stored in the next position. Periodically, the first data of the first group is stored in this device in the form of 1 address, 1 + A address, 1 + 2A, .... every 1 + Nth line. Next, the data of the Nth group of the first row is stored in the frame memory device 2, and the first data of the first group of the second row is stored at the next position, and then the data of the second group of the third row is stored thereafter. Here, the first data of the first group is stored every N + 2th lines. In this manner, a data storage form of the 2D image sensor stored in each frame memory device is shown in FIG. 7.
다음은 각 프레임 메모리 소자에 저장되어 있는 데이터를 읽어 내 영상신호를 만드는 방법이다. 프레임 메모리 소자에 저장된 데이터의 형태는 도 7과 같으므로 각 프레임 메모리 소자의 데이터를 읽어낼 수 있도록 프레임 메모리 어드레스 발생회로(40)를 이용하여 여기에 맞는 어드레스를 발생시켜야 한다. 프레임 메모리 소자 1에는 첫 번째 줄의 첫 번째 데이터가 1번지에 있으며, 프레임 메모리 소자 2에는 2번째 줄의 첫 번째 데이터가 1+A/N번지에 있고, 프레임 메모리 소자 3에는 3번째 줄의 첫 번째 데이터가 1+2A/N번지에 있으며 프레임 메모리 소자 N에는 N번째 줄의 첫 번째 데이터가 1+(N-1)A/N번지에 위치하므로 N+1번째 줄의 첫 번째 데이터는 프레임 메모리 소자 1의 1+A번지에 위치하게 된다. 따라서 각 프레임 메모리 소자에 맞게 1번지, 1+A/N번지, 1+2A/N번지,..., 1+(N-1)A/N번지의 어드레스를 동시에 주게 되면 첫 번째 데이터부터 N번째 줄의 첫 번째 데이터까지를 동시에 읽어낼 수 있게 된다. 따라서 프레임 메모리 어드레스 발생회로(40)에서 발생된 어드레스로부터 프레임 메모리 소자 1에는 그 자체의 어드레스를, 프레임 메모리 소자 2에는 가산기를 이용하여 A/N번지만큼을 더해 주고, 프레임 메모리 소자 3에는 2A/N번지만큼을 더해 주며, 프레임 메모리 소자 N에는 (N-1)A/N번지만큼 더해 주어 어드레스를 가해 주면 동시에 N개의 데이터가 나오게 된다. 같은 동작을 반복하게 되면 A개의 첫 번째 데이터를 모두 읽어 낼 수 있게 되며, 순차적으로 모든 데이터를 읽어 낼 수 있게 된다.The following is a method of creating an image signal by reading data stored in each frame memory device. Since the data stored in the frame memory device is the same as in FIG. 7, an address corresponding to the data must be generated using the frame memory address generation circuit 40 so that the data of each frame memory device can be read. In frame memory device 1, the first data of the first line is at address 1. In frame memory device 2, the first data of the second line is at 1 + A / N. In frame memory device 3, the first data of the third line is located. Since the first data is at 1 + 2A / N and the first memory of the Nth line is located at 1+ (N-1) A / N in the frame memory device N, the first data of the N + 1th line is frame memory It is located at address 1 + A of device 1. Therefore, if address 1, 1 + A / N, 1 + 2A / N, ..., 1+ (N-1) A / N address are given to each frame memory device at the same time, N Up to the first data of the first line can be read simultaneously. Therefore, from the address generated by the frame memory address generation circuit 40, an address of itself is added to the frame memory element 1, an A / N address is added to the frame memory element 2 using an adder, and 2 A / By adding N addresses and adding (N-1) A / N addresses to the frame memory device N, an N number of data is output at the same time. If the same operation is repeated, all the first A data can be read and all data can be read sequentially.
읽어낸 데이터들은 동시에 데이터가 N개씩 나오므로 이것을 한 개씩 D/A 변환 장치에 전달 할 수 있도록 해야 한다. 이러한 동작을 하는 것이 데이터 분리 회로(41)로 데이터 래치소자와 디코더로 구성되어 있다. 이 회로의 동작은 먼저 프레임 메모리에서 동시에 나온 데이터들을 데이터 래치에 임시로 저장한다. 임시로 저장된 데이터들을 순차적으로 읽어 내기 위해 N배만큼 감소된 펄스의 주파수를 다시 N배만큼 증가시켜 디코더를 통해 데이터 래치에 순차적으로 가해 주면 같은 주기 동안에N개의 데이터를 차례대로 읽어 내 D/A 변환 장치에 전달 할 수 있으며 이런 동작을 되풀이하면 실시간 동영상 아날로그 신호나 디지털 신호를 얻을 수 있다.Since the read data come out of N data at the same time, it should be delivered one by one to D / A converter. This operation is performed by the data separation circuit 41, which is composed of a data latch element and a decoder. The operation of this circuit first stores data simultaneously from the frame memory temporarily in a data latch. In order to read the temporarily stored data sequentially, the frequency of the pulse, which is reduced by N times, is increased by N times again and sequentially applied to the data latch through the decoder.N data is sequentially read out during the same period.D / A conversion It can be delivered to the device and this behavior can be repeated to obtain real-time video analog or digital signals.
본 발명은 화소수가 많은 2차원 X-선 영상센서로부터 얻어진 영상데이터를 낮은 주파수의 A/D변환기 및 저속의 전자의 부품을 사용하고서도 고속의 실시간 동영상 표시가 가능하도록 하므로써 고가의 고속 전자 부품의 사용으로 인한 장치의 가격 상승과 장치의 소비 전력의 증대 및 이 소비 전력 증대에 기인한 많은 열의 발생 그리고 고주파 사용에 따른 고주파 유입등의 단점을 제거하여 보다 해상도가 좋은 동영상을 실시간으로 표시 장치에 표시 할 수 있으며 화소수가 많은 2차원 X-선 영상센서의 데이터를 쉽게 처리할 수 있는 효과가 있다.The present invention enables the use of expensive high-speed electronic components by enabling high-speed real-time video display using low-frequency A / D converters and low-speed electronic components for image data obtained from a two-dimensional X-ray image sensor having a large number of pixels. Due to the high price of the device, the increase of the power consumption of the device, the generation of a lot of heat due to the increase of the power consumption, and the induction of high-frequency inflow due to the use of high-frequency, it is possible to display a higher resolution video on the display device in real time. It is possible to easily process data of 2D X-ray image sensor with many pixels.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960051840A KR100416737B1 (en) | 1996-10-31 | 1996-10-31 | Apparatus and method for processing image data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960051840A KR100416737B1 (en) | 1996-10-31 | 1996-10-31 | Apparatus and method for processing image data |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980031968A KR19980031968A (en) | 1998-07-25 |
KR100416737B1 true KR100416737B1 (en) | 2004-03-24 |
Family
ID=37319101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960051840A KR100416737B1 (en) | 1996-10-31 | 1996-10-31 | Apparatus and method for processing image data |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100416737B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3526019B2 (en) * | 1999-11-30 | 2004-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Image display system, image display device, and image display method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR880014750A (en) * | 1987-05-29 | 1988-12-24 | 강진구 | Data Compression Video Encoder System |
KR950007564A (en) * | 1993-08-31 | 1995-03-21 | 이대원 | Color Video Processing Unit |
JPH07327204A (en) * | 1994-06-02 | 1995-12-12 | Nec Corp | Radar image converter and radar image recording method |
-
1996
- 1996-10-31 KR KR1019960051840A patent/KR100416737B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR880014750A (en) * | 1987-05-29 | 1988-12-24 | 강진구 | Data Compression Video Encoder System |
KR950007564A (en) * | 1993-08-31 | 1995-03-21 | 이대원 | Color Video Processing Unit |
JPH07327204A (en) * | 1994-06-02 | 1995-12-12 | Nec Corp | Radar image converter and radar image recording method |
Also Published As
Publication number | Publication date |
---|---|
KR19980031968A (en) | 1998-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910009109A (en) | Video imaging device | |
KR970014162A (en) | Image pick-up device | |
KR100416737B1 (en) | Apparatus and method for processing image data | |
US5237317A (en) | Image display apparatus | |
JPH05236364A (en) | High-speed photographing device | |
JPH06101844B2 (en) | Image processing device | |
JPS63127680A (en) | Digital scanning conversion system for video signal | |
JPH06311426A (en) | Image processor | |
JPS63189057A (en) | Device for compounding video signal | |
JP3377558B2 (en) | Image reading device | |
JP2731192B2 (en) | Digital scan converter | |
RU2038633C1 (en) | Apparatus for forming videosignal | |
JPH1195741A (en) | Image pickup device | |
JP3854455B2 (en) | Viewfinder device | |
JP4390027B2 (en) | Image signal processing method and processing apparatus | |
KR960036801A (en) | Affine Converter for Color Graphics Parallel Processing | |
JPH1198469A (en) | Image processing unit | |
JPH10191176A (en) | Operation control method for two-dimension image pickup element, image processing method and image pickup device using the method and image processing unit using the image pickup device | |
JP2002314949A (en) | Signal conversion apparatus | |
JPS6243386B2 (en) | ||
JPH03289784A (en) | Interlace/noninterlace conversion circuit | |
JPH07170378A (en) | Image information handling device | |
JPH07327241A (en) | Video display device | |
JPS63167978A (en) | Image processor | |
JPS60146365A (en) | Picture processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E801 | Decision on dismissal of amendment | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20131230 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |