JP2528809B2 - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JP2528809B2
JP2528809B2 JP58168132A JP16813283A JP2528809B2 JP 2528809 B2 JP2528809 B2 JP 2528809B2 JP 58168132 A JP58168132 A JP 58168132A JP 16813283 A JP16813283 A JP 16813283A JP 2528809 B2 JP2528809 B2 JP 2528809B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
internal voltage
transistors
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58168132A
Other languages
Japanese (ja)
Other versions
JPS6061983A (en
Inventor
一男 金谷
邦彦 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58168132A priority Critical patent/JP2528809B2/en
Publication of JPS6061983A publication Critical patent/JPS6061983A/en
Application granted granted Critical
Publication of JP2528809B2 publication Critical patent/JP2528809B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、例えば半導体メモリのセンス回路における
センス出力信号電圧等の振動(リンギング)を防止する
に好適な内部電圧発生回路を有する半導体集積回路に関
する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit having an internal voltage generating circuit suitable for preventing oscillation (ringing) of a sense output signal voltage or the like in a sense circuit of a semiconductor memory, for example. .

〔発明の背景〕[Background of the Invention]

従来のメモリLSIのセンス回路として、第1図に示す
回路が知られている。第1図で15はワード線、16なデイ
ジツト線、17はメモリセル、18は情報保持用の電流源、
19はデイジツト線クランプ用の電流源、20は読み出し用
の電流源である。各デイジツト線にエミツタが接続され
たトランジスタ10のベースには参照電圧が印加されてお
り、これらのトランジスタのコレクタが共通に接続さ
れ、それぞれトランジスタ1,2のエミツタに接続されて
ワイヤードオア接続となつている。また6,7,8,9はそれ
ぞれデイジツト線対の選択用のトランジスタである。こ
の回路によれば、読み出し電流は選択された記憶セルの
情報の状態により、トランジスタ1か、あるいはトラン
ジスタ2のいずれか一方に流れる。従つてセンス出力信
号線3及び4に電位差を生じ、差動アンプ21を介してメ
モリ情報が出力される。従来、この回路ではトランジス
タ1及び2のベースを1つの内部電圧源で共通に駆動す
る方式をとつていた。
A circuit shown in FIG. 1 is known as a sense circuit of a conventional memory LSI. In FIG. 1, 15 is a word line, 16 digit lines, 17 is a memory cell, 18 is a current source for holding information,
Reference numeral 19 is a current source for clamping a digit line, and 20 is a current source for reading. A reference voltage is applied to the base of the transistor 10 in which the emitter is connected to each digit line, the collectors of these transistors are connected in common, and are connected to the emitters of the transistors 1 and 2, respectively, to form a wired OR connection. ing. Reference numerals 6, 7, 8 and 9 are transistors for selecting a pair of digit lines. According to this circuit, the read current flows through either the transistor 1 or the transistor 2 depending on the information state of the selected memory cell. Accordingly, a potential difference is generated on the sense output signal lines 3 and 4, and the memory information is output via the differential amplifier 21. Conventionally, in this circuit, the bases of the transistors 1 and 2 are commonly driven by one internal voltage source.

次にこの方式の欠点を説明する。デイジツト線選択信
号VY1が高電位(High)から低電位(Low)に切換わり、
VY2がLowからHighに切換わるとトランジスタ6及び7か
ら流れていた読み出し電流が切れ、トランジスタ8及び
9から流れるようになる。この時、トランジスタ6,7と
トランジスタ8,9に流れる読み出し電流が第3図の破線
のように切換わるならば問題とならないが、VY2がLowか
らHighに切換わる時、トランジスタ8,9のエミツタの浮
遊容量Csを充電するために第3図の実線で示すようなオ
ーバシユートのある電流となり、その後エミツタフオロ
アのリンギング現象のようにリンギングする。この傾向
はトランジスタの接合容量やベース抵抗、及びエミツタ
抵抗が小さい程、強く現われる傾向にある。従つて高速
・高集積化のためにデバイスが微細化される程、強く現
われる事となる。前述の如く、メモリセルの記憶情報の
センス方式が、読み出し電流をトランジスタ1か、ある
いはトランジスタ2のいずれか一方に流し、センス出力
信号に電位差が生じる事で行なわれる方式なので、例え
ばリンキングをともなつた振動の大きい読み出し電流が
トランジスタ8とトランジスタ10を介してトランジスタ
1に流れると、トランジスタ1のコレクタ電圧であるセ
ンス出力信号線3の電圧が振動する。この時、トランジ
スタ1に流れる電流の振動が原因で、トランジスタ1の
ベース電圧である内部電圧源5の電圧が振動し、共通に
接続されているトランジスタ2のベース電圧をも振動す
る。このため、トランジスタ2の電流が振動し第4図の
実線で示す如く、トランジスタ2のコレクタ電圧であ
る、センス出力信号線4の電圧を振動させる事となる。
つまり、従来回路ではトランジスタ1と2のベースを1
つの内部電圧源5で駆動しているために、トランジスタ
1に流れる電流の振動がトランジスタ2に流れる電流に
振動を誘導する結果となつている。
Next, the drawbacks of this method will be described. The digit line selection signal V Y1 switches from high potential (High) to low potential (Low),
When V Y2 is switched from Low to High, the read current flowing from the transistors 6 and 7 is cut off, and the read current flows from the transistors 8 and 9. At this time, it does not matter if the read currents flowing through the transistors 6 and 7 and the transistors 8 and 9 are switched as shown by the broken line in FIG. 3, but when V Y2 is switched from Low to High, In order to charge the stray capacitance Cs of the emitter, a current with an overshoot as shown by the solid line in FIG. 3 is generated, and thereafter, ringing occurs like the ringing phenomenon of the emitter follower. This tendency tends to be more pronounced as the junction capacitance, base resistance, and emitter resistance of the transistor become smaller. Therefore, the more the device is miniaturized for high speed and high integration, the more strongly it appears. As described above, the stored information in the memory cell is sensed by applying a read current to either the transistor 1 or the transistor 2 and causing a potential difference in the sense output signal. When a read current with large oscillation flows through the transistor 1 through the transistor 8 and the transistor 10, the voltage of the sense output signal line 3 which is the collector voltage of the transistor 1 oscillates. At this time, due to the oscillation of the current flowing through the transistor 1, the voltage of the internal voltage source 5, which is the base voltage of the transistor 1, oscillates, and the base voltage of the commonly connected transistors 2 also oscillates. Therefore, the current of the transistor 2 oscillates, and as shown by the solid line in FIG. 4, the voltage of the sense output signal line 4, which is the collector voltage of the transistor 2, oscillates.
That is, in the conventional circuit, the bases of the transistors 1 and 2 are set to 1
Since the two internal voltage sources 5 are used for driving, the vibration of the current flowing through the transistor 1 induces the vibration of the current flowing through the transistor 2.

以上、従来回路の問題点をメモリのセンス回路で説明
したが、上記問題点はメモリのセンス回路に限らず、同
一の回路形式をもつ半導体集積回路についても同じこと
がいえる。
The problem of the conventional circuit has been described above with respect to the memory sense circuit. However, the above problem is not limited to the memory sense circuit, and the same applies to semiconductor integrated circuits having the same circuit format.

〔発明の目的〕[Object of the Invention]

本発明の目的は、ベース電圧を1つの内部電圧源で共
通に駆動されている複数のトランジスタの電流を、各々
のトランジスタのコレクタに接続された負荷での電位変
化で検出する半導体集積回路において、一方のトランジ
スタに流れる電流の振動が、その他のトランジスタに流
れる電流に振動を誘導してしまうのを防止し動作のより
安定な半導体集積回路を提供することにある。
An object of the present invention is to provide a semiconductor integrated circuit which detects a current of a plurality of transistors whose base voltage is commonly driven by one internal voltage source, by detecting a potential change in a load connected to a collector of each transistor. An object of the present invention is to provide a semiconductor integrated circuit which is more stable in operation by preventing the vibration of the current flowing in one transistor from inducing the vibration in the current flowing in the other transistor.

〔発明の概要〕[Outline of Invention]

従来回路で生じたリンキングの原因は、1つの内部電
圧源で複数のトランジスタのベースを駆動しているの
で、一方のトランジスタに流れる電流の振動により、内
部電圧源の電圧が振動せられ、本来振動すべきはずでな
い、その他のトランジスタの電流を振動させることにあ
る。従つて、この解決策としては、複数のトランジスタ
のベースを、それぞれ別々の内部電圧源で駆動し、振動
の誘導を防止すればよい。
The cause of the linking that occurs in the conventional circuit is that one internal voltage source drives the bases of multiple transistors. Therefore, the oscillation of the current flowing in one transistor causes the voltage of the internal voltage source to oscillate, and It should be to oscillate the current of the other transistor, which should not be done. Therefore, as a solution to this problem, the bases of the plurality of transistors may be driven by different internal voltage sources to prevent the induction of vibration.

〔発明の実施例〕Example of Invention

以下、本発明の一実施例としてメモリのセンス回路へ
の適用例を第2図により説明する。
An example of application to a sense circuit of a memory will be described below as an embodiment of the present invention with reference to FIG.

トランジスタ1及び2、センス出力信号線3及び4と
差動アンプ、さらに、読み出し電流切換え用トランジス
タ6〜10の構成は全て従来回路の構成と同一である。内
部電圧源5と11は本発明の特徴を成す分離した内部電圧
源である。内部電圧源5はトランジスタ1のベースのみ
に接続し、内部電圧源11はトランジスタ2のベースのみ
に接続している。なお、内部電圧源5と11は同一の特性
を有する電圧源である事が回路設計上好ましい。
The configurations of the transistors 1 and 2, the sense output signal lines 3 and 4, the differential amplifier, and the read current switching transistors 6 to 10 are all the same as those of the conventional circuit. Internal voltage sources 5 and 11 are separate internal voltage sources that are a feature of the present invention. The internal voltage source 5 is connected only to the base of the transistor 1, and the internal voltage source 11 is connected only to the base of the transistor 2. The internal voltage sources 5 and 11 are preferably voltage sources having the same characteristics in terms of circuit design.

この回路のセンス方法は従来回路の場合と全く同じで
あるので説明を省き、本発明の特長である、内部電圧源
を分離した効果を以下に述べる。
Since the sensing method of this circuit is exactly the same as that of the conventional circuit, description thereof is omitted, and the effect of separating the internal voltage source, which is a feature of the present invention, will be described below.

本実施例によればトランジスタ1に例えば第3図の実
線で示すような振動(リンギング)の大きい電流が流
れ、トランジスタ1のベース電圧を振動させる事になつ
た場合でも、トランジスタ1と2のベースが従来のよう
に接続されておらず、分離しているのでトランジスタ2
のベース電圧は振動しない。このため、トランジスタ2
の電流は振動せず、トランジスタ2のコレクタ電圧は第
4図の一点鎖線で示すように振動が生じない。以上のよ
うに、本実施例によれば、センス出力信号が低電位から
高電位に切換わる時に生じる電圧振動(リンギング)を
生じなくする効果がある。
According to the present embodiment, even if a large oscillation (ringing) current flows through the transistor 1 as shown by the solid line in FIG. 3 and the base voltage of the transistor 1 is oscillated, the bases of the transistors 1 and 2 are also oscillated. Is not connected as in the past, but is separated, so transistor 2
The base voltage of does not oscillate. Therefore, the transistor 2
Current does not oscillate, and the collector voltage of the transistor 2 does not oscillate as shown by the alternate long and short dash line in FIG. As described above, according to the present embodiment, there is an effect that the voltage oscillation (ringing) that occurs when the sense output signal switches from the low potential to the high potential does not occur.

〔発明の効果〕〔The invention's effect〕

本発明によれば、センス出力信号が低電位から高電位
に切換わる時に生じる電圧振動(リンギング)を防止で
きるので、センス出力信号を入力とする差動アンプの動
作安定化に効果がある。
According to the present invention, it is possible to prevent voltage oscillation (ringing) that occurs when the sense output signal switches from the low potential to the high potential, which is effective in stabilizing the operation of the differential amplifier that receives the sense output signal.

以上メモリのセンス回路に適用した例について述べて
きたが、本発明の効果は同一の回路型式を有する半導体
集積回路でも期待出来ることは言うまでもない。
The example applied to the sense circuit of the memory has been described above, but it goes without saying that the effects of the present invention can be expected even in a semiconductor integrated circuit having the same circuit type.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来のセンス回路、第2図は本発明の実施例を
示すセンス回路、第3図及び第4図は従来回路の問題点
と本発明の効果を説明する動作説明図である。 5,11……内部電圧発生回路。
FIG. 1 is a conventional sense circuit, FIG. 2 is a sense circuit showing an embodiment of the present invention, and FIGS. 3 and 4 are operation explanatory views for explaining problems of the conventional circuit and effects of the present invention. 5,11 …… Internal voltage generation circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のメモリセルと、 上記複数のメモリセルが接続される一対のデイジット線
と、 そのエミッタ電極に上記一対のデイジット線の一方が接
続された第1のトランジスタと、 そのエミッタ電極に上記一対のデイジット線の他方が接
続された第2のトランジスタと、 そのコレクタ電極に第1の抵抗が接続され、そのエミッ
タ電極に上記第1のトランジスタのコレクタ電極が接続
された第3のトランジスタと、 そのコレクタ電極に第2の抵抗が接続され、そのエミッ
タ電極に上記第2のトランジスタのコレクタ電極が接続
された第4のトランジスタと、 上記第1及び第2の抵抗による電位変化を検出する差動
アンプと、 上記第3のトランジスタにベース電位を供給する第1の
内部電圧源回路と、 上記第4のトランジスタにベース電位を供給する上記第
1の内部電圧源回路とは異なる第2の内部電圧源回路と
を有することを特徴とする半導体集積回路。
1. A plurality of memory cells, a pair of digit lines to which the plurality of memory cells are connected, a first transistor whose emitter electrode is connected to one of the pair of digit lines, and an emitter electrode thereof. A second transistor connected to the other of the pair of digit lines, a third resistor connected to the collector electrode of the first resistor, and an emitter electrode connected to the collector electrode of the first transistor. And a fourth transistor whose collector electrode is connected to a second resistor and whose emitter electrode is connected to the collector electrode of the second transistor, and which detects a potential change due to the first and second resistors. A differential amplifier, a first internal voltage source circuit that supplies a base potential to the third transistor, and a base to the fourth transistor. The semiconductor integrated circuit and having a second internal voltage supply circuit different from the first internal voltage supply circuit for supplying position.
JP58168132A 1983-09-14 1983-09-14 Semiconductor integrated circuit Expired - Lifetime JP2528809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58168132A JP2528809B2 (en) 1983-09-14 1983-09-14 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58168132A JP2528809B2 (en) 1983-09-14 1983-09-14 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPS6061983A JPS6061983A (en) 1985-04-09
JP2528809B2 true JP2528809B2 (en) 1996-08-28

Family

ID=15862423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58168132A Expired - Lifetime JP2528809B2 (en) 1983-09-14 1983-09-14 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2528809B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634186A (en) * 1979-08-29 1981-04-06 Hitachi Ltd Bipolar memory circuit
JPS56127998U (en) * 1980-02-25 1981-09-29

Also Published As

Publication number Publication date
JPS6061983A (en) 1985-04-09

Similar Documents

Publication Publication Date Title
KR960014972A (en) Write driver circuit
JPH0316717B2 (en)
JPS5856286B2 (en) output buffer circuit
JPH0473806B2 (en)
US4464735A (en) Semiconductor memory
JP2528809B2 (en) Semiconductor integrated circuit
US4439842A (en) Bipolar transistor read only or read-write store with low impedance sense amplifier
JP3613595B2 (en) Magnetic head drive circuit
KR920007353A (en) Phase detector
JPH0152834B2 (en)
JP2586601B2 (en) Current mirror circuit
JPS60107794A (en) Current switching circuit
JPH0158757B2 (en)
JP2724134B2 (en) Sample and hold circuit
JPH0158696B2 (en)
JP2585285B2 (en) Sample hold circuit
JP3022567B2 (en) Semiconductor storage device
JPH0563067B2 (en)
JPS63244391A (en) Semiconductor memory device
JPS6330719B2 (en)
SU723681A1 (en) Shaper of pulses of storage elements selection
SU1580441A1 (en) Reading amplifier
JPS6223394B2 (en)
JPS6278798A (en) Storage device
JPH0352193A (en) Semiconductor device and semiconductor memory