SU1580441A1 - Reading amplifier - Google Patents
Reading amplifier Download PDFInfo
- Publication number
- SU1580441A1 SU1580441A1 SU884619826A SU4619826A SU1580441A1 SU 1580441 A1 SU1580441 A1 SU 1580441A1 SU 884619826 A SU884619826 A SU 884619826A SU 4619826 A SU4619826 A SU 4619826A SU 1580441 A1 SU1580441 A1 SU 1580441A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- amplifier
- elements
- emitters
- current
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
Изобретение относитс к микроэлектронике и может быть использовано при создании интегральных схем. Цель изобретени - повышение быстродействи . Поставленна цель осуществл етс за счет уменьшени емкости в самыхнапр женных узлах усилител , к которым подключены коллекторы транзисторов источников тока, и уменьшени логического перепада на его выходе. 1 ил.The invention relates to microelectronics and can be used to create integrated circuits. The purpose of the invention is to increase speed. This goal is accomplished by reducing the capacitance in the most stressed amplifier nodes to which the collectors of the current source transistors are connected, and reducing the logical difference at its output. 1 il.
Description
Изобретение относитс к микроэлектронике и может быть использовано при создании интегральных микросхем .The invention relates to microelectronics and can be used to create integrated circuits.
Цель изобретени - повышение быстродействи усилител .The purpose of the invention is to increase the speed of the amplifier.
На чертеже представлена принципиальна схема усилител .The drawing shows a circuit diagram of an amplifier.
Усилитель содержит первый и второй эмиттерные повторители на транзисторах 1 и 2 и первом 3 и втором 4 токозадающих элементах на резисторах , первый и второй генераторы тока на транзисторах 5 и 6 со стабилизирующим элементом 7 на резисторе, дифференциальный каскад на транзисторах 8, 9 и первом 10 и втором 11 нагрузочных элементах на резисторах, первый 12 и второй 13 ограничительные элементы на транзисторах и третий ограничительный элемент 14 на резисторе , первый 15 и второй 16 информационные входы усилител , первый 17, второй 18, тпетий 19 и четвертый 20 информационные впходы усилител , шину 21 питани и шину 22 нулевого потенциала усилител .The amplifier contains the first and second emitter followers on transistors 1 and 2 and the first 3 and second 4 current supply elements on resistors, the first and second current generators on transistors 5 and 6 with a stabilizing element 7 on a resistor, the differential cascade on transistors 8, 9 and first 10 and the second 11 load elements on resistors, the first 12 and second 13 limiting elements on transistors and the third limiting element 14 on the resistor, the first 15 and second 16 information inputs of the amplifier, the first 17, the second 18, the steppe 19 and the fourth 2 0 information inputs of the amplifier, power bus 21 and bus 22 of the zero potential of the amplifier.
Усилитель работает следующим образом.The amplifier works as follows.
Когда на входе 15 логическа 1, а на входе 16 логический О, ток в обоих плечах усилител определ етс источником тока на элементах 1, 5 и элементе 3. В этом случае на выходе 17 логическа 1, а так как элемент 11 тоже включен, то на выходеWhen the input 15 is logical 1 and the input 16 is logical O, the current in both arms of the amplifier is determined by the current source on elements 1, 5 and element 3. In this case, the output 17 is logical 1, and since element 11 is also turned on, at the exit
19будет логический О из-за протекани тока через элемент 10. На выходе 18 логический О, а на выходе19 will be a logical O due to the flow of current through the element 10. At the output 18 logical O, and the output
20логическа 1, так как элемент 9 выключен. При смене входных воздействий состо ни на выходах мен ютс на противопопожные. Отношение номиналов элементов 13 и 7 выбираютс такими, чтобы на элементе 13 падение напр жени было меньше логического перепада на входе, тем самым уменьшаетс на эту же самую вeличинv лоё20 logical 1, because element 9 is turned off. When the input influences change, the conditions at the outputs change to prohibitive. The ratio of the ratings of the elements 13 and 7 are chosen so that on the element 13 the voltage drop is less than the logical difference at the input, thereby decreasing by the same value
гический перепад на выходе за счет Повышени уровн логического О эмиттерами элементов 12 и 13. Дл нормальной работы усилител необходимым вл етс равенство номиналов элементов 3 и 4. Элемент 7 необходим дл задани тока в эмиттере элементов 11 и 9, достаточного дл их работы на элементы 10 и 11, служит дл задани тока в элемент 13, а также дл рассасывани избыточного тока без элементов 5 и 6 при переключе- нии.Gain differential at the output due to Boost logic level About emitters of elements 12 and 13. For normal operation of an amplifier, it is necessary that the ratings of elements 3 and 4 be equal. Element 7 is necessary to set the current in the emitter of elements 11 and 9 sufficient for them to work at elements 10 and 11, serves to set the current to the element 13, as well as to dissolve the excess current without elements 5 and 6 when switching.
В зависимости от конкретного применени усилител выходной сигнал снимаетс либо с выходов 17 и 18, либо с выходов 19 и 20 „ Уровень логической 1 на выходах 17 и 18 равен сумме падений напр жений на база эмиттер ных переходах транзисторов 5 и 11 или-6 и 9 соответственно, уровень логического О меньше на величину падени напр жени на элементе 14, которое с целью повышени быстродействи выбираетс очень малым , минимально необходимым дл срабатывани (с небольшим запасом) элементам 11 и 9. Уровень логической 1 на выходах 19 и 20 меньше напр жени питани на величину падени напр жени на элементе 14, котора очень мала, а уровень логического 0м меньше уровн логической 1 на величину падени напр жени на элементах 10 и 11 соответственно.Depending on the specific application of the amplifier, the output signal is removed either from outputs 17 and 18, or from outputs 19 and 20. The logic level 1 at outputs 17 and 18 is equal to the sum of the voltage drops on the base of emitter junctions of transistors 5 and 11 or-6 and 9 accordingly, the level of logic O is less by the amount of voltage drop on element 14, which, in order to increase speed, is chosen to be very small, minimum required for operation (with a small margin) of elements 11 and 9. Logical level 1 at outputs 19 and 20 is less than the supply voltageby the amount of voltage drop on element 14, which is very small, and the logic level 0m is less than logic level 1 by the amount of voltage drop on elements 10 and 11, respectively.
Дополнительное повышение быстродействи получаетс за счет того, что, по сравнению с известным усилителем , в узлах, где подключены выходы 17 и 18, уменьшена емкость за счет исключени емкости эмиттеров ограничивающих транзисторов, которые теперь подключены к эмиттерам элементов 1 и 2 и значительно быстрей, чем в известном усилителе, переключаютс в состо ние логической так как этот процесс не замедл ют элементы 3 и 4 соответственно.A further increase in speed is obtained due to the fact that, compared to a known amplifier, the nodes where outputs 17 and 18 are connected have reduced capacity by eliminating the capacity of emitters of limiting transistors, which are now connected to emitters of elements 1 and 2, and are much faster than in a known amplifier, they switch to the logical state, since this process is not slowed down by elements 3 and 4, respectively.
Уменьшение выходного перепада за счет внутреннего встроенного источника опорного напр жени в цепи эмиттеров элементов 1 и 2 и уменьшение за счет этого емкости в самых напр женных узлах позвол ет существенно повысить быстродействие усилител считывани .The decrease in the output differential due to the internal embedded source of the reference voltage in the emitter circuit of elements 1 and 2, and the decrease in capacitance at the most stressed nodes due to this, significantly improves the performance of the read amplifier.
5five
5five
00
5five
00
5five
5050
5five
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884619826A SU1580441A1 (en) | 1988-12-13 | 1988-12-13 | Reading amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884619826A SU1580441A1 (en) | 1988-12-13 | 1988-12-13 | Reading amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1580441A1 true SU1580441A1 (en) | 1990-07-23 |
Family
ID=21414961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884619826A SU1580441A1 (en) | 1988-12-13 | 1988-12-13 | Reading amplifier |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1580441A1 (en) |
-
1988
- 1988-12-13 SU SU884619826A patent/SU1580441A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1280450, кп. G 11 С 7/00, 1985. Авторское свидетельство СССР S 1368919, кл. G 11 С 7/00, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH057931B2 (en) | ||
KR900008799B1 (en) | Bimos logic circuitry | |
JPS6162321A (en) | Battery energy saving circuit | |
US5453680A (en) | Charge pump circuit and method | |
SU1580441A1 (en) | Reading amplifier | |
JPS60118A (en) | Ttl output stage | |
JP2760017B2 (en) | Logic circuit | |
US4435656A (en) | Phase inverter circuit | |
JPS5928296B2 (en) | current switch logic circuit | |
JPH038126B2 (en) | ||
JPS6331214A (en) | Variable delay circuit | |
JPH02177724A (en) | Output buffer circuit | |
KR940006621B1 (en) | Semiconductor integrated circuit with ecl circuit | |
US4613774A (en) | Unitary multiplexer-decoder circuit | |
JP2808783B2 (en) | Current switching type differential logic circuit | |
SU1658209A1 (en) | Reading amplifier | |
JP2614621B2 (en) | Logic output circuit | |
SU1492381A1 (en) | Level converter for read amplifier | |
SU1012764A1 (en) | Input stage of ttl circuit | |
SU1448402A1 (en) | Comparator | |
SU683024A1 (en) | Stabilized logical gate | |
SU970651A1 (en) | Flip-flop | |
SU1320896A1 (en) | Micropower inverter | |
JP3327938B2 (en) | Semiconductor integrated circuit | |
JPS60117910A (en) | Comparator |