JP2524649C

JP2524649C -

Info

Publication number: JP2524649C
Authority: JP
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Publication date: 1998-03-11

Description

【発明の詳細な説明】〔概要〕半導体ＩＣのチップ部とその周囲に配設されるリードフレームとをワイヤボンディングあるいはテープキャリアボンディング等のボンディング方法により接続
する際の半導体ＩＣの接続方法に関し、チップとリードフレームとを正確に短時間で自動的に接続することを目的とし
、半導体ＩＣのチップ部と当該チップ部の周囲に設けられるパッケージのリード
フレームとを接続するための接続情報を処理装置において生成し、当該生成され
た接続情報に基づき、接続装置を用いて実際に前記チップ部と前記リードフレー
ムとを接続する半導体ＩＣの自動接続方法であって、前記処理装置において、前
記チップ部と前記リードフレームとの配置関係を示す図形パターン情報に基づい
て前記チップ部と前記リードフレームとを仮接続する仮接続工程と、前記処理装
置において、前記チップ部と前記リードフレームとを接続する際の接続ルールに
基づいて、前記仮接続工程において仮接続後の前記チップ部と前記リードフレー
ムとの接続関係を検証する検証工程と、前記処理装置において、前記接続関係が
前記接続ルールに合致していないとき、前記チップ部と前記リードフレームとの
仮接続を修正して接続情報を生成する生成工程と、前記接続装置において、前記
生成された接続情報に基づいて実際に前記チップ部と前記リードフレームとを接
続する接続工程と、を備え、前記接続ルールには、前記チップ部と前記リードフ
レームとを接続するためのワイヤの、当該接続時における前記チップ部への入射
角と、前記ワイヤ同士の交叉に関する接続ルールが少なくとも含まれて構成され
る。〔産業上の利用分野〕本発明は、半導体ＩＣのチップ部とパッケージピン、すなわち、チップの周囲
に配設された多数のパッドとチップの前記パッドに対応して設けられるリードフ
レームとをＣＡＤ（ＣｏｍｐｕｔｅｒＡｉｄｅｄＤｅｓｉｇｎ：コンピュー
タによる設計自動化システム）又はＡＤ（ＡｕｔｏｍａｔｅｄＤｅｓｉｇｎ：
自動設計）等により自動的に接続する接続方法に関する。半導体ＩＣチップはパッケージに固定され、パッケージのリードとチップの電
極はボンディングによって接続され、次いでチップはモールドされ仕上げ処理が
される。前記ボンディング工程は、主にワイヤボンディング法により行なわれるが、こ
の際パッドとリードフレームとはできるだけ近い距離に存在するもの同士を接続
することあるいは接続ワイヤが互いに交叉しないことが望まれる。また、近年の
ＬＳＩの高集積化に伴い、チップ内部の高密度化と共にパッケージピン数も数百
本というように増大し、チップとパッケージピン間を接続する作業を正確に素早
く行なうことが要求されている。〔従来の技術〕従来のパッケージとチップのパッドとの接続は、図面上にチップとパッケージ
のピン情報を記載し、経験的に得られた接続ルールに従ってパッドとリードフレ
ーム間の接続情報を手動で得るようにしていた。〔発明が解決しようとする課題〕ところが、ＬＳＩチップの高密度化とパッケージピン数の増大により、接続情
報の図面への記入に多大な時間がかかり、かつその接続情報が図面上で複雑であ
るため、各ワイヤに対応する図面上の接続線が接続ルールに従っているか否かの
チッェックも容易ではなくなった。したがって、ＬＳＩ製作後の試験で接続ミス
が発見され、再びＬＳＩ製作をやり直さなければならないということがしばしば
生じている。本発明は、かかる点に鑑み、チップとパッケージのピン情報をデータベース化
し、更にチップとピン間の接続ルールをもデータベース化することにより、プロ
グラムによりそのデータベースを参照しながらチップとパッケージ間の接続を自
動的に行うことにより、ルールに基づいた正確な接続情報を素早く自動生成する
ことを目的とする。〔課題を解決するための手段〕第１図は、本発明の原理説明図である。第１図に示すように、本発明は、半導体ＩＣのチップ部と当該チップ部の周囲
に設けられるパッケージのリードフレームとを接続するための接続情報を処理装置３において生成し、当該生成された接続情報に基づき、接続装置を用いて実際
に前記チップ部と前記リードフレームとを接続する半導体ＩＣの自動接続方法で
あって、前記処理装置３において、前記チップ部と前記リードフレームとの配置
関係を示す図形パターン情報を記録した図形パターンファイル１内の当該図形パ
ターン情報に基づいて前記チップ部と前記リードフレームとを仮接続する仮接続
工程と、前記処理装置３において、前記チップ部と前記リードフレームとを接続
する際の接続ルールを記録した接続ルールファイル２内の当該接続ルールに基づ
いて、前記仮接続工程において仮接続後の前記チップ部と前記リードフレームと
の接続関係を検証する検証工程と、前記処理装置３において、前記接続関係が前
記接続ルールに合致していないとき、前記チップ部と前記リードフレームとの仮
接続を修正して前記接続情報を生成する生成工程と、前記接続装置において、前
記生成された接続情報に基づいて実際に前記チップ部と前記リードフレームとを
接続する接続工程と、を備え、前記接続ルールには、前記チップ部と前記リード
フレームとを接続するためのワイヤの、当該接続時における前記チップ部への入
射角と、前記ワイヤ同士の交叉に関する接続ルールが少なくとも含まれて構成さ
れる。〔作用〕本発明の自動接続方法によれば、処理装置３における仮接続工程において、図
形パターン情報に基づいてチップ部とリードフレームとを仮接続する。次に、処理装置３における検証工程において、仮接続工程において仮接続後の
チップ部とリードフレームとの接続関係を接続ルールに基づいて検証する。この
とき、当該接続ルールには、接続時におけるワイヤのチップ部への入射角と、ワ
イヤ同士の交叉に関する接続ルールが少なくとも含まれている。そして、処理装置３における生成工程において、接続関係が接続ルールに合致
していないとき、チップ部とリードフレームとの仮接続を修正して接続情報を生
成する。最後に、接続装置における接続工程において、生成された接続情報に基づいて
実際にチップ部とリードフレームとを接続する。よって、接続ルールに合致する接続関係に対応する接続情報を直接的に生成し
て接続を実行するので、チップ部とリードフレームとの接続処理を迅速に行うこ
とができる。また、当該接続ルール内に、接続時におけるワイヤのチップ部への入射角とワ
イヤ同士の交叉に関する接続ルールが含まれているので、ワイヤ同士の電気的短
絡等を防止しつつ正確にチップ部とリードフレームとを接続することができる。〔実施例〕以下図面を参照して本発明の一実施例について説明する。第２図において、符号１０はパッケージを示し、このパッケージ１０上の中央
部分にはチップ部１１が固定されている。このチップ部１１の周辺近傍には所定
間隔でパッド１２、１２…１２が配設され、一方前記チップ部１１の周辺に沿っ
てリードフレーム１３、１３…１３が配設されている。前記多数のパッド１２と
これに対応して設けられた多数のリードフレーム１３間にワイヤーボンディング
法によってワイヤＷが接続されている。これら多数のワイヤＷはボンディング装
置によって以下に示すような方法で得られたワイヤの接続情報に基づいて接続さ
れる。第３図は本発明の一実施例であるワイヤーボンディング方法のフローチャート
を示したものである。このフローチャートは、ＣＡＤあるいはＡＤ等の処理装置
３における動作を示したものであり、前記処理装置３内には、チップ１１とパッ
ケージ１０のリードフレーム１３の配置関係を示した図形パターンファイル１が
収納されると共に、前記ワイヤＷを接続するときの接続ルールが記録された接続
ルールファイル２が予め収納されている。前記処理装置３内には、第３図に示すようなボンディングワイヤ情報の自動生
成プログラムが記録されている。まず処理装置３の初期設定が行なわれる（ステップＳ１）。この初期設定にお
いては使用するメモリ領域の初期設定あるいは使用するテーブル領域の初期設定
が行なわれる。一般に、ＣＡＤ等においては前記図形パターンファイル１に記録
されている情報はＣＲＴ上に表示され、オペレータはＣＲＴの画面を見ながらワイヤＷを配線していく。ボンディングワイヤＷの接続処理においては（ステップ
Ｓ２）、まず第４図に示すようにチップ部１１の各片の両端のパッドとリードフ
レーム等を接続する。すなわち、チップ部１１の上辺の両端部分のパッド１２ａ
、１２ａと、これに対応するリードフレーム１３ａ、１３ａを接続する。次いでこれと共に残りの各辺の両端部分のパッド１２ｂ、１２ｂと１３ｂ、１
３ｂ、パッド１２ｃ、１２ｃとリードフレーム１３ｃ、１３ｃおよびパッド１２
ｄ、１２ｄとリードフレーム１３ｄ、１３ｄとをそれぞれ接続する。次いで、チ
ップ部１１の中心部Ｏからコーナーに存在するコーナーリードフレーム１３ａ、
１３ｂ、１３ｃ、１３ｄを除く各リードフレームに直線１、１…１を引き、各リ
ードフレーム１３に対応する直線１に最も近いパッド１２を対象としてパッド１
２とリードフレーム１３間を接続していく。このようにして各ワイヤＷの接続が終了したならば、接続内容を接続ルールに
従ってチェックしていく（ステップＳ３）。前記接続ルールにはワイヤＷの配線
状態におけるルールと電気的ルールの２つのルールがある。ワイヤの配置に関す
る接続ルールとしては、ワイヤのチップ部への入射角（ワイヤとチップ部が交わ
るところの鋭角側をいう）、ワイヤ同士の交叉、ワイヤ長、ワイヤとリードフレ
ーム間の距離、ワイヤのチップを横切る距離及びワイヤのリードフレームを横切
る距離等の項目が挙げられる。また電気的ルールとしてはパッケージとチップ間
の接続部分の電位が所定電位を有しているかということが挙げられる。次にワイヤの接続ルールについて詳細に説明する。第５図は、ワイヤＷのチップ部１１ａの入射角を示したものであり、ここで入
射角とはワイヤＷとチップ部１１のチップ枠１１ａとが交わるところの鋭角側を
いう。各ワイヤＷについてはＡ、Ｂ、Ｃ、Ｄ、Ｅが入射角となる。この入射角は
経験則上４０°よりも大きいことが望ましく、第５図の状態においては入射角Ａ
ＢＣが４０°よりも大きくなっており、入射角Ｄ及びＥが４０°よりも小さくな
っており、２つのワイヤＷが適切に配線されていないこととなる。第６図はワイヤＷ同士が交叉して接触している状態を示し、ワイヤＷが、他の
ワイヤＷ上を横切らないように、配線することが必要である。第６図に示すよう
にワイヤ同士が交叉する場合には、パッド１２及びリードフレーム１３の配置を変化させる必要がある。尚このルールは同一リードフレーム１３に複数のワイヤ
Ｗを配線する場合には適用しないこととする。ワイヤを互いに交叉させないというチェック項目に対する第６図の各ワイヤの
判定を表１に示す。【表１】第７図は、ワイヤとリードフレームの距離のチェック項目を示す接続ルール説
明図であり、一般には、ワイヤＷが他の同一平面上のリードフレーム１３から少
なくとも１００ミクロン以上離れているようにパッド１２を配置する。尚、２段
ＰＫＧの場合下の段の場合のリードフレームから５０ミクロン離れていることが
必要である。このチェック項目に関し、パッケージがプラスチックの場合にはそ
の距離が１００ミクロン以上必要であり、セラミックの場合には１段目は１００
ミクロン以上、２段目は５０ミクロン以上必要とされる。第７図においてワイヤ
Ｗ１と隣接するリードフレーム１３との距離Ｌ₁は１２０ミクロンでありワイヤ
Ｗ２と隣接するリードフレーム１３との距離Ｌ₂は９０ミクロンであり、更にワ
イヤＷ３と隣接するリードフレーム１３との距離Ｌ₁₃は１８０ミクロンである。
従ってその判定結果は表２に示すようになる。【表２】第８図はワイヤの長さに関する接続ルール説明図であり、セラミックワイヤの
場合に、最大ワイヤ長が３mm以下になるように各パッド１２を配置する。この場
合超音波ＡＬワイヤ逆ボンディングの場合はその長さを２．５mm以下とする。ま
たワイヤピッチ１７０ミクロン以上のＡＬ順ボンドは３．５mm以下とする。更に
段差Ｈが２５０ミクロン以上ある場合はＡＬ逆ボンドも３mm以下とする。またプ
ラスチックワイヤの場合において、ＡＵワイヤ３０μφ及び３８μφの場合には
そのワイヤ長を１．３〜３mmとし、ＡＵワイヤ２２μφの場合にはそのワイヤ長
を１．３〜２．５mmとし、ＰＫＧの場合にはそのワイヤ長を１．３〜４mmの範囲
とする。これら各長さは過去の経験則上定まったものである。第８図においてはワイヤＷ１乃至Ｗ６までの各長さが示されており、以下に示
す表３には各ワイヤの種類とそのワイヤ長の判定結果が示されている。【表３】第９図は各ワイヤがチップ部１１及びリードフレームを横断する長さに関する
接続ルールを示したものであり、ワイヤがセラミックからなる場合にα‐Ｃｏａ
ｔ品種の時にはチップ部１１を横切る長さＬ₁は５００ミクロン以下であること
が必要であり、またワイヤの材質がプラスチックの場合においてその長さが２mm
〜３mmの時にはチップ部１１を横切る長さＬ１は５００ミクロン以下であること
が必要であり、リードフレームを横切る長さＬ２は４００ミクロン以上であるこ
とが必要である。またワイヤの長さＬが１．３mm〜２mmの範囲内の時にはチップ
部１１を横切るワイヤの長さＬ１は３００ミクロン以下であることが必要であり
、その時リードフレームを横切る長さＬ２は２００ミクロン以下であることが必
要である。又ＰＫＧを使用する時にはチップ部１１を横切る長さには制限はない
が、リードフレーム１３を横切る長さＬ２は４００ミクロン以上であることが必
要である。第９図の各ワイヤの接続ルールに対する判定結果とワイヤの種類が表
４に示される。【表４】前述したような各接続ルールに従って接続内容をチェックし（ステップＳ３）
、各項目ごと接続ルールに合致しているかどうかをチッェクし（ステップＳ４）
、全ての項目が接続ルールに合致している場合にはワイヤの配線作業を終了し、
もし１つでもチェック項目に合致していない場合には配線修正を行い（ステップ
Ｓ５）、配線修正をしたならば再びステップＳ３に戻る。このようにＣＡＤ或いはＡＤ等を使用してワイヤボンディングのための接続情
報を得、この接続情報に基づいてワイヤーボンディング装置を作動せしめ実際に
半導体チップのパッドとリードフレームと接続する。〔発明の効果〕以上説明したように、本発明によれば、仮接続工程において仮接続後のチップ部とリードフレームとの接続関係を、ワイヤのチップ部への入射角と、ワイヤ同
士の交叉に関する接続ルールを含む接続ルールに基づいて検証し、接続関係が接
続ルールに合致していないとき、チップ部とリードフレームとの仮接続を修正し
て接続情報を生成し、当該接続情報に基づいて実際の接続処理を実行するので、
接続ルールに合致する接続関係に対応する接続情報を直接的に生成して接続を実
行することができ、チップ部とリードフレームとの接続処理を迅速に行うことが
できる。また、当該接続ルール内に、接続時におけるワイヤのチップ部への入射角とワ
イヤ同士の交叉に関する接続ルールが含まれているので、ワイヤ同士の電気的短
絡等を防止しつつ正確にチップ部とリードフレームとを接続することができる。従って、チップ部とリードフレームとを短時間で正確に接続することができる
。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a semiconductor IC connection method for connecting a chip portion of a semiconductor IC and a lead frame disposed therearound by a bonding method such as wire bonding or tape carrier bonding. The connection information for connecting the chip part of the semiconductor IC and the lead frame of the package provided around the chip part is intended to be automatically and accurately connected in a short time with the lead frame of the semiconductor IC. A method of automatically connecting a semiconductor IC that generates and actually connects the chip unit and the lead frame using a connection device based on the generated connection information. The chip portion and the lead frame are based on graphic pattern information indicating an arrangement relationship with the lead frame. A temporary connection step of temporarily connecting the chip portion and the lead in the processing device, based on a connection rule for connecting the chip portion and the lead frame. A verification step of verifying a connection relationship with a frame, wherein, in the processing device, when the connection relationship does not match the connection rule, a temporary connection between the chip unit and the lead frame is corrected to generate connection information. And a connecting step of actually connecting the chip unit and the lead frame based on the generated connection information in the connection device, wherein the connection rule includes the chip unit and the lead unit. The angle of incidence of the wire for connecting the lead frame to the chip portion at the time of the connection and the connection rule regarding the intersection of the wires are Constructed it included even without. [Industrial Application Field] The present invention relates to a method of forming a chip portion and a package pin of a semiconductor IC, that is, a plurality of pads arranged around a chip and a lead frame provided corresponding to the pad of the chip by CAD ( Computer Aided Design: Design Automation System by Computer or AD (Automated Design:
(Automatic design) and the like. The semiconductor IC chip is fixed to the package, the leads of the package and the electrodes of the chip are connected by bonding, and then the chip is molded and finished. The bonding step is mainly performed by a wire bonding method. At this time, it is desired that the pads and the lead frame are connected to each other at a distance as short as possible, or that the connection wires do not cross each other. In addition, with the recent increase in the degree of integration of LSIs, the number of package pins has increased to several hundreds as the density inside the chip has increased, and it has been required to accurately and quickly connect the chip and the package pins. ing. [Prior art] In the conventional connection between a package and a pad of a chip, pin information of a chip and a package are described on a drawing, and connection information between a pad and a lead frame is manually formed according to empirically obtained connection rules. I was trying to get it. [Problems to be Solved by the Invention] However, due to the increase in the density of LSI chips and the increase in the number of package pins, it takes a lot of time to write connection information on the drawing, and the connection information is complicated on the drawing. For this reason, it is not easy to check whether the connection lines on the drawing corresponding to each wire comply with the connection rules. Therefore, it is often the case that a connection error is found in a test after LSI fabrication, and that LSI fabrication has to be repeated. In view of the above, the present invention provides a database of the pin information of the chip and the package, and a database of the connection rules between the chip and the pin, so that the connection between the chip and the package can be made by referring to the database by a program. An object of the present invention is to automatically and quickly generate accurate connection information based on a rule by performing the connection automatically. [Means for Solving the Problems] FIG. 1 is a diagram illustrating the principle of the present invention. As shown in FIG. 1, in the present invention, connection information for connecting a chip portion of a semiconductor IC and a lead frame of a package provided around the chip portion is generated in the processing device 3, and the generated connection information is generated. An automatic connection method of a semiconductor IC for actually connecting the chip portion and the lead frame using a connection device based on connection information, wherein the processing device 3 arranges the chip portion and the lead frame with each other. A temporary connection step of temporarily connecting the chip unit and the lead frame based on the graphic pattern information in the graphic pattern file 1 in which graphic pattern information indicating the pattern pattern is recorded; The temporary connection step is performed based on the connection rules in the connection rule file 2 that records connection rules for connecting the frame. A verification step of verifying a connection relationship between the chip unit and the lead frame after the provisional connection, and, in the processing device 3, when the connection relationship does not match the connection rule, the chip unit and the lead A generation step of correcting the temporary connection with a frame to generate the connection information, and in the connection device, a connection step of actually connecting the chip unit and the lead frame based on the generated connection information, The connection rule includes at least an incident angle of a wire for connecting the chip portion and the lead frame to the chip portion at the time of the connection, and a connection rule regarding intersection of the wires. It is composed. [Operation] According to the automatic connection method of the present invention, in the temporary connection step in the processing device 3, the chip portion and the lead frame are temporarily connected based on the graphic pattern information. Next, in the verification step in the processing device 3, the connection relationship between the chip portion and the lead frame after the temporary connection in the temporary connection step is verified based on the connection rule. At this time, the connection rule includes at least a connection rule relating to the angle of incidence of the wire on the chip portion at the time of connection and the intersection of the wires. Then, in the generation step in the processing device 3, when the connection relation does not match the connection rule, the temporary connection between the chip portion and the lead frame is corrected to generate connection information. Finally, in the connection step in the connection device, the chip unit and the lead frame are actually connected based on the generated connection information. Therefore, the connection information corresponding to the connection relationship that matches the connection rule is directly generated and the connection is executed, so that the connection process between the chip unit and the lead frame can be performed quickly. In addition, since the connection rule includes a connection rule relating to the angle of incidence of the wire on the chip portion at the time of connection and the intersection of the wires, the wire portion can be accurately connected to the chip portion while preventing an electrical short circuit between the wires. It can be connected to a lead frame. Embodiment An embodiment of the present invention will be described below with reference to the drawings. In FIG. 2, reference numeral 10 denotes a package, and a chip portion 11 is fixed to a central portion on the package 10. .. 12 are arranged at predetermined intervals near the periphery of the chip portion 11, while lead frames 13, 13... 13 are arranged along the periphery of the chip portion 11. A wire W is connected between the large number of pads 12 and the corresponding many lead frames 13 by a wire bonding method. These many wires W are connected by a bonding apparatus based on the connection information of the wires obtained by the following method. FIG. 3 shows a flowchart of a wire bonding method according to one embodiment of the present invention. This flowchart shows the operation in the processing device 3 such as CAD or AD. In the processing device 3, the graphic pattern file 1 showing the arrangement relationship between the chip 11 and the lead frame 13 of the package 10 is stored. At the same time, a connection rule file 2 in which connection rules for connecting the wires W are recorded is stored in advance. An automatic generation program of bonding wire information as shown in FIG. 3 is recorded in the processing device 3. First, initialization of the processing device 3 is performed (step S1). In this initial setting, an initial setting of a memory area to be used or an initial setting of a table area to be used are performed. In general, in CAD or the like, information recorded in the graphic pattern file 1 is displayed on a CRT, and an operator wires a wire W while looking at the screen of the CRT. In the bonding wire W connection process (step S2), first, pads at both ends of each piece of the chip portion 11 are connected to a lead frame and the like as shown in FIG. That is, the pads 12a at both end portions of the upper side of the chip portion 11
, 12a and the corresponding lead frames 13a, 13a. Then, together with this, the pads 12b, 12b and 13b, 1
3b, pads 12c, 12c and lead frames 13c, 13c, and pad 12
d, 12d and lead frames 13d, 13d, respectively. Next, a corner lead frame 13a existing at a corner from the central portion O of the chip portion 11,
Lines 1, 1... 1 are drawn on each lead frame except for 13b, 13c, and 13d, and pads 1 closest to the straight line 1 corresponding to each lead frame 13
2 and the lead frame 13 are connected. When the connection of each wire W is completed in this way, the connection contents are checked according to the connection rules (step S3). The connection rule includes two rules, that is, a rule in the state of the wire W and an electrical rule. The connection rules regarding the arrangement of the wires include the angle of incidence of the wire at the tip (the acute angle side where the wire and the tip intersect), the intersection of the wires, the wire length, the distance between the wire and the lead frame, the length of the wire, Items such as the distance across the chip and the distance of the wire across the lead frame are listed. An electrical rule is that the potential of the connection between the package and the chip has a predetermined potential. Next, the wire connection rules will be described in detail. FIG. 5 shows the incident angle of the tip portion 11a of the wire W, where the incident angle means the acute angle side where the wire W and the chip frame 11a of the tip portion 11 intersect. For each wire W, A, B, C, D, and E are incident angles. This angle of incidence is desirably larger than 40 ° based on empirical rules. In the state shown in FIG.
The BC is larger than 40 °, the incident angles D and E are smaller than 40 °, and the two wires W are not properly wired. FIG. 6 shows a state in which the wires W cross each other and are in contact with each other, and it is necessary to wire the wires W so as not to cross over the other wires W. When the wires cross each other as shown in FIG. 6, it is necessary to change the arrangement of the pads 12 and the lead frame 13. Note that this rule is not applied when a plurality of wires W are wired on the same lead frame 13. Table 1 shows the determination of each wire in FIG. 6 for the check item that the wires do not cross each other. [Table 1] FIG. 7 is an explanatory diagram of connection rules showing check items of the distance between the wire and the lead frame. In general, the pad 12 is so arranged that the wire W is separated from the other lead frame 13 on the same plane by at least 100 μm or more. Place. In the case of the two-stage PKG, it is necessary to be 50 μm away from the lead frame in the case of the lower stage. Regarding this check item, if the package is plastic, the distance is required to be 100 microns or more.
The second stage requires 50 microns or more. Distance L ₂ between the lead frame 13 where the distance L ₁ between the lead frame 13 adjacent to the wire W1 in Figure 7 are adjacent to and wire W2 120 microns is 90 microns, the lead frame 13 adjacent to the further wire W3 Is ₁₃ microns.
Therefore, the determination result is as shown in Table 2. [Table 2] FIG. 8 is an explanatory diagram of connection rules relating to wire length. In the case of a ceramic wire, each pad 12 is arranged so that the maximum wire length is 3 mm or less. In this case, in the case of ultrasonic AL wire reverse bonding, the length is set to 2.5 mm or less. Also, the AL order bond having a wire pitch of 170 microns or more is set to 3.5 mm or less. Further, when the step H is 250 microns or more, the AL reverse bond is also set to 3 mm or less. In the case of a plastic wire, the length of the AU wire is set to 1.3 to 3 mm for 30 μφ and 38 μφ, and the length of the AU wire is set to 1.3 to 2.5 mm for 22 μφ. Has a wire length in the range of 1.3 to 4 mm. Each of these lengths is determined by past empirical rules. FIG. 8 shows the lengths of the wires W1 to W6, and Table 3 below shows the types of the respective wires and the determination results of the wire lengths. [Table 3] FIG. 9 shows a connection rule relating to the length of each wire traversing the chip portion 11 and the lead frame. When the wire is made of ceramic, α-Coa
The length L ₁ across the tip portion 11 at the time of t varieties is required to be less than 500 microns and a length in the case where the material of the wire of plastic 2mm
In the case of ３3 mm, the length L1 across the chip portion 11 needs to be 500 μm or less, and the length L2 across the lead frame needs to be 400 μm or more. When the length L of the wire is in the range of 1.3 mm to 2 mm, the length L1 of the wire crossing the chip portion 11 needs to be 300 μm or less, and the length L2 crossing the lead frame at that time is 200 μm. It must be: When PKG is used, the length across the chip portion 11 is not limited, but the length L2 across the lead frame 13 needs to be 400 microns or more. Table 4 shows the determination results and the types of wires for the connection rules of each wire in FIG. [Table 4] The connection contents are checked according to each connection rule as described above (step S3).
It is checked whether or not each item matches the connection rule (step S4).
If all items match the connection rules, end the wiring work,
If even one does not match the check item, the wiring is corrected (step S5), and if the wiring is corrected, the process returns to step S3 again. As described above, connection information for wire bonding is obtained using CAD or AD, and a wire bonding apparatus is operated based on the connection information to actually connect the pads of the semiconductor chip to the lead frame. [Effects of the Invention] As described above, according to the present invention, the connection relationship between the chip portion and the lead frame after the provisional connection in the provisional connection step is determined by the angle of incidence of the wire on the chip portion and the intersection of the wires. Verify based on the connection rule including the connection rule regarding, when the connection relationship does not match the connection rule, correct the temporary connection between the chip portion and the lead frame to generate connection information, based on the connection information Perform the actual connection process,
It is possible to directly generate connection information corresponding to the connection relationship that matches the connection rule and execute the connection, and it is possible to quickly perform the connection process between the chip unit and the lead frame. In addition, since the connection rule includes a connection rule relating to the angle of incidence of the wire on the chip portion at the time of connection and the intersection of the wires, the wire portion can be accurately connected to the chip portion while preventing an electrical short circuit between the wires. It can be connected to a lead frame. Therefore, the chip portion and the lead frame can be accurately connected in a short time.

【図面の簡単な説明】第１図は本発明の原理説明図、第２図は半導体ＩＣの接続状態説明図、第３図は自動接続処理のフローチャート、第４図は本発明の接続処理方法を示す図、第５図乃至第９図は本発明に関する接続ルールの説明図である。１…図形パターンファイル２…接続ルールファイル３…処理装置４…接続情報ファイル１０…パッケージ１１…チップ部１２…パッド１３…リードフレーム[Brief description of the drawings] FIG. 1 is a diagram illustrating the principle of the present invention, FIG. 2 is an explanatory view of a connection state of a semiconductor IC, FIG. 3 is a flowchart of an automatic connection process; FIG. 4 is a diagram showing a connection processing method of the present invention, 5 to 9 are explanatory diagrams of the connection rule according to the present invention. 1: Graphic pattern file 2. Connection rule file 3. Processing equipment 4: Connection information file 10… Package 11 ... Tip 12 ... Pad 13. Lead frame

Claims

A connection device for connecting a chip portion of a semiconductor IC to a lead frame of a package provided around the chip portion is generated in a processing device, and a connection device is generated based on the generated connection information. A method of automatically connecting a semiconductor IC that actually connects the chip portion and the lead frame using the processing device, wherein in the processing device, based on graphic pattern information indicating an arrangement relationship between the chip portion and the lead frame. A temporary connection step of temporarily connecting the chip unit and the lead frame; and, in the processing device, based on a connection rule for connecting the chip unit and the lead frame, after the temporary connection in the temporary connection step. A verification step of verifying a connection relationship between the chip unit and the lead frame; and Generating a connection information by correcting a temporary connection between the chip portion and the lead frame when the connection rule is not satisfied; and, in the connection device, an actual connection based on the generated connection information. A connection step of connecting the chip section and the lead frame to the chip section, wherein the connection rule includes a step of connecting a wire for connecting the chip section and the lead frame to the chip section at the time of the connection. An automatic connection method for a semiconductor IC, comprising at least an incident angle and a connection rule relating to the intersection of the wires.