JP2523554B2 - Digital signal recording device - Google Patents
Digital signal recording deviceInfo
- Publication number
- JP2523554B2 JP2523554B2 JP61301236A JP30123686A JP2523554B2 JP 2523554 B2 JP2523554 B2 JP 2523554B2 JP 61301236 A JP61301236 A JP 61301236A JP 30123686 A JP30123686 A JP 30123686A JP 2523554 B2 JP2523554 B2 JP 2523554B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- recording
- digital signal
- bit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイジタル信号記録装置に係り、特に、8−
9変換符号等の1ワードnビツトのデータをmビツト
(m>n)のデータに変換して記録するデイジタル信号
記録装置に好適な信号処理に関する。The present invention relates to a digital signal recording device, and more particularly,
The present invention relates to signal processing suitable for a digital signal recording apparatus for converting 1-word n-bit data such as 9 conversion code into m-bit (m> n) data and recording the data.
従来、デイジタルVTRの変調符号について、テレビジ
ヨン学会技術報告VR58−2(1983,7月)で述べられてい
るよに8−9変換符号では1ワード8ビツトのデータを
9ビツトのデータに変換してDCフリーな変調符号に変換
して記録している。DCフリーにすることで磁気記録に適
した符号となつている。8−10変換にすれば直流成分を
さらに低下させることができ、磁気記録に適した符号と
なる。Conventionally, regarding the modulation code of the digital VTR, as described in the technical report VR58-2 (July, 1983) of the Television Society of Japan, the 8-9 conversion code converts 1 bit 8 bit data into 9 bit data. It is converted into a DC-free modulation code and recorded. The DC-free code is suitable for magnetic recording. With 8-10 conversion, the DC component can be further reduced, and the code is suitable for magnetic recording.
上記従来技術は1ワードnビツトのデータをmビツト
(m>n)に変換するもので、1ワードの時間が一定で
あるため、変換後のビツト間隔はn/mに短縮されること
になり、これに対応して記録波長も、nビツトのデータ
を直接書いた場合に比べてn/mだけ短くなるという問題
があつた。The above-mentioned conventional technique converts 1-word n-bit data into m-bits (m> n). Since the 1-word time is constant, the bit interval after conversion is shortened to n / m. Correspondingly, there is a problem that the recording wavelength is shortened by n / m as compared with the case where the n-bit data is directly written.
本発明の目的は、この記録波長を元のままに保つたま
まで記録できる方式を提供することである。An object of the present invention is to provide a system capable of recording while keeping the recording wavelength as it is.
上記の目的は磁気ヘツドによるトラツク長を長くする
こと、すなわちテープの巻き付け角を増やすことおよ
び、バツフアメモリを用いて、1ワードmビツトに変換
されたデータをm/nに時間伸長して読み出すことにより
達成される。The purpose of the above is to lengthen the track length by the magnetic head, that is, to increase the winding angle of the tape, and to use the buffer memory to read the data converted into 1 word m bit by time expansion to m / n. To be achieved.
テープの巻き付け角をおよそm/n分増加することによ
つて、磁気ヘツドで記録可能なトラツク長がm/n分だけ
長くできる。一方、1ワードnビツトのデータはリード
オンリーメモリで1ワードmビツトのデータに変換され
た後、バツフアメモリを用いてm/nに時間伸長する。よ
つて、トラツク長は長くなるが、記録波長は1ワードn
ビツトを直接書いた時と同じとなり、n,m変換を用いた
事による記録波長の短縮はない。このため、信頼性の良
いデイジタルVTRが構成できる。By increasing the tape wrap angle by approximately m / n, the track length that can be recorded by the magnetic head can be increased by m / n. On the other hand, 1-word n-bit data is converted into 1-word m-bit data in the read-only memory and then time-expanded to m / n using the buffer memory. Therefore, the track length is long, but the recording wavelength is 1 word n.
The same as when writing the bit directly, there is no shortening of the recording wavelength by using n, m conversion. Therefore, a reliable digital VTR can be constructed.
以下、本発明の一実施例を第1図によつて説明する。
第1図は本発明によるデイジタルVTRの記録回路の信号
処理ブロツク図である。入力ビデオ信号は、A/D変換器
1で1画素(ワード)当り8ビツトのデイジタル符号に
変換され、磁気テープ8で発生するドロツプアウトの影
響を低減するため、データの順序の入れ換え(シヤフリ
ング)や誤り訂正符号を挿入する。これら1ワード8ビ
ツトのデータは8ビツト−10ビツト変換ROM3によつて1
ワード10ビツトに変換される。210=1024個の中から28
=256を選ぶことになるので、1024個のデータのうち、
1や0が多く連続するデータ例えば1111111111などのデ
ータを除き、直流成分の発生を抑える。変換ROM3の出力
は1ワード10ビツトで構成され、スイツチ4によつて1
フイールド毎に2つの信号列に分離される。それぞれの
信号列はパラレルシリアル変換回路5−1,5−2でシリ
アルデータに変換される。この時、読み出すビツトクロ
ツクB.CKはワードクロツク周期の1/8とする。よつて、
1ワード10ビツトを1ワード8のビツトに相当するビツ
トクロツクで読み出すので、1ワードにつき2ビツト分
が遅れて読み出される。An embodiment of the present invention will be described below with reference to FIG.
FIG. 1 is a signal processing block diagram of a recording circuit of a digital VTR according to the present invention. The input video signal is converted by the A / D converter 1 into a digital code of 8 bits per pixel (word), and in order to reduce the influence of dropout generated on the magnetic tape 8, the order of data (shuffling) and the like. Insert an error correction code. These 1-word 8-bit data are converted by the 8-bit-10-bit conversion ROM3 to 1
Converted to word 10 bits. 2 10 = 2 8 out of 1024
= 256 will be selected, so out of 1024 data,
The generation of a DC component is suppressed except for data in which a lot of 1s and 0s are continuous, such as data such as 1111111111. The output of conversion ROM3 consists of 10 bits per word.
It is separated into two signal sequences for each field. Each signal string is converted into serial data by the parallel / serial conversion circuits 5-1 and 5-2. At this time, the bit clock B.CK to be read is 1/8 of the word clock cycle. Thank you
Since 10 bits per word are read with the bit clock corresponding to the bits of 1 word, 2 bits per word are read out with a delay.
第2図は、スイツチ4とパラレルシリアル変換5−1,
5−2の動作を示すタイムチヤートである。スイツチ4
で…と分けられた信号が、パラレルシリアル変換回
路で′′…と読み出される事を示す。第2図Aに示
すようにスイツチ4は1フイールド毎にデータを切り変
えるので、パラレルシリアル変換回路5−1はBのよう
に1フイールド分を5/4フイールド分かかつて読み出す
ことになる。このため、パラレルシリアル変換回路5−
1は少なくとも1/4フイールド分のメモリ容量が必要で
ある。パラレル・シリアル変換回路5−2も同様で動作
する。このように読み出したデータは記録アンプ6−1,
6−2を介して磁気ヘツド7−1,7−2で磁気テープ8に
記録する。FIG. 2 shows the switch 4 and the parallel-serial conversion 5-1.
It is a time chart showing the operation of 5-2. Switch 4
It is shown that the signals divided by ... are read out as "" by the parallel-serial conversion circuit. As shown in FIG. 2A, since the switch 4 switches the data for each one field, the parallel-serial conversion circuit 5-1 reads out one field for 5/4 field as shown in B. Therefore, the parallel-serial conversion circuit 5-
1 requires a memory capacity of at least 1/4 field. The parallel / serial conversion circuit 5-2 operates in the same manner. The data read in this way is recorded by the recording amplifier 6-1,
Recording is performed on the magnetic tape 8 by the magnetic heads 7-1 and 7-2 via 6-2.
第3図は上記本発明による実施例におけるシリンダ上
のヘツド配置とテープの巻き付け角を示している。シリ
ンダは1フレーム分で1回転し、2つの磁気ヘツド7−
1,7−2は180゜対抗してシリンダ9上に取りつけられ
る。磁気テープ8は1フイールドが180゜であるため、1
/4フイールドに相当する分だけ多く巻き付けられ、少な
くとも225゜以上巻き付けられる。このように巻きつけ
られているので、パラレルシリアル変換回路5−1,5−
2の信号が磁気テープ上に記録できる。FIG. 3 shows the head arrangement on the cylinder and the tape winding angle in the above embodiment of the present invention. The cylinder rotates once for one frame and the two magnetic heads 7-
1,7-2 are mounted on the cylinder 9 against each other by 180 °. The magnetic tape 8 has a field of 180 °, so 1
It is wound as much as / 4 fields, at least 225 ° or more. Since it is wound in this way, the parallel-serial conversion circuits 5-1 and 5-
Two signals can be recorded on the magnetic tape.
再生回路は第1図の記録回路の逆の過程の信号処理を
行なえば元のビデオ信号が得られる事は容易に類推でき
るので省略する。The reproducing circuit will not be described because it is easy to infer that the original video signal can be obtained by performing signal processing in the reverse process of the recording circuit of FIG.
なお、1ワードを例えば6ビツトとS/Nを下げて符号
化した場合、6−8変換×6−9変換を使用することに
なるが、この場合も本発明を適用できることは容易に類
推できる。If one word is encoded with, for example, 6 bits and S / N lowered, 6-8 conversion × 6-9 conversion is used, but it can be easily inferred that the present invention can be applied to this case as well. .
本発明によれば、記録波長を短かくしないで、磁気記
録に適した符号n−m(m>n)変換符号が利用でき、
信頼性の高いデイジタルVTRが実現できる。また、信号
処理に必要なビツトクロツクが1種類となり、高い周波
数を持つビツトクロツクのビデオ信号への妨害が少なく
なるという効果がある。According to the present invention, a code mn (m> n) conversion code suitable for magnetic recording can be used without shortening the recording wavelength.
A highly reliable digital VTR can be realized. In addition, the number of bit clocks required for signal processing is one, and the effect that bit clocks having a high frequency interfere with the video signal can be reduced.
第1図は本発明による一実施例におけるデイジタルVTR
の記録回路の信号処理ブロツク図、第2図は上記記録回
路の一部の動作を示すタイムチヤート、第3図は上記実
施例におけるシリンダと磁気テープ,磁気ヘツド等の配
置を示す説明図である。 1……A/D変換器、3……8−10変換回路、4……スイ
ツチ、5−1,5−2……パラレルシリアル変換回路、6
−1,6−2……記録アンプ。FIG. 1 shows a digital VTR in one embodiment according to the present invention.
FIG. 2 is a signal processing block diagram of the recording circuit, FIG. 2 is a time chart showing a part of the operation of the recording circuit, and FIG. 3 is an explanatory diagram showing the arrangement of the cylinder, the magnetic tape, the magnetic head and the like in the above embodiment. . 1 ... A / D converter, 3 ... 8-10 conversion circuit, 4 ... switch, 5-1 and 5-2 ... parallel-serial conversion circuit, 6
-1,6-2 ... Recording amplifier.
Claims (1)
位のビツト数より多いビツト数の新たなワードに変換し
て記録するデイジタル信号記録装置において、上記の新
たなワードをシリアル状態に読み出すビツトクロツクが
変換する前のビツトクロツクと等しい事を特徴とするデ
イジタル信号記録装置。1. A digital signal recording apparatus for converting a digital signal into a new word having a number of bits larger than the number of bits in a word unit and recording the digital signal, wherein a bit clock for reading out the new word in serial is converted. A digital signal recording device characterized in that it is equivalent to the bit clock before the operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61301236A JP2523554B2 (en) | 1986-12-19 | 1986-12-19 | Digital signal recording device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61301236A JP2523554B2 (en) | 1986-12-19 | 1986-12-19 | Digital signal recording device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63155471A JPS63155471A (en) | 1988-06-28 |
JP2523554B2 true JP2523554B2 (en) | 1996-08-14 |
Family
ID=17894418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61301236A Expired - Lifetime JP2523554B2 (en) | 1986-12-19 | 1986-12-19 | Digital signal recording device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2523554B2 (en) |
-
1986
- 1986-12-19 JP JP61301236A patent/JP2523554B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63155471A (en) | 1988-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE181786T1 (en) | DIGITAL VIDEO TAPE RECORDER WITH DATA BLOCK ID SIGNAL ERROR CORRECTION | |
JP2821223B2 (en) | Playback device | |
KR950009538A (en) | Magnetic recording and reproducing apparatus and method | |
JP2523554B2 (en) | Digital signal recording device | |
US5276557A (en) | Digital recording/reproducing apparatus | |
JPH0828052B2 (en) | Frame generation method for PCM data | |
KR950002454A (en) | Digital video signal processing device | |
JP3368914B2 (en) | Clock circuit and magnetic disk drive using the same | |
US5222001A (en) | Signal processing circuit of digital audio tape recorder | |
JP2671331B2 (en) | Recording and playback device | |
JP3031920B2 (en) | Multitrack digital magnetic recording device | |
JP2606549B2 (en) | Sync block configuration method | |
JP2785462B2 (en) | Digital signal dubbing method and digital recording / reproducing apparatus | |
SU763950A1 (en) | Device for coding speech signal in data voice output | |
JP3500665B2 (en) | Digital video signal recording device and reproducing device | |
JP2925826B2 (en) | Digital signal recording / reproducing device | |
EP0488689B1 (en) | Multi-channel data recorder | |
JPH0252350B2 (en) | ||
JPH0646480B2 (en) | Digital signal processor | |
JPH03224175A (en) | Dat device | |
JPS63104261A (en) | Information signal recorder | |
JPH07101544B2 (en) | Error detector | |
JPS62146072A (en) | Picture data recording and reproducing device | |
JPH0541038A (en) | Digital signal processing circuit | |
JPH06139720A (en) | Digital recording/reproducing device |