JP2518372B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2518372B2 JP2518372B2 JP1006847A JP684789A JP2518372B2 JP 2518372 B2 JP2518372 B2 JP 2518372B2 JP 1006847 A JP1006847 A JP 1006847A JP 684789 A JP684789 A JP 684789A JP 2518372 B2 JP2518372 B2 JP 2518372B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor layer
- zener diode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、さらに詳しくは、バ
イポーラ集積回路において、逆方向電圧の印加により降
伏させて用いるツェナーダイオード構造の改良に係るも
のである。
イポーラ集積回路において、逆方向電圧の印加により降
伏させて用いるツェナーダイオード構造の改良に係るも
のである。
従来例によるこの種のツェナーダイオードとして、こ
ゝでは、バイポーラ集積回路において、縦型NPNトラン
ジスタのエミッタとベースとを利用して形成されるツェ
ナーダイオード（エミッタ・ベースツェナー）の模式的
に表わした断面構成を第３図に示す。
ゝでは、バイポーラ集積回路において、縦型NPNトラン
ジスタのエミッタとベースとを利用して形成されるツェ
ナーダイオード（エミッタ・ベースツェナー）の模式的
に表わした断面構成を第３図に示す。
この第３図の従来例構成において、ｐ型シリコーン基
板１上には、エピタキシャル成長法につてｎ型エピタキ
シャル層２（以下,n型エピ層と呼ぶ）を堆積させ、かつ
このｎ型エピ層２内にボロンＢなどを選択的に注入し熱
拡散してｐ型分離層３を形成させる。このｐ型分離層３
は、ｎ型エピ層２内にそれぞれ形成される半導体素子間
の分離をなす。
板１上には、エピタキシャル成長法につてｎ型エピタキ
シャル層２（以下,n型エピ層と呼ぶ）を堆積させ、かつ
このｎ型エピ層２内にボロンＢなどを選択的に注入し熱
拡散してｐ型分離層３を形成させる。このｐ型分離層３
は、ｎ型エピ層２内にそれぞれ形成される半導体素子間
の分離をなす。
また、前記ｐ型分離層３間でのｎ型エピ層２内の上層
部には、中央部分にボロンイオンB+などを広く選択的に
注入し拡散してｐ型ベース層４を形成させ、かつこのｐ
型ベース層４の一部分には、ボロンＢなどを選択的に注
入し拡散してp+型拡散層５を形成させる。このp+型拡散
層５は、ｐ型ベース層４と後述する金属配線とのコンタ
クト抵抗値を低下させるために設けられる。そして、前
記ｐ型ベース層４の他部分の上層部には、同様に砒素イ
オンAs+などを選択的に注入し拡散してn+型エミッタ層
６を形成させる。このn+型エミッタ層６は、その底面側
および側面側においてｐ型ベース層４との間にpn接合を
形成するためのものである。
部には、中央部分にボロンイオンB+などを広く選択的に
注入し拡散してｐ型ベース層４を形成させ、かつこのｐ
型ベース層４の一部分には、ボロンＢなどを選択的に注
入し拡散してp+型拡散層５を形成させる。このp+型拡散
層５は、ｐ型ベース層４と後述する金属配線とのコンタ
クト抵抗値を低下させるために設けられる。そして、前
記ｐ型ベース層４の他部分の上層部には、同様に砒素イ
オンAs+などを選択的に注入し拡散してn+型エミッタ層
６を形成させる。このn+型エミッタ層６は、その底面側
および側面側においてｐ型ベース層４との間にpn接合を
形成するためのものである。
さらに、符号10は前記p+型拡散層５およびn+型エミッ
タ層６にそれぞれ電気的に接続される各別の金属配線を
示し、９はn+型エミッタ層６の上面のうち金属配線10が
設けられていない部分に形成した酸化膜であり、11はこ
れらの金属配線10および酸化膜９上に250〜400℃下のプ
ラズマCVD法などによつて形成した耐湿性の高いプラズ
マ窒化物である。
タ層６にそれぞれ電気的に接続される各別の金属配線を
示し、９はn+型エミッタ層６の上面のうち金属配線10が
設けられていない部分に形成した酸化膜であり、11はこ
れらの金属配線10および酸化膜９上に250〜400℃下のプ
ラズマCVD法などによつて形成した耐湿性の高いプラズ
マ窒化物である。
すなわち，以上のような構成において、ｐ型ベース層
４とn+型エミッタ層６とのpn接合により所期通りのツェ
ナーダイオードを形成するのである。
４とn+型エミッタ層６とのpn接合により所期通りのツェ
ナーダイオードを形成するのである。
なお、同第３図中，符号13は逆降伏を発生する領域で
ある。
ある。
またこゝで、第４図には、前記ツェナーダイオード構
造でのｐ型ベース層４とn+型エミッタ層６との深さ方向
における不純物プロファイルを示してあつて、NDはn+型
エミッタ層６におけるドナー濃度、NAはｐ型ベース層４
におけるアクセプタ濃度であり、第５図には、同上ツェ
ナーダイオードの電流Ｉ−電圧Ｖ特性を示し、第６図に
は、同上ツェナーダイオードでの逆方向電圧印加時間に
対する降伏電圧VZの経時変化を示してあつて、ツェナー
ダイオードを逆方向降伏状態で使用し続けた場合，逆方
向降伏電圧が上昇してゆく状態を表わしている。
造でのｐ型ベース層４とn+型エミッタ層６との深さ方向
における不純物プロファイルを示してあつて、NDはn+型
エミッタ層６におけるドナー濃度、NAはｐ型ベース層４
におけるアクセプタ濃度であり、第５図には、同上ツェ
ナーダイオードの電流Ｉ−電圧Ｖ特性を示し、第６図に
は、同上ツェナーダイオードでの逆方向電圧印加時間に
対する降伏電圧VZの経時変化を示してあつて、ツェナー
ダイオードを逆方向降伏状態で使用し続けた場合，逆方
向降伏電圧が上昇してゆく状態を表わしている。
一般的に、この種のバイポーラ集積回路内に設けられ
るツェナーダイオードでは、通常の場合，縦型NPNトラ
ンジスタでのエミッタをカソード（n+型エミッタ層６に
対応）とし、そのベースをアノード（ｐ型ベース層４に
対応）として、これらのアノードとカソード間に逆方向
電圧（カソードの電位をアノードの電位より高くとる）
を印加させたときの降伏電圧特性（第５図）を利用する
ことにより、これを定電圧回路とかサージ保護回路など
として用いるものである。
るツェナーダイオードでは、通常の場合，縦型NPNトラ
ンジスタでのエミッタをカソード（n+型エミッタ層６に
対応）とし、そのベースをアノード（ｐ型ベース層４に
対応）として、これらのアノードとカソード間に逆方向
電圧（カソードの電位をアノードの電位より高くとる）
を印加させたときの降伏電圧特性（第５図）を利用する
ことにより、これを定電圧回路とかサージ保護回路など
として用いるものである。
こゝで、前記構成による従来のツェナーダイオードに
おいては、第４図に示すような不純物プロファイルを有
しており、その降伏電圧VZがベース濃度の高い領域でほ
ゞ決められることから、この従来例構成の場合,Si−SiO
2の界面付近の領域13で降伏現象を生ずるものと言え
る。
おいては、第４図に示すような不純物プロファイルを有
しており、その降伏電圧VZがベース濃度の高い領域でほ
ゞ決められることから、この従来例構成の場合,Si−SiO
2の界面付近の領域13で降伏現象を生ずるものと言え
る。
しかしながら、前記した構成による従来のツェナーダ
イオードでは、Si−SiO2の界面付近の領域13で降伏現象
を生じているために、そのSi−SiO2界面に対してあるダ
メージを与えた状態で、第６図に示すように、電圧を印
加し続けた場合，その影響によつて降伏電圧VZが徐々に
上昇すると云う問題点がある。
イオードでは、Si−SiO2の界面付近の領域13で降伏現象
を生じているために、そのSi−SiO2界面に対してあるダ
メージを与えた状態で、第６図に示すように、電圧を印
加し続けた場合，その影響によつて降伏電圧VZが徐々に
上昇すると云う問題点がある。
こゝで、第６図は、前記ツェナーダイオードに直流電
圧8Vを印加し、電流密度100μA/μm2の電流を継続して
流したときの降伏電圧VZの経時変化を示すものであつ
て、この場合のプラズマ窒化膜10中の水素濃度は、約５
×1022cm-3程度であるものと推定される。
圧8Vを印加し、電流密度100μA/μm2の電流を継続して
流したときの降伏電圧VZの経時変化を示すものであつ
て、この場合のプラズマ窒化膜10中の水素濃度は、約５
×1022cm-3程度であるものと推定される。
ところで、この第６図に示されている降伏電圧VZの経
時変化についてのメカニズムは、未だ解明されるに至つ
ていないが、これが印加電圧，電流密度，ベースの表面
濃度，およびプラズマ窒化膜中での水素濃度などに依存
することが判明しており、これらの各点からして、次の
ようなモデルが考えられる。
時変化についてのメカニズムは、未だ解明されるに至つ
ていないが、これが印加電圧，電流密度，ベースの表面
濃度，およびプラズマ窒化膜中での水素濃度などに依存
することが判明しており、これらの各点からして、次の
ようなモデルが考えられる。
つまり、この従来例構成によるツェナーダイオードに
おいては、エミッタ（n+型エミッタ層６に対応）・ベー
ス（ｐ型ベース層４に対応）接合に対して、逆方向に印
加さる高電界により、電子および正孔が移動し、この高
エネルギーを得た電子および正孔（以下，ホットキャリ
アと呼ぶ）が酸化膜９に注入される。こゝで、プラズマ
窒化膜11は、素子保護効果が大きいことから、集積回路
の最終パシベーション膜として欠かせない絶縁膜である
が、一方で、膜中に多量の水素を含んでいるために、そ
の膜形成後，比較的低温の熱処理によるのみで、膜中に
含まれている水素が酸化膜９の領域にまで拡散されるこ
とになり、この拡散された水素と、前記した酸化膜９中
に注入されるホットキャリアとの間に次式の反応を生ず
る。
おいては、エミッタ（n+型エミッタ層６に対応）・ベー
ス（ｐ型ベース層４に対応）接合に対して、逆方向に印
加さる高電界により、電子および正孔が移動し、この高
エネルギーを得た電子および正孔（以下，ホットキャリ
アと呼ぶ）が酸化膜９に注入される。こゝで、プラズマ
窒化膜11は、素子保護効果が大きいことから、集積回路
の最終パシベーション膜として欠かせない絶縁膜である
が、一方で、膜中に多量の水素を含んでいるために、そ
の膜形成後，比較的低温の熱処理によるのみで、膜中に
含まれている水素が酸化膜９の領域にまで拡散されるこ
とになり、この拡散された水素と、前記した酸化膜９中
に注入されるホットキャリアとの間に次式の反応を生ず
る。
e-＋h+＋H2→2H そして、この注入される電子と正孔との結合エネルギ
ーが、同式のようにH2分子の係合（Ｈ−Ｈの結合エネル
ギーは、約4.5eVである）を切る働きをなし、かつこの
ようにして解離されたＨ原子が、Si−SiO2の界面で、 SiH＋Ｈ→Si＊＋H2 なる反応によつて、界面準位となるSi＊（３価のSi）を
発生する。なおこの場合,SiはSi−SiO2界面における基
準側のシリコンである。
ーが、同式のようにH2分子の係合（Ｈ−Ｈの結合エネル
ギーは、約4.5eVである）を切る働きをなし、かつこの
ようにして解離されたＨ原子が、Si−SiO2の界面で、 SiH＋Ｈ→Si＊＋H2 なる反応によつて、界面準位となるSi＊（３価のSi）を
発生する。なおこの場合,SiはSi−SiO2界面における基
準側のシリコンである。
すなわち，このようにホットキャリアの注入によつて
アクセプタ型の界面準位が発生すると、エミッタ（n+型
エミッタ層６に対応）・ベース（ｐ型ベース層４に対
応）接合でのSi−SiO2の界面付近の電界が緩和され、第
６図に見られるように、その降伏電圧Vzが高くなるので
ある。
アクセプタ型の界面準位が発生すると、エミッタ（n+型
エミッタ層６に対応）・ベース（ｐ型ベース層４に対
応）接合でのSi−SiO2の界面付近の電界が緩和され、第
６図に見られるように、その降伏電圧Vzが高くなるので
ある。
この発明は、従来のこのような問題点を解消するため
になされたもので、その目的とするところは、pn接合上
に形成される酸化膜とかプラズマ窒化膜などの他の層構
成によつて特性上の影響を受けることなく、安定な定電
圧を得られるようにした，この種の半導体装置，こゝで
は、ツェナーダイオードを提供することである。
になされたもので、その目的とするところは、pn接合上
に形成される酸化膜とかプラズマ窒化膜などの他の層構
成によつて特性上の影響を受けることなく、安定な定電
圧を得られるようにした，この種の半導体装置，こゝで
は、ツェナーダイオードを提供することである。
前記目的を達成するために、この発明に係る半導体装
置は、ｐ型の第１の半導体装置と、この第１の半導体層
の上層部に拡散形成されたｎ型の第２の半導体層と、前
記第１の半導体層内での第２の半導体層の側面上部に拡
散形成されて、この第２の半導体層よりも不純物濃度を
充分に低くしたｎ型不純物を含む第３の半導体層と、同
様に前記第２の半導体層の側面上部に拡散形成されて、
前記第２の半導体層よりも不純物濃度を充分に低くし、
かつ前記第３の半導体層とは異なるｎ型不純物を含ん
で、この第３の半導体層よりも高濃度で拡散深さを浅く
した第４の半導体層とを、少なくとも備えて構成したも
のである。
置は、ｐ型の第１の半導体装置と、この第１の半導体層
の上層部に拡散形成されたｎ型の第２の半導体層と、前
記第１の半導体層内での第２の半導体層の側面上部に拡
散形成されて、この第２の半導体層よりも不純物濃度を
充分に低くしたｎ型不純物を含む第３の半導体層と、同
様に前記第２の半導体層の側面上部に拡散形成されて、
前記第２の半導体層よりも不純物濃度を充分に低くし、
かつ前記第３の半導体層とは異なるｎ型不純物を含ん
で、この第３の半導体層よりも高濃度で拡散深さを浅く
した第４の半導体層とを、少なくとも備えて構成したも
のである。
すなわち，この発明においては、ｐ型の第１の半導体
層内でのｎ型の第２の半導体層の側面上部に、第２の半
導体層よりも不純物濃度を充分に低くしたｎ型不純物を
含む第３の半導体層を拡散形成させると共に、同様に第
２の半導体層の側面上部に、第２の半導体層よりも不純
物濃度を充分に低くし、かつ第３の半導体層とは異なる
ｎ型不純物を含み、この第の半導体層よりも拡散深さを
浅くした第４の半導体層を拡散形成させたので、第３の
半導体層によつて、第1,第２の各半導体層の接合部での
表面近傍の電界を緩和でき、また、第４の半導体層によ
つて、トラップされたホットキャリアによる第３の半導
体層での表面抵抗の増加を軽減し得るのである。
層内でのｎ型の第２の半導体層の側面上部に、第２の半
導体層よりも不純物濃度を充分に低くしたｎ型不純物を
含む第３の半導体層を拡散形成させると共に、同様に第
２の半導体層の側面上部に、第２の半導体層よりも不純
物濃度を充分に低くし、かつ第３の半導体層とは異なる
ｎ型不純物を含み、この第の半導体層よりも拡散深さを
浅くした第４の半導体層を拡散形成させたので、第３の
半導体層によつて、第1,第２の各半導体層の接合部での
表面近傍の電界を緩和でき、また、第４の半導体層によ
つて、トラップされたホットキャリアによる第３の半導
体層での表面抵抗の増加を軽減し得るのである。
以下、この発明に係る半導体装置の一実施例につき、
第１図および第２図を参照して詳細に説明する。
第１図および第２図を参照して詳細に説明する。
第１図はこの実施例によるツェナーダイオードを適用
した半導体装置の概要構成を模式的に示す断面図であ
り、この第１図の実施例構成において、前記した第３図
の従来例構成と同一符号は同一または相当部分を示して
いる。
した半導体装置の概要構成を模式的に示す断面図であ
り、この第１図の実施例構成において、前記した第３図
の従来例構成と同一符号は同一または相当部分を示して
いる。
すなわち，この第１図実施例構成においても、ｐ型シ
リコン基板１上には、エピタキシャル成長法によりｎ型
エピ層２を堆積させ、かつこのｎ型エピ層２内にボロン
Ｂなどを選択的に注入し熱拡散して、このｎ型エピ層２
内での半導体素子間の分離をなすためのｐ型分離層３を
形成させてある。
リコン基板１上には、エピタキシャル成長法によりｎ型
エピ層２を堆積させ、かつこのｎ型エピ層２内にボロン
Ｂなどを選択的に注入し熱拡散して、このｎ型エピ層２
内での半導体素子間の分離をなすためのｐ型分離層３を
形成させてある。
また、前記ｐ型分離層３でのｎ型エピ層２の上層中央
部分には、ボロンイオンB+などを広く選択的に注入し拡
散して、ｐ型ベース層４を形成させてあり、このｐ型ベ
ース層４の一部分に、ボロンＢなどを選択的に注入し拡
散して、コンタクト抵抗値を低下させるためのp+型拡散
層５を形成させ、かつ他の部分の上層部に、砒素イオン
As+などを選択的に注入し拡散して、ｐ型ベース層４と
の間にpn接合を形成するところの,n+型エミッタ層６を
形成させると共に、このn+型エミッタ層６の両側面上部
にあつて、同n+型エミッタ層６よりもドナー濃度NDを充
分に低くしたn-型拡散層7,8を、それぞれにｎ型不純物
としての燐，砒素のイオン注入と拡散処理とで形成さ
せ、これらのｐ型ベース層４とn-型拡散層7,8を含むn+
型エミッタ層６とのpn接合によつてツェナーダイオード
を構成させるのである。
部分には、ボロンイオンB+などを広く選択的に注入し拡
散して、ｐ型ベース層４を形成させてあり、このｐ型ベ
ース層４の一部分に、ボロンＢなどを選択的に注入し拡
散して、コンタクト抵抗値を低下させるためのp+型拡散
層５を形成させ、かつ他の部分の上層部に、砒素イオン
As+などを選択的に注入し拡散して、ｐ型ベース層４と
の間にpn接合を形成するところの,n+型エミッタ層６を
形成させると共に、このn+型エミッタ層６の両側面上部
にあつて、同n+型エミッタ層６よりもドナー濃度NDを充
分に低くしたn-型拡散層7,8を、それぞれにｎ型不純物
としての燐，砒素のイオン注入と拡散処理とで形成さ
せ、これらのｐ型ベース層４とn-型拡散層7,8を含むn+
型エミッタ層６とのpn接合によつてツェナーダイオード
を構成させるのである。
そして、前記p+型拡散層５およびn+型エミッタ層６に
対しては、それぞれ各別に金属配線10を電気的に接続さ
せてあり、かつ同n+型エミッタ層６の上面のうち金属配
線10が設けられていない部分に酸化膜９を形成させ、さ
らに、これらの金属配線10および酸化膜９上にあつて25
0〜400℃下のプラズマCVD法により耐湿性の高いプラズ
マ窒化膜11を形成させたものである。
対しては、それぞれ各別に金属配線10を電気的に接続さ
せてあり、かつ同n+型エミッタ層６の上面のうち金属配
線10が設けられていない部分に酸化膜９を形成させ、さ
らに、これらの金属配線10および酸化膜９上にあつて25
0〜400℃下のプラズマCVD法により耐湿性の高いプラズ
マ窒化膜11を形成させたものである。
また、第２図は前記ツェナーダイオード構造でのｐ型
ベース層4,n+型エミッタ層6,および合成された各n-型拡
散層7,8での深さ方向における不純物プロファイルを示
すもので、同図中,ND1はn+型エミッタ層６におけるドナ
ー濃度、NAはｐ型ベース層４におけるアクセプタ濃度、
ND2は合成された各n-他拡散層7,8におけるドナー濃度で
あり、かつその深さについては、酸化膜９の直下を“0"
としている。
ベース層4,n+型エミッタ層6,および合成された各n-型拡
散層7,8での深さ方向における不純物プロファイルを示
すもので、同図中,ND1はn+型エミッタ層６におけるドナ
ー濃度、NAはｐ型ベース層４におけるアクセプタ濃度、
ND2は合成された各n-他拡散層7,8におけるドナー濃度で
あり、かつその深さについては、酸化膜９の直下を“0"
としている。
従つて、この第１図実施例構成においては、第２図に
示されているように、各n-型拡散層7,8における合成さ
れたドナー濃度ND2を、n+型エミッタ層６におけるドナ
ー濃度ND1よりも充分低濃度に設定してあるために、こ
ゝでのツェナーダイオードに逆方向電圧を印加した場
合，エミッタ（n+型エミッタ層６に対応）・ベース（ｐ
型ベース層４に対応）接合面にあつて、最も高い電界が
かけられるのは、第１図中での領域12の部分となり、こ
の部分，すなわちバルク内で、最初に逆降伏が発生する
ことになる。
示されているように、各n-型拡散層7,8における合成さ
れたドナー濃度ND2を、n+型エミッタ層６におけるドナ
ー濃度ND1よりも充分低濃度に設定してあるために、こ
ゝでのツェナーダイオードに逆方向電圧を印加した場
合，エミッタ（n+型エミッタ層６に対応）・ベース（ｐ
型ベース層４に対応）接合面にあつて、最も高い電界が
かけられるのは、第１図中での領域12の部分となり、こ
の部分，すなわちバルク内で、最初に逆降伏が発生する
ことになる。
そしてこのために、前記した如く、プラズマ窒化膜11
中に含まれている水素が、酸化膜９の領域に拡散されて
いても、この酸化膜９中へのホットキャリアの注入が抑
制され、このツェナーダイオードの逆方向降伏電圧VZへ
の影響が小さくなり、同逆方向降伏電圧VZがプラズマ窒
化膜11中での水素濃度によつて変化するような惧れを完
全に解消できる。すなわち，これを換言すると、最終保
護膜として水素を多量に含むプラズマ窒化膜11を用いて
も、ツェナーダイオードの定電圧特性を確実に維持し得
るのである。
中に含まれている水素が、酸化膜９の領域に拡散されて
いても、この酸化膜９中へのホットキャリアの注入が抑
制され、このツェナーダイオードの逆方向降伏電圧VZへ
の影響が小さくなり、同逆方向降伏電圧VZがプラズマ窒
化膜11中での水素濃度によつて変化するような惧れを完
全に解消できる。すなわち，これを換言すると、最終保
護膜として水素を多量に含むプラズマ窒化膜11を用いて
も、ツェナーダイオードの定電圧特性を確実に維持し得
るのである。
また、一方、ホットキャリアは、ある確率で酸化膜９
内に注入されて不純物に燐を用いたn-型拡散層７の表面
抵抗が増加し、これによつて逆方向電流がやゝ低下する
が、こゝでは、このn-型拡散層７の内部にあつて不純物
に砒素を用いたn-型拡散層８を設けているために、この
ような酸化膜９にホットキャリアがトラップされた場合
に生ずるところの,n-型拡散層７での表面抵抗の増加を
格段に軽減し得るのである。
内に注入されて不純物に燐を用いたn-型拡散層７の表面
抵抗が増加し、これによつて逆方向電流がやゝ低下する
が、こゝでは、このn-型拡散層７の内部にあつて不純物
に砒素を用いたn-型拡散層８を設けているために、この
ような酸化膜９にホットキャリアがトラップされた場合
に生ずるところの,n-型拡散層７での表面抵抗の増加を
格段に軽減し得るのである。
なお、前記各実施例においては、エミッタ・ベースツ
ェナー構造について述べたが、その他の，例えば、p+拡
散層５・エミッタツェナー構造などの組み合わせであつ
てもよく、同様な作用，効果が得られる。
ェナー構造について述べたが、その他の，例えば、p+拡
散層５・エミッタツェナー構造などの組み合わせであつ
てもよく、同様な作用，効果が得られる。
以上詳述したように、この発明によれば、ｐ型の第１
の半導体層内でのｎ型の第２の半導体層の側面上部に、
第２の半導体層よりも不純物濃度を充分に低くしたｎ型
不純物を含む第３の半導体層を拡散形成させると共に、
同様に第２の半導体層の側面上部に、第２の半導体層よ
りも不純物濃度を充分に低くし、かつ第３の半導体層と
は異なるｎ型不純物を含んで、この第３の半導体層より
も拡散深さを浅くした第４の半導体層を拡散形成させた
から、第３の半導体層によつては、第1,第２の各半導体
層の接合部での表面近傍の電界を緩和でき、また、第４
の半導体層によつては、トラップされたホットキャリア
による第３の半導体層での表面抵抗の増加を軽減し得る
のであり、結果的には、第1,第２の半導体層上に形成さ
れるところの，酸化膜およびプラズマ窒化膜などの他の
層構造によつて特性上の影響を受ける惧れがなくなり、
安定したツェナー電圧を得ることができ、しかも構造的
にも比較的簡単で容易に実施し得るなどの優れた特長を
有するものである。
の半導体層内でのｎ型の第２の半導体層の側面上部に、
第２の半導体層よりも不純物濃度を充分に低くしたｎ型
不純物を含む第３の半導体層を拡散形成させると共に、
同様に第２の半導体層の側面上部に、第２の半導体層よ
りも不純物濃度を充分に低くし、かつ第３の半導体層と
は異なるｎ型不純物を含んで、この第３の半導体層より
も拡散深さを浅くした第４の半導体層を拡散形成させた
から、第３の半導体層によつては、第1,第２の各半導体
層の接合部での表面近傍の電界を緩和でき、また、第４
の半導体層によつては、トラップされたホットキャリア
による第３の半導体層での表面抵抗の増加を軽減し得る
のであり、結果的には、第1,第２の半導体層上に形成さ
れるところの，酸化膜およびプラズマ窒化膜などの他の
層構造によつて特性上の影響を受ける惧れがなくなり、
安定したツェナー電圧を得ることができ、しかも構造的
にも比較的簡単で容易に実施し得るなどの優れた特長を
有するものである。
第１図はこの発明の一実施例によるツェナーダイオード
を適用した半導体装置の概要構成を模式的に示す断面
図、第２図は同上ツェナーダイオード構造でのｐ型ベー
ス層,n+エミッタ層，および合成された各n-型拡散層で
の深さ方向における不純物プロファイルを示すグラフで
あり、また、第３図は従来例によるツェナーダイオード
を適用した半導体装置の概要構成を模式的に示す断面
図、第４図は同上ツェナーダイオード構造でのｐ型ベー
ス層，およびn+エミッタ層での深さ方向における不純物
プロファイルを示すグラフ、第５図は同上ツェナーダイ
オードの電流−電圧特性図、第６図は同上ツェナーダイ
オードでの逆方向電圧印加時間に対する降伏電圧の経時
変化を示すグラフである。 １……ｐ型シリコン基板、２……ｎ型エピタキシャル
層、３……ｐ型分離層、４……ｐ型ベース層（ｐ型の第
１の半導体層）、５……p+型拡散層、６……n+型エミッ
タ層（ｎ型の第２の半導体層）、７……n-型拡散層（ｎ
型の第３の半導体層）、８……n-型拡散層（ｎ型の第４
の半導体層）、９……酸化膜、10……金属配線、11……
プラズマ窒化膜、12……逆降伏を発生する領域。 ND1……n+型エミッタ層のドナー濃度、NA……ｐ型ベー
ス層のアクセプタ濃度、ND2……合成された各n-型拡散
層のドナー濃度。
を適用した半導体装置の概要構成を模式的に示す断面
図、第２図は同上ツェナーダイオード構造でのｐ型ベー
ス層,n+エミッタ層，および合成された各n-型拡散層で
の深さ方向における不純物プロファイルを示すグラフで
あり、また、第３図は従来例によるツェナーダイオード
を適用した半導体装置の概要構成を模式的に示す断面
図、第４図は同上ツェナーダイオード構造でのｐ型ベー
ス層，およびn+エミッタ層での深さ方向における不純物
プロファイルを示すグラフ、第５図は同上ツェナーダイ
オードの電流−電圧特性図、第６図は同上ツェナーダイ
オードでの逆方向電圧印加時間に対する降伏電圧の経時
変化を示すグラフである。 １……ｐ型シリコン基板、２……ｎ型エピタキシャル
層、３……ｐ型分離層、４……ｐ型ベース層（ｐ型の第
１の半導体層）、５……p+型拡散層、６……n+型エミッ
タ層（ｎ型の第２の半導体層）、７……n-型拡散層（ｎ
型の第３の半導体層）、８……n-型拡散層（ｎ型の第４
の半導体層）、９……酸化膜、10……金属配線、11……
プラズマ窒化膜、12……逆降伏を発生する領域。 ND1……n+型エミッタ層のドナー濃度、NA……ｐ型ベー
ス層のアクセプタ濃度、ND2……合成された各n-型拡散
層のドナー濃度。
Claims (1)
- 【請求項１】ｐ型の第１の半導体層と、この第１の半導
体層の上層部に拡散形成されたｎ型の第２の半導体層
と、前記第１の半導体層内での第２の半導体層の側面上
部に拡散形成されて、この第２の半導体層よりも不純物
濃度を充分に低くしたｎ型不純物を含む第３の半導体層
と、同様に前記第２の半導体層の側面上部に拡散形成さ
れて、前記第２の半導体層よりも不純物濃度を充分に低
くし、かつ前記第３の半導体層とは異なるｎ型不純物を
含んで、この第３の半導体層よりも高濃度で拡散深さを
浅くした第４の半導体層とを、少なくとも備えて構成し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006847A JP2518372B2 (ja) | 1989-01-13 | 1989-01-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006847A JP2518372B2 (ja) | 1989-01-13 | 1989-01-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02187071A JPH02187071A (ja) | 1990-07-23 |
| JP2518372B2 true JP2518372B2 (ja) | 1996-07-24 |
Family
ID=11649631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1006847A Expired - Fee Related JP2518372B2 (ja) | 1989-01-13 | 1989-01-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518372B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276350A (en) * | 1991-02-07 | 1994-01-04 | National Semiconductor Corporation | Low reverse junction breakdown voltage zener diode for electrostatic discharge protection of integrated circuits |
| JP3288430B2 (ja) * | 1992-06-16 | 2002-06-04 | シチズン時計株式会社 | Ｐｎ接合ダイオードおよびその製造方法 |
| CN112687679A (zh) * | 2020-12-05 | 2021-04-20 | 西安翔腾微电子科技有限公司 | 一种低钳位电压esd防护结构及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154980A (en) * | 1978-05-26 | 1979-12-06 | Nec Corp | Constant voltage diode |
-
1989
- 1989-01-13 JP JP1006847A patent/JP2518372B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154980A (en) * | 1978-05-26 | 1979-12-06 | Nec Corp | Constant voltage diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02187071A (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4589193A (en) | Metal silicide channel stoppers for integrated circuits and method for making the same | |
| CA1048656A (en) | Fabricating high performance integrated bipolar and complementary field effect transistors | |
| US4780430A (en) | Process for the formation of a monolithic high voltage semiconductor device | |
| US6365447B1 (en) | High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth | |
| US5851864A (en) | Method of fabricating BiCMOS devices | |
| KR950006479B1 (ko) | 래터럴 트랜지스터 | |
| US4379726A (en) | Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition | |
| US4081292A (en) | Method of manufacturing a semi-insulating silicon layer | |
| KR100196484B1 (ko) | 얇은 희생층을 사용하여 수직형 퓨즈 디바이스 및 쇼트키다이오드를 제조하는 방법 | |
| US4016596A (en) | High performance integrated bipolar and complementary field effect transistors | |
| JP2701902B2 (ja) | 多孔性歪み層を有する半導体構造とｓｏｉ半導体構造の製造方法 | |
| US5557131A (en) | Elevated emitter for double poly BICMOS devices | |
| JPH0420265B2 (ja) | ||
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| US5198692A (en) | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions | |
| US4101349A (en) | Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition | |
| JP2518372B2 (ja) | 半導体装置 | |
| US6911715B2 (en) | Bipolar transistors and methods of manufacturing the same | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| EP0348626B1 (en) | Process for fabricating isolated vertical bipolar and JFET transistors and corresponding IC | |
| US4058825A (en) | Complementary transistor structure having two epitaxial layers and method of manufacturing same | |
| JP2605392B2 (ja) | 半導体装置 | |
| JP2001044399A (ja) | 半導体装置の製造方法 | |
| JPS6133261B2 (ja) | ||
| JP2569785B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |