JP2514961Y2 - シリアルデータラッチ回路 - Google Patents
シリアルデータラッチ回路Info
- Publication number
- JP2514961Y2 JP2514961Y2 JP2913090U JP2913090U JP2514961Y2 JP 2514961 Y2 JP2514961 Y2 JP 2514961Y2 JP 2913090 U JP2913090 U JP 2913090U JP 2913090 U JP2913090 U JP 2913090U JP 2514961 Y2 JP2514961 Y2 JP 2514961Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- microcomputer
- clock
- shift register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Information Transfer Systems (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2913090U JP2514961Y2 (ja) | 1990-03-23 | 1990-03-23 | シリアルデータラッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2913090U JP2514961Y2 (ja) | 1990-03-23 | 1990-03-23 | シリアルデータラッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03121451U JPH03121451U (US07122547-20061017-C00273.png) | 1991-12-12 |
JP2514961Y2 true JP2514961Y2 (ja) | 1996-10-23 |
Family
ID=31531905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2913090U Expired - Lifetime JP2514961Y2 (ja) | 1990-03-23 | 1990-03-23 | シリアルデータラッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2514961Y2 (US07122547-20061017-C00273.png) |
-
1990
- 1990-03-23 JP JP2913090U patent/JP2514961Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03121451U (US07122547-20061017-C00273.png) | 1991-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4153939A (en) | Incrementer circuit | |
JPH077901B2 (ja) | フリップフロップ回路 | |
JP2514961Y2 (ja) | シリアルデータラッチ回路 | |
JP2677280B2 (ja) | Lcdドライバーのデータ入力回路 | |
JP3089646B2 (ja) | Pwm出力回路 | |
JPS6128070U (ja) | デイジタル周波数位相比較器 | |
JPS61289448A (ja) | バツフア記憶装置 | |
JP2674810B2 (ja) | 多重化n連一致保護回路 | |
JP2575221B2 (ja) | Pll回路 | |
JP2521535B2 (ja) | デ―タ転送回路 | |
JPH0722915Y2 (ja) | デジタル自動最適位相同期回路 | |
JPS626734Y2 (US07122547-20061017-C00273.png) | ||
JPH02296413A (ja) | データ選択回路 | |
JPH0432824Y2 (US07122547-20061017-C00273.png) | ||
JPH0653819A (ja) | 同期式カウンタ | |
JPH05252039A (ja) | 3線式シリアルデータ転送方式の多チャネルd−a変換器 | |
JPS6234438A (ja) | エラステイツクストアメモリ回路 | |
JPH0744521B2 (ja) | エラステイツクストアメモリ回路 | |
JPS62161399U (US07122547-20061017-C00273.png) | ||
JPH0336628A (ja) | ディジタル信号処理プロセッサ及びその制御方法 | |
JPS63313919A (ja) | 並一直変換装置 | |
JPH02201515A (ja) | イニシャルデータリセット制御回路 | |
JPH02214211A (ja) | データ出力回路 | |
JPH0330510A (ja) | デジタル時分割多重積分回路 | |
JPS61181221A (ja) | アナログ/デジタル変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |