JP2514146Y2 - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JP2514146Y2 JP2514146Y2 JP1987115710U JP11571087U JP2514146Y2 JP 2514146 Y2 JP2514146 Y2 JP 2514146Y2 JP 1987115710 U JP1987115710 U JP 1987115710U JP 11571087 U JP11571087 U JP 11571087U JP 2514146 Y2 JP2514146 Y2 JP 2514146Y2
- Authority
- JP
- Japan
- Prior art keywords
- load
- circuit
- voltage
- inverter device
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【考案の詳細な説明】 (技術分野) 本考案は、負荷の有無を簡易な構成によって検出で
き、その検出結果に応じて出力を調整するようにしたイ
ンバータ装置に関するものである。
き、その検出結果に応じて出力を調整するようにしたイ
ンバータ装置に関するものである。
(背景技術) 従来、第9図に示すようなインバータ装置が提案され
ている(特願昭61−5241号)。このインバータ装置は、
直列に接続された2つのスイッチング素子Q1,Q2を直流
電源Eに接続するとともに、一方のスイッチング素子Q1
と並列にコンデンサC1を介して負荷回路1を接続して構
成されており、スイッチング素子Q1,Q2をドライバ回路
2からの出力により交互にオンされるようにスイッチン
グして、負荷回路1に交流電力を供給するようにしてい
る。このような従来のインバータ装置においては、負荷
回路1が無負荷となった場合にも動作するという不都合
があり、信頼性や電力消費の点で改善の余地が残されて
いる。
ている(特願昭61−5241号)。このインバータ装置は、
直列に接続された2つのスイッチング素子Q1,Q2を直流
電源Eに接続するとともに、一方のスイッチング素子Q1
と並列にコンデンサC1を介して負荷回路1を接続して構
成されており、スイッチング素子Q1,Q2をドライバ回路
2からの出力により交互にオンされるようにスイッチン
グして、負荷回路1に交流電力を供給するようにしてい
る。このような従来のインバータ装置においては、負荷
回路1が無負荷となった場合にも動作するという不都合
があり、信頼性や電力消費の点で改善の余地が残されて
いる。
また、このようなインバータ装置は、放電灯を負荷と
して点灯制御する場合などにも使用され、その場合には
第10図に示すように、インダクタンスL1とコンデンサC2
を直列に接続して構成されたLC直列共振回路Aを付加
し、そのコンデンサC2の端子間を出力端子として放電灯
からなる負荷Rを接続して、放電灯に高い電圧を供給す
るようにしている。しかしながら、このようなLC直列共
振回路Aを付加して使用する場合において、放電灯を取
り外し、無負荷状態にしたときには、その出力端子に共
振による高電圧が出力されるので、次のような問題が指
摘されている。
して点灯制御する場合などにも使用され、その場合には
第10図に示すように、インダクタンスL1とコンデンサC2
を直列に接続して構成されたLC直列共振回路Aを付加
し、そのコンデンサC2の端子間を出力端子として放電灯
からなる負荷Rを接続して、放電灯に高い電圧を供給す
るようにしている。しかしながら、このようなLC直列共
振回路Aを付加して使用する場合において、放電灯を取
り外し、無負荷状態にしたときには、その出力端子に共
振による高電圧が出力されるので、次のような問題が指
摘されている。
放電灯を負荷とした照明器具として使用する場合にお
いては、放電灯のない無負荷の状態で、作業者が出力端
子に触れると、高電圧が出力されているので危険であ
る。
いては、放電灯のない無負荷の状態で、作業者が出力端
子に触れると、高電圧が出力されているので危険であ
る。
放電灯を負荷として照明器具として使用する場合にお
いては、2次電圧が300Vを越え、電気用品取締法及びJI
Sの規格に不適合となることがある。
いては、2次電圧が300Vを越え、電気用品取締法及びJI
Sの規格に不適合となることがある。
また、加熱電極を有する放電灯R,R′を、第11図に示
すように、放電灯R,R′の各々の一端を開放させて接続
して、エミレス試験を行う場合にも同様な問題があり、
このような場合にも出力電圧が最大許容値の300Vを越え
て、JISの規格に不適合となることがある。
すように、放電灯R,R′の各々の一端を開放させて接続
して、エミレス試験を行う場合にも同様な問題があり、
このような場合にも出力電圧が最大許容値の300Vを越え
て、JISの規格に不適合となることがある。
そこで、上記の問題点を解決するために、インバータ
装置に無負荷状態を検出する回路を付加して、この検出
回路の出力信号によりスイッチング素子の動作を抑制す
ることが考えられる。例えば、負荷に直列にカレントト
ランスを接続し、その2次側出力を制御部に送って、無
負荷時にはスイッチング素子の動作を停止させるもので
ある。しかし、このような構成のものでは、構造が複雑
で装置が大型化し、しかも、負荷に流れる電流を検出す
る方法を用いているので、インバータ装置の動作にも影
響を与え、インバータ装置の動作を不安定にする要因と
なるなどの問題を生じる。また、負荷側の電位は、イン
バータ装置を停止させる制御部の制御電位とは一般的に
異なるために、絶縁型のカレントトランスが必要とな
る。尚、上記の説明では、特に照明器具についてのJIS
の規格を述べたが、一般的に無負荷になるとインバータ
出力に高電圧が発生するインバータ装置においても同様
なことがいえる。
装置に無負荷状態を検出する回路を付加して、この検出
回路の出力信号によりスイッチング素子の動作を抑制す
ることが考えられる。例えば、負荷に直列にカレントト
ランスを接続し、その2次側出力を制御部に送って、無
負荷時にはスイッチング素子の動作を停止させるもので
ある。しかし、このような構成のものでは、構造が複雑
で装置が大型化し、しかも、負荷に流れる電流を検出す
る方法を用いているので、インバータ装置の動作にも影
響を与え、インバータ装置の動作を不安定にする要因と
なるなどの問題を生じる。また、負荷側の電位は、イン
バータ装置を停止させる制御部の制御電位とは一般的に
異なるために、絶縁型のカレントトランスが必要とな
る。尚、上記の説明では、特に照明器具についてのJIS
の規格を述べたが、一般的に無負荷になるとインバータ
出力に高電圧が発生するインバータ装置においても同様
なことがいえる。
そこで、従来、第12図に示すように、直流電源Eの一
方の電極に接続されたコンデンサC1の非電源側の端子と
直流電源Eの他方の電極との間に抵抗R4,R5の直列回路
を接続して、負荷回路の負荷時あるいは無負荷時の電圧
を検出し、その電圧検出出力により、負荷の有無を検出
し、無負荷の場合には、トランジスタQ5がオフ、トラン
ジスタQ4がオンとなり、インバータ装置の発振を停止さ
せて無駄な消費電力を軽減し、動作の不安定を回避する
ことが提案されている。
方の電極に接続されたコンデンサC1の非電源側の端子と
直流電源Eの他方の電極との間に抵抗R4,R5の直列回路
を接続して、負荷回路の負荷時あるいは無負荷時の電圧
を検出し、その電圧検出出力により、負荷の有無を検出
し、無負荷の場合には、トランジスタQ5がオフ、トラン
ジスタQ4がオンとなり、インバータ装置の発振を停止さ
せて無駄な消費電力を軽減し、動作の不安定を回避する
ことが提案されている。
ところで、放電灯の2灯並列点灯装置のように、負荷
回路が2個以上存在する場合には、上記従来例の回路で
は、いずれか一方が無負荷になっただけで、インバータ
装置の出力が低減されてしまうという問題があった。
回路が2個以上存在する場合には、上記従来例の回路で
は、いずれか一方が無負荷になっただけで、インバータ
装置の出力が低減されてしまうという問題があった。
(考案の目的) 本考案は上述のような点に鑑みてなされたものであ
り、その目的とするところは、簡単な回路で無負荷状態
を検出でき、しかも、並列駆動される負荷のうち、いず
れかが動作可能な状態の場合には、動作を継続可能で、
且つ、すべての負荷が動作不能な状態の場合には、出力
を確実に抑制でき、危険な高電圧の発生を防止できるイ
ンバータ装置を提供することにある。
り、その目的とするところは、簡単な回路で無負荷状態
を検出でき、しかも、並列駆動される負荷のうち、いず
れかが動作可能な状態の場合には、動作を継続可能で、
且つ、すべての負荷が動作不能な状態の場合には、出力
を確実に抑制でき、危険な高電圧の発生を防止できるイ
ンバータ装置を提供することにある。
(考案の開示) 基本構成 第1図は本考案の基本構成を示すブロック図である。
同図に示すように、本考案のインバータ装置は、直列に
接続された2つのスイッチング素子Q1,Q2を直流電源E
に接続し、このスイッチング素子の一方に複数の負荷回
路1と1′をそれぞれコンデンサC1,C1′を介して並列
に接続して構成されたインバータ装置において、上記直
流電源Eの一方の電極に接続された上記各々のコンデン
サC1,C1′の非電源側の端子と直流電源Eの他方の電極
との間に、負荷回路1と1′の負荷時の電圧を検出する
電圧検出回路部3と3′をそれぞれ接続し、各電圧検出
回路部3と3′からの出力電圧の論理和に応じて上記ス
イッチング素子Q1,Q2の駆動を抑制する出力制御部4を
設けて成るものである。ここで、直流電源Eは交流電源
を整流平滑した定電圧電源などによって構成される。負
荷回路1と1′は、第2図に示すように、それぞれLC直
列共振回路AとA′を備え、このLC直列共振回路Aと
A′のコンデンサC2とC2′にそれぞれ負荷RとR′を並
列接続されているものである。ドライバ回路2は2つの
スイッチング素子Q1,Q2を交互にオンするようにスイッ
チングさせるための回路であり、自励式であっても他励
式であっても良い。電圧検出回路部3と3′は、負荷回
路1と1′の電圧をそれぞれ検出するための回路であ
り、負荷回路1と1′よりも高いインピーダンスの抵抗
素子などを用いた分圧回路などによって構成されてい
る。この電圧検出回路部3と3′の検出出力を出力制御
部4に送って、この出力制御部4によってドライバ回路
2の出力を制御するようにしている。出力制御部4の入
力部には、OR回路が設けられており、電圧検出回路部3
と3′の検出出力の論理和を電圧検出出力としている。
同図に示すように、本考案のインバータ装置は、直列に
接続された2つのスイッチング素子Q1,Q2を直流電源E
に接続し、このスイッチング素子の一方に複数の負荷回
路1と1′をそれぞれコンデンサC1,C1′を介して並列
に接続して構成されたインバータ装置において、上記直
流電源Eの一方の電極に接続された上記各々のコンデン
サC1,C1′の非電源側の端子と直流電源Eの他方の電極
との間に、負荷回路1と1′の負荷時の電圧を検出する
電圧検出回路部3と3′をそれぞれ接続し、各電圧検出
回路部3と3′からの出力電圧の論理和に応じて上記ス
イッチング素子Q1,Q2の駆動を抑制する出力制御部4を
設けて成るものである。ここで、直流電源Eは交流電源
を整流平滑した定電圧電源などによって構成される。負
荷回路1と1′は、第2図に示すように、それぞれLC直
列共振回路AとA′を備え、このLC直列共振回路Aと
A′のコンデンサC2とC2′にそれぞれ負荷RとR′を並
列接続されているものである。ドライバ回路2は2つの
スイッチング素子Q1,Q2を交互にオンするようにスイッ
チングさせるための回路であり、自励式であっても他励
式であっても良い。電圧検出回路部3と3′は、負荷回
路1と1′の電圧をそれぞれ検出するための回路であ
り、負荷回路1と1′よりも高いインピーダンスの抵抗
素子などを用いた分圧回路などによって構成されてい
る。この電圧検出回路部3と3′の検出出力を出力制御
部4に送って、この出力制御部4によってドライバ回路
2の出力を制御するようにしている。出力制御部4の入
力部には、OR回路が設けられており、電圧検出回路部3
と3′の検出出力の論理和を電圧検出出力としている。
以下、本考案の基本的な動作を説明する。負荷が片方
または両方とも接続されている状態においては、電圧検
出回路部3と3′の出力の一方または両方がHレベルで
あるため、出力制御部4のOR回路により電圧検出出力は
Hレベルとなって、出力制御部4はドライバ回路2を付
勢し、スイッチング素子Q1,Q2を連続して駆動するが、
無負荷時には、電圧検出回路部3と3′の両方の出力が
Lレベルであるため、出力制御部4のOR回路により電圧
検出出力はLレベルとなって、出力制御部4はドライバ
回路2を消勢し、スイッチング素子Q1,Q2の動作を抑制
させる。ここで、動作の抑制は、動作の停止を含む概念
である。
または両方とも接続されている状態においては、電圧検
出回路部3と3′の出力の一方または両方がHレベルで
あるため、出力制御部4のOR回路により電圧検出出力は
Hレベルとなって、出力制御部4はドライバ回路2を付
勢し、スイッチング素子Q1,Q2を連続して駆動するが、
無負荷時には、電圧検出回路部3と3′の両方の出力が
Lレベルであるため、出力制御部4のOR回路により電圧
検出出力はLレベルとなって、出力制御部4はドライバ
回路2を消勢し、スイッチング素子Q1,Q2の動作を抑制
させる。ここで、動作の抑制は、動作の停止を含む概念
である。
次に、本考案の具体的な実施例を説明する。
実施例1 第2図は本考案の一実施例の具体回路図である。直列
に接続されたトランジスタQ1,Q2は電源スイッチSWを介
して直流電源Eに接続されており、トランジスタQ1のコ
レクタにはコンデンサC1とC1′を介してそれぞれ負荷R
とR′が並列に接続されている。このコンデンサC1と
C1′は、後述するように2つのトランジスタQ1,Q2が交
互にオン,オフ動作した時に負荷RとR′に供給する電
圧を反転させたり、直流成分をカットして負荷RとR′
に交流成分(高周波電力)を供給する作用を有する。ま
た。負荷RとR′にはそれぞれコンデンサC2とC2′が並
列に接続され、更に、このコンデンサC2とC2′のコンデ
ンサC1,C1′とは反対側の端子にはそれぞれインダクタ
ンスL1とL1′が接続されてLC直列共振回路AとA′が構
成されている。ここに、2つのコンデンサC1,C2はC1≫
C2の関係を満たしており、同様にコンデンサC1′,C2′
はC1′≫C2′の関係を満たしており、コンデンサC1,
C1′は共振には関与しない。尚、LC直列共振回路Aと
A′を構成するコンデンサC2とC2′は負荷端子間に存在
する浮遊容量であっても良く、また負荷RとR′を放電
灯に選んだ場合には、インダクタンスL1とL1′は安定器
によって構成されていてもよい。
に接続されたトランジスタQ1,Q2は電源スイッチSWを介
して直流電源Eに接続されており、トランジスタQ1のコ
レクタにはコンデンサC1とC1′を介してそれぞれ負荷R
とR′が並列に接続されている。このコンデンサC1と
C1′は、後述するように2つのトランジスタQ1,Q2が交
互にオン,オフ動作した時に負荷RとR′に供給する電
圧を反転させたり、直流成分をカットして負荷RとR′
に交流成分(高周波電力)を供給する作用を有する。ま
た。負荷RとR′にはそれぞれコンデンサC2とC2′が並
列に接続され、更に、このコンデンサC2とC2′のコンデ
ンサC1,C1′とは反対側の端子にはそれぞれインダクタ
ンスL1とL1′が接続されてLC直列共振回路AとA′が構
成されている。ここに、2つのコンデンサC1,C2はC1≫
C2の関係を満たしており、同様にコンデンサC1′,C2′
はC1′≫C2′の関係を満たしており、コンデンサC1,
C1′は共振には関与しない。尚、LC直列共振回路Aと
A′を構成するコンデンサC2とC2′は負荷端子間に存在
する浮遊容量であっても良く、また負荷RとR′を放電
灯に選んだ場合には、インダクタンスL1とL1′は安定器
によって構成されていてもよい。
インダクタンスL1とL1′の負荷側とは反対側の端子
は、駆動トランスT1の1次巻線n1を介してトランジスタ
Q1,Q2の接続点に接続され、更に、駆動トランスT1の2
次巻線n2,n3はそれぞれが抵抗R1,R2を介して各トラン
ジスタQ1,Q2のベース・エミッタ間に接続されている。
また、駆動トランスT1の2次巻線n2,n3は、その極性を
逆にして、トランジスタQ1,Q2を交互にオン,オフさせ
る構成としており、この駆動トランスT1及びその付属回
路をもってドライバ回路2を構成している。コンデンサ
C1の負荷Rとの接続点と、直流電源Eの負荷端子との間
には、抵抗R4とR5との直列回路によって構成された分圧
回路が設けられており、これによって電圧検出回路部3
が構成されている。同様に抵抗R4′とR5′との直列回路
により電圧検出回路部3′が構成されている。ここに、
抵抗R4とR5は負荷Rに対して、また、抵抗R4′とR5′は
負荷R′に対して高インピーダンス値のものが選ばれて
いる。更に、抵抗R4とR5の接続点は抵抗R7を介して、ま
た抵抗R4′とR5′の接続点は抵抗R7′を介してOR回路G
の入力側に接続され、その出力側は、トランジスタQ5の
ベースに接続されており、トランジスタQ5のエミッタは
別のトランジスタQ4のエミッタと共通に接続されて直流
電源Eの負極端子側に接続されている。一方、トランジ
スタQ5のコレクタは抵抗R6を介して直流電源Eの正極端
子側に接続されるとともに、トランジスタQ4のベースに
接続されている。そして、トランジスタQ4のコレクタは
トランジスタQ2のベースに接続されている。トランジス
タQ4,Q5及びその付属回路は出力制御部4を構成するも
のである。
は、駆動トランスT1の1次巻線n1を介してトランジスタ
Q1,Q2の接続点に接続され、更に、駆動トランスT1の2
次巻線n2,n3はそれぞれが抵抗R1,R2を介して各トラン
ジスタQ1,Q2のベース・エミッタ間に接続されている。
また、駆動トランスT1の2次巻線n2,n3は、その極性を
逆にして、トランジスタQ1,Q2を交互にオン,オフさせ
る構成としており、この駆動トランスT1及びその付属回
路をもってドライバ回路2を構成している。コンデンサ
C1の負荷Rとの接続点と、直流電源Eの負荷端子との間
には、抵抗R4とR5との直列回路によって構成された分圧
回路が設けられており、これによって電圧検出回路部3
が構成されている。同様に抵抗R4′とR5′との直列回路
により電圧検出回路部3′が構成されている。ここに、
抵抗R4とR5は負荷Rに対して、また、抵抗R4′とR5′は
負荷R′に対して高インピーダンス値のものが選ばれて
いる。更に、抵抗R4とR5の接続点は抵抗R7を介して、ま
た抵抗R4′とR5′の接続点は抵抗R7′を介してOR回路G
の入力側に接続され、その出力側は、トランジスタQ5の
ベースに接続されており、トランジスタQ5のエミッタは
別のトランジスタQ4のエミッタと共通に接続されて直流
電源Eの負極端子側に接続されている。一方、トランジ
スタQ5のコレクタは抵抗R6を介して直流電源Eの正極端
子側に接続されるとともに、トランジスタQ4のベースに
接続されている。そして、トランジスタQ4のコレクタは
トランジスタQ2のベースに接続されている。トランジス
タQ4,Q5及びその付属回路は出力制御部4を構成するも
のである。
一方、直流電源Eと並列に抵抗R3とコンデンサC3の直
列回路を接続してあり、更にコンデンサC3と抵抗R3の接
続点と、トランジスタQ1,Q2の接続点との間には、ダイ
オードD3を接続している。このダイオードD3は図示する
ようにアノードを抵抗R3とコンデンサC3の接続点に接続
している。そして、抵抗R3とコンデンサC3の接続点とト
ランジスタQ2のベースとの間にはダイアックQ3を接続し
てあり、これらによってインバータ装置の起動回路6を
構成している。ここに、抵抗R3とコンデンサC3の直列回
路はダイアックQ3のトリガ回路を構成し、ダイオードD3
はダイアックQ3がブレークオーバーした後に、直流電源
Eから供給される電流を抵抗R3を介してトランジスタQ2
に直接導くバイパス回路を構成する。なお、トランジス
タQ1,Q2の各々には帰還ダイオードD1,D2を逆並列に接
続している。以上の等価回路を第3図に示す。
列回路を接続してあり、更にコンデンサC3と抵抗R3の接
続点と、トランジスタQ1,Q2の接続点との間には、ダイ
オードD3を接続している。このダイオードD3は図示する
ようにアノードを抵抗R3とコンデンサC3の接続点に接続
している。そして、抵抗R3とコンデンサC3の接続点とト
ランジスタQ2のベースとの間にはダイアックQ3を接続し
てあり、これらによってインバータ装置の起動回路6を
構成している。ここに、抵抗R3とコンデンサC3の直列回
路はダイアックQ3のトリガ回路を構成し、ダイオードD3
はダイアックQ3がブレークオーバーした後に、直流電源
Eから供給される電流を抵抗R3を介してトランジスタQ2
に直接導くバイパス回路を構成する。なお、トランジス
タQ1,Q2の各々には帰還ダイオードD1,D2を逆並列に接
続している。以上の等価回路を第3図に示す。
以下、本実施例の動作を、等価回路を参照しながら説
明する。
明する。
<両側負荷時の動作> 両側負荷時においては、第3図の等価回路は更に第4
図に示すように表すことができる。この場合、トランジ
スタQ1,Q2のスイッチング動作により、トランジスタ
Q1,Q2の両端に現れる電圧e1,e2は夫々第5図(b),
(c)に示すように、矩形波電圧となり、負荷RとR′
にはそれぞれのコンデンサC1とC1′によって直流成分が
カットされた第5図(e)に示すような電圧eRが印加さ
れる。尚、第5図(a)は直流電源Eの電圧e0=Eを示
す。ここに、コンデンサC1の両端電圧ec1はec1=e1−eR
で求まるから、コンデンサc1の両端電圧ec1はE/2とな
る。尚、第5図(d)に示したec1の波形においては、
わずかなリップルが含まれているが、このリップルはコ
ンデンサC1と負荷Rによる時定数C1・Rの値を大きくす
ることにより低減できる。また、LC直列共振回路Aの両
端電圧e3は、e3=e1−ec1により、更に、電圧検出回路
部3に加わる電圧e4は、e4=e2+e3により、それぞれ求
められて、第5図(f),(g)に示すような波形とな
り、e4=E/2が求まる。同様に、コンデンサC′の両端
電圧ec1′はE/2であり、LC直列共振回路A′の両端電圧
e3′は、e3′=e1−ec1′により、電圧検出回路部3′
に加わる電圧e4′は、e4′=e2+e3′によりそれぞれ求
められて、e4′=E/2が求まる。
図に示すように表すことができる。この場合、トランジ
スタQ1,Q2のスイッチング動作により、トランジスタ
Q1,Q2の両端に現れる電圧e1,e2は夫々第5図(b),
(c)に示すように、矩形波電圧となり、負荷RとR′
にはそれぞれのコンデンサC1とC1′によって直流成分が
カットされた第5図(e)に示すような電圧eRが印加さ
れる。尚、第5図(a)は直流電源Eの電圧e0=Eを示
す。ここに、コンデンサC1の両端電圧ec1はec1=e1−eR
で求まるから、コンデンサc1の両端電圧ec1はE/2とな
る。尚、第5図(d)に示したec1の波形においては、
わずかなリップルが含まれているが、このリップルはコ
ンデンサC1と負荷Rによる時定数C1・Rの値を大きくす
ることにより低減できる。また、LC直列共振回路Aの両
端電圧e3は、e3=e1−ec1により、更に、電圧検出回路
部3に加わる電圧e4は、e4=e2+e3により、それぞれ求
められて、第5図(f),(g)に示すような波形とな
り、e4=E/2が求まる。同様に、コンデンサC′の両端
電圧ec1′はE/2であり、LC直列共振回路A′の両端電圧
e3′は、e3′=e1−ec1′により、電圧検出回路部3′
に加わる電圧e4′は、e4′=e2+e3′によりそれぞれ求
められて、e4′=E/2が求まる。
したがって、負荷RとR′が共に存在する場合には、
電圧検出回路部3に生じる電圧e4はE/2となる。この電
圧は、第2図の分圧抵抗R4とR5により分圧され、その分
圧出力が出力制御部4に送られる。同様に負荷R′が存
在する場合には電圧検出回路部3′に生じる電圧e4′は
E/2となり、この電圧は第2図の分圧抵抗R4′とR5′に
より分圧され、その分圧出力が出力制御部4に送られ
る。出力制御部4では、OR回路Gの入力がどちらもHレ
ベルなので、出力もHレベルとなり、トランジスタQ5を
オンさせ、トランジスタQ4をオフさせることによってト
ランジスタQ2を動作可能にするので、インバータ装置の
発振動作が継続して行われることになる。
電圧検出回路部3に生じる電圧e4はE/2となる。この電
圧は、第2図の分圧抵抗R4とR5により分圧され、その分
圧出力が出力制御部4に送られる。同様に負荷R′が存
在する場合には電圧検出回路部3′に生じる電圧e4′は
E/2となり、この電圧は第2図の分圧抵抗R4′とR5′に
より分圧され、その分圧出力が出力制御部4に送られ
る。出力制御部4では、OR回路Gの入力がどちらもHレ
ベルなので、出力もHレベルとなり、トランジスタQ5を
オンさせ、トランジスタQ4をオフさせることによってト
ランジスタQ2を動作可能にするので、インバータ装置の
発振動作が継続して行われることになる。
<両側無負荷時の動作> 両側無負荷時においては、コンデンサC2のインピーダ
ンスがコンデンサC1のインピーダンスに比べて、また、
コンデンサC2′のインピーダンスがコンデンサC1′のイ
ンピーダンスに比べて極めて大なので、出力端子は開放
とみなすことができ、この場合の等価回路は第6図に示
すように表すことができる。つまり、コンデンサC1と電
圧検出回路部3、そして、コンデンサC1′と電圧検出回
路部3′による充電回路がそれぞれ構成され、これらの
充電回路に直流電源Eが加わるので、コンデンサC1と
C1′は直流電源Eにより電圧Eまで充電されることにな
り、各部の電圧e0,ec1とec1′,e4とe4′は、第7図
(a),(b),(c)に示すようになり、電圧検出回
路部3と3′での検出電圧e4とe4′は0レベルとなる。
したがって、この電圧e4とe4′により、第2図に示す抵
抗R5とR5′に加わる分圧電圧が出力制御部4に送られる
ことになる。この場合、出力制御部4では、OR回路Gの
入力がどちらもLレベルであるために、その出力はLレ
ベルとなり、トランジスタQ5のベース電流がなくなり、
トランジスタQ5はオフとなる。この結果、トランジスタ
Q4にベース電流が流れて、トランジスタQ2のベース・エ
ミッタ間を短絡する。かくして、トランジスタQ2はオフ
となるので、インバータ装置の発振動作が停止される。
ンスがコンデンサC1のインピーダンスに比べて、また、
コンデンサC2′のインピーダンスがコンデンサC1′のイ
ンピーダンスに比べて極めて大なので、出力端子は開放
とみなすことができ、この場合の等価回路は第6図に示
すように表すことができる。つまり、コンデンサC1と電
圧検出回路部3、そして、コンデンサC1′と電圧検出回
路部3′による充電回路がそれぞれ構成され、これらの
充電回路に直流電源Eが加わるので、コンデンサC1と
C1′は直流電源Eにより電圧Eまで充電されることにな
り、各部の電圧e0,ec1とec1′,e4とe4′は、第7図
(a),(b),(c)に示すようになり、電圧検出回
路部3と3′での検出電圧e4とe4′は0レベルとなる。
したがって、この電圧e4とe4′により、第2図に示す抵
抗R5とR5′に加わる分圧電圧が出力制御部4に送られる
ことになる。この場合、出力制御部4では、OR回路Gの
入力がどちらもLレベルであるために、その出力はLレ
ベルとなり、トランジスタQ5のベース電流がなくなり、
トランジスタQ5はオフとなる。この結果、トランジスタ
Q4にベース電流が流れて、トランジスタQ2のベース・エ
ミッタ間を短絡する。かくして、トランジスタQ2はオフ
となるので、インバータ装置の発振動作が停止される。
<片側無負荷時> 一方に負荷があり、他方が無負荷の場合には、上述の
ように、出力制御部4でOR回路Gの入力側の一方にHレ
ベル、他方にLレベルが入力されることになるので、電
圧検出出力はHレベルとなり、トランジスタQ5をオンさ
せ、トランジスタQ4をオフさせることによってトランジ
スタQ2を動作可能にし、インバータ回路の発振動作が継
続して行われることになる。
ように、出力制御部4でOR回路Gの入力側の一方にHレ
ベル、他方にLレベルが入力されることになるので、電
圧検出出力はHレベルとなり、トランジスタQ5をオンさ
せ、トランジスタQ4をオフさせることによってトランジ
スタQ2を動作可能にし、インバータ回路の発振動作が継
続して行われることになる。
以上のことから明らかなように、本実施例にあって
は、両側無負荷の場合にのみインバータ装置の発振動作
が停止されるものであり、両側負荷時や片側負荷時に
は、インバータ装置の発振動作が継続して行われるもの
である。したがって、例えば、放電灯の2灯並列点灯装
置に用いれば、いずれか1灯が正常な場合には、点灯動
作を継続するので、好都合である。
は、両側無負荷の場合にのみインバータ装置の発振動作
が停止されるものであり、両側負荷時や片側負荷時に
は、インバータ装置の発振動作が継続して行われるもの
である。したがって、例えば、放電灯の2灯並列点灯装
置に用いれば、いずれか1灯が正常な場合には、点灯動
作を継続するので、好都合である。
実施例2 第8図は本考案の他の実施例の回路図である。第2図
に示した実施例と対応する部分には、同一の符号を付し
て重複する説明を省略する。この実施例の特徴は、電圧
検出回路部3を構成する抵抗R4,R5にダイオードD4を直
列に接続したもので、ダイオードD4のアノードを負荷R
とコンデンサC1の接続点に接続し、カソードを抵抗R4に
接続している。また、同様に電圧検出回路部3′を構成
する抵抗R4′,R5′にダイオードD4′を直列に接続して
いる。また、抵抗R5とR5′にはそれぞれ並列に平滑コン
デンサC4とC4′を接続しており、このコンデンサC4と
C4′により、サージ電圧やリップル分を吸収してトラン
ジスタQ5の動作を安定で確実なものにしている。このよ
うな構成とすることにより、インバータ装置の動作時に
生じるサージ電圧などのノイズ成分を吸収し、インバー
タ装置の動作を安定にするものである。
に示した実施例と対応する部分には、同一の符号を付し
て重複する説明を省略する。この実施例の特徴は、電圧
検出回路部3を構成する抵抗R4,R5にダイオードD4を直
列に接続したもので、ダイオードD4のアノードを負荷R
とコンデンサC1の接続点に接続し、カソードを抵抗R4に
接続している。また、同様に電圧検出回路部3′を構成
する抵抗R4′,R5′にダイオードD4′を直列に接続して
いる。また、抵抗R5とR5′にはそれぞれ並列に平滑コン
デンサC4とC4′を接続しており、このコンデンサC4と
C4′により、サージ電圧やリップル分を吸収してトラン
ジスタQ5の動作を安定で確実なものにしている。このよ
うな構成とすることにより、インバータ装置の動作時に
生じるサージ電圧などのノイズ成分を吸収し、インバー
タ装置の動作を安定にするものである。
尚、前述の各実施例においては、両側無負荷時には出
力制御部4がトランジスタQ1,Q2の作動を停止させる構
成のものを示したに過ぎないが、本考案はこれらのもの
に限定されるものではない。例えば、無負荷時にはトラ
ンジスタQ1,Q2の動作を間欠的に行うものや、出力電圧
を所定値以下(例えば、前述した所定の電圧300V以下)
に強制的に低下させるものでも良く、要は無負荷時には
出力電圧を抑制し、消費電力を抑制するものであれば良
い。
力制御部4がトランジスタQ1,Q2の作動を停止させる構
成のものを示したに過ぎないが、本考案はこれらのもの
に限定されるものではない。例えば、無負荷時にはトラ
ンジスタQ1,Q2の動作を間欠的に行うものや、出力電圧
を所定値以下(例えば、前述した所定の電圧300V以下)
に強制的に低下させるものでも良く、要は無負荷時には
出力電圧を抑制し、消費電力を抑制するものであれば良
い。
(考案の効果) 本考案は上述のように、直列に接続された2つのスイ
ッチング素子を直流電源に接続し、このスイッチング素
子の一方に複数の負荷回路をそれぞれコンデンサを介し
て並列に接続して構成されたインバータ装置において、
上記直流電源の一方の電極に接続された上記各々のコン
デンサの非電源側の端子と直流電源の他方の電極との間
に、負荷回路の負荷時の電圧を検出する電圧検出回路部
をそれぞれ接続したから、電圧検出回路部においては、
負荷の有無が1,0信号の形で検出され、検出が確実に行
われるという利点があり、また、各電圧検出回路部から
の出力電圧の論理和に応じて上記スイッチング素子の駆
動を抑制する出力制御部を設けたから、並列駆動される
負荷のうち、いずれかが動作可能な状態の場合には、動
作を継続でき、且つ、すべての負荷が動作不能な状態の
場合には、インバータ装置の出力を確実に抑制できるの
で、無駄な消費電力を抑えることができるという効果が
ある。また、各負荷回路はLC直列共振回路と、このLC直
列共振回路のコンデンサに並列接続された負荷とから構
成されており、負荷が接続されているときには、LC共振
作用を利用して負荷に必要な電圧を供給できる半面、負
荷がすべて外れた場合には、LC共振作用が強くなり、高
電圧が発生することになって、危険であるが、本考案に
よれば、負荷がすべて外れた場合には、出力が抑制され
るので、高電圧の発生による不都合は確実に回避でき
る。更に、電圧検出回路部は、電圧を検出する方式であ
り、負荷電流を検出する電流検出方法を採用していない
ので、インバータ回路の動作に影響を与えることがない
という利点がある。
ッチング素子を直流電源に接続し、このスイッチング素
子の一方に複数の負荷回路をそれぞれコンデンサを介し
て並列に接続して構成されたインバータ装置において、
上記直流電源の一方の電極に接続された上記各々のコン
デンサの非電源側の端子と直流電源の他方の電極との間
に、負荷回路の負荷時の電圧を検出する電圧検出回路部
をそれぞれ接続したから、電圧検出回路部においては、
負荷の有無が1,0信号の形で検出され、検出が確実に行
われるという利点があり、また、各電圧検出回路部から
の出力電圧の論理和に応じて上記スイッチング素子の駆
動を抑制する出力制御部を設けたから、並列駆動される
負荷のうち、いずれかが動作可能な状態の場合には、動
作を継続でき、且つ、すべての負荷が動作不能な状態の
場合には、インバータ装置の出力を確実に抑制できるの
で、無駄な消費電力を抑えることができるという効果が
ある。また、各負荷回路はLC直列共振回路と、このLC直
列共振回路のコンデンサに並列接続された負荷とから構
成されており、負荷が接続されているときには、LC共振
作用を利用して負荷に必要な電圧を供給できる半面、負
荷がすべて外れた場合には、LC共振作用が強くなり、高
電圧が発生することになって、危険であるが、本考案に
よれば、負荷がすべて外れた場合には、出力が抑制され
るので、高電圧の発生による不都合は確実に回避でき
る。更に、電圧検出回路部は、電圧を検出する方式であ
り、負荷電流を検出する電流検出方法を採用していない
ので、インバータ回路の動作に影響を与えることがない
という利点がある。
第1図は本考案の基本構成を示すブロック回路図、第2
図は本考案の一実施例の具体回路図、第3図は同上の等
価回路図、第4図は同上の負荷時における等価回路図、
第5図は同上の動作波形図、第6図は同上の無負荷時に
おける等価回路図、第7図は同上の動作波形図、第8図
は本考案の他の実施例の具体回路図、第9図は従来例の
インバータ装置の概略回路図、第10図及び第11図は同上
の使用例を示す回路図、第12図は他の従来例の具体回路
図である。 1と1′は負荷回路、2はドライバ回路、3と3′は電
圧検出回路部、4は出力制御部、Eは直流電源、Rと
R′は負荷、GはOR回路である。
図は本考案の一実施例の具体回路図、第3図は同上の等
価回路図、第4図は同上の負荷時における等価回路図、
第5図は同上の動作波形図、第6図は同上の無負荷時に
おける等価回路図、第7図は同上の動作波形図、第8図
は本考案の他の実施例の具体回路図、第9図は従来例の
インバータ装置の概略回路図、第10図及び第11図は同上
の使用例を示す回路図、第12図は他の従来例の具体回路
図である。 1と1′は負荷回路、2はドライバ回路、3と3′は電
圧検出回路部、4は出力制御部、Eは直流電源、Rと
R′は負荷、GはOR回路である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−163582(JP,A) 特開 昭60−74391(JP,A) 特開 昭59−123199(JP,A) 特開 昭62−157696(JP,A)
Claims (1)
- 【請求項1】直列に接続された2つのスイッチング素子
を直流電源に接続し、このスイッチング素子の一方に複
数の負荷回路をそれぞれ直流成分カット用のコンデンサ
を介して並列に接続して構成されたインバータ装置であ
って、前記各負荷回路はLC直列共振回路と、このLC直列
共振回路のコンデンサに並列接続された負荷とから構成
されており、上記直流電源の一方の電極に接続された上
記各々の直流成分カット用のコンデンサの非電源側の端
子と直流電源の他方の電極との間に、負荷回路の負荷時
の電圧を検出する電圧検出回路部をそれぞれ接続し、各
電圧検出回路部からの出力電圧の論理和に応じて上記ス
イッチング素子の駆動を抑制する出力制御部を設けて成
ることを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987115710U JP2514146Y2 (ja) | 1987-07-28 | 1987-07-28 | インバ−タ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987115710U JP2514146Y2 (ja) | 1987-07-28 | 1987-07-28 | インバ−タ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6420699U JPS6420699U (ja) | 1989-02-01 |
JP2514146Y2 true JP2514146Y2 (ja) | 1996-10-16 |
Family
ID=31357610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987115710U Expired - Lifetime JP2514146Y2 (ja) | 1987-07-28 | 1987-07-28 | インバ−タ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2514146Y2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074391A (ja) * | 1983-09-30 | 1985-04-26 | 東芝ライテック株式会社 | 冷陰極放電灯点灯装置 |
JPH0634597B2 (ja) * | 1986-01-14 | 1994-05-02 | 松下電工株式会社 | インバ−タ装置 |
-
1987
- 1987-07-28 JP JP1987115710U patent/JP2514146Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6420699U (ja) | 1989-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5677602A (en) | High efficiency electronic ballast for high intensity discharge lamps | |
EP0715779B1 (en) | Circuit arrangement | |
JPH0521182A (ja) | 放電灯点灯装置および照明器具 | |
US4700287A (en) | Dual-mode inverter power supply | |
JP2006513539A (ja) | 回路配置 | |
JP2514146Y2 (ja) | インバ−タ装置 | |
JPH0479119B2 (ja) | ||
US20050275353A1 (en) | Circuit for the operation of light sources | |
JP3733675B2 (ja) | インバータ装置、放電灯点灯装置及び照明装置 | |
JPH0634597B2 (ja) | インバ−タ装置 | |
US8076864B2 (en) | Circuit configuration for starting and operating at least one discharge lamp | |
JP2818595B2 (ja) | 放電灯点灯装置 | |
US5343123A (en) | Series-resonant inverter ballast | |
JP3617362B2 (ja) | 電源装置 | |
JP2831057B2 (ja) | インバータ装置 | |
JP2001035679A (ja) | 放電灯点灯装置 | |
JPH088072A (ja) | 点灯装置 | |
JPH0479120B2 (ja) | ||
JP2710618B2 (ja) | 放電灯点灯装置 | |
JPH01246793A (ja) | 放電灯点灯装置 | |
JPH01258396A (ja) | 蛍光ランプ点灯装置 | |
JP3410611B2 (ja) | 電源装置 | |
JPS63245263A (ja) | 電源装置 | |
JPS63245280A (ja) | 電源装置 | |
JPH0997685A (ja) | 照明装置 |