JP2507179B2 - Display panel driving method - Google Patents
Display panel driving methodInfo
- Publication number
- JP2507179B2 JP2507179B2 JP32368590A JP32368590A JP2507179B2 JP 2507179 B2 JP2507179 B2 JP 2507179B2 JP 32368590 A JP32368590 A JP 32368590A JP 32368590 A JP32368590 A JP 32368590A JP 2507179 B2 JP2507179 B2 JP 2507179B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- display panel
- scanning
- signal
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は表示パネル、とくにアクティブマトリックス
型液晶パネル（以後、液晶パネルと呼ぶ）の駆動方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of a display panel, particularly an active matrix type liquid crystal panel (hereinafter referred to as a liquid crystal panel).
従来の技術 近年、液晶パネルは高密度・大容量化が可能であるた
め研究開発が盛んである。最近、縦480ドット横720ドッ
トの液晶パネルも実用化され、またハイビジョン用の液
晶パネルも試作されるようになってきた。2. Description of the Related Art In recent years, liquid crystal panels have been actively researched and developed because they can have high density and large capacity. Recently, a liquid crystal panel with 480 dots in the vertical direction and 720 dots in the horizontal direction has been put into practical use, and a high-definition liquid crystal panel has also been prototyped.
以下、従来の表示パネルの駆動装置について、ドライ
ブIC等の動作を中心にして図面を参照しながら説明す
る。第５図は従来の駆動装置に用いる集積回路化された
ドライブICの構成を示すブロック図、第６図はその動作
を示すタイミングチャートである。Hereinafter, a conventional display panel drive device will be described with reference to the drawings, focusing on the operation of a drive IC and the like. FIG. 5 is a block diagram showing the configuration of a drive IC integrated into a circuit used in a conventional drive device, and FIG. 6 is a timing chart showing its operation.
以下、液晶パネルに積載するドライブICについて説明
する。ドライブICは液晶パネルに形成された薄膜トラン
ジスタ（以後、TFTと呼ぶ）のゲートに電圧を印加し、T
FTをオン・オフ動作させる。前記TFTのゲートは液晶パ
ネルの走査信号に接続されており、通常、プラス電圧
（以後、オン電圧と呼ぶ）を印加することにより動作状
態となり、マイナス電圧（以後、オフ電圧と呼ぶ）を印
加することにより非動作状態となる。また、TFTをオン
状態にするために走査線にオン電圧を印加することを走
査線の選択と呼び、順次隣接した走査線にオン電圧を印
加、その印加位置を移動させていくことを走査と呼ぶ。
第５図において、51は片方向シフトレジスタ回路、52は
シフトレジスタ回路51からの出力信号をラッチするラッ
チ回路、53はラチ回路52の出力信号に基づき、信号出力
端子X1〜Xmにオン電圧またはオフ電圧を出力するドライ
ブ回路である。また、CKはシフトレジスタ回路51内に入
力されているデータを１ビットシフトさせるクロック入
力端子、SPはスタートパルスつまりシフトレジスタ回路
内にデータを入力するためのスタートパルス入力端子、
CAはシフトレジスタ回路内のデータが最終段にきたと
き、出力されるキャリーパルス入力端子である。LRはラ
ッチ制御端子であり、ＬレベルからＨレベルの立ち上が
りでシフトレジスタ回路の出力データがラッチされる。The drive IC mounted on the liquid crystal panel will be described below. The drive IC applies a voltage to the gate of a thin film transistor (hereinafter referred to as TFT) formed on the liquid crystal panel,
Turn the FT on and off. The gate of the TFT is connected to the scanning signal of the liquid crystal panel, and normally it is activated by applying a positive voltage (hereinafter referred to as ON voltage), and a negative voltage (hereinafter referred to as OFF voltage) is applied. As a result, it becomes inactive. In addition, applying an on-voltage to a scanning line to turn on a TFT is called scanning line selection, and applying an on-voltage to adjacent scanning lines in sequence and moving the application position are called scanning. Call.
In FIG. 5, 51 is a one-way shift register circuit, 52 is a latch circuit that latches the output signal from the shift register circuit 51, and 53 is an on-voltage at the signal output terminals X 1 to Xm based on the output signal of the latch circuit 52. Alternatively, the drive circuit outputs an off voltage. CK is a clock input terminal for shifting the data input in the shift register circuit 51 by 1 bit, SP is a start pulse, that is, a start pulse input terminal for inputting data in the shift register circuit,
CA is a carry pulse input terminal that is output when the data in the shift register circuit reaches the final stage. LR is a latch control terminal, and the output data of the shift register circuit is latched at the rise from L level to H level.
ENはイネーブル端子であり、Ｈレベルでラッチ回路の論
理出力状態に基づき信号出力端子にオン電圧またはオフ
電圧が出力され、Ｌレベルではラッチ回路の論理出力状
態によらず信号出力端子はすべてオフ電圧が出力され
る。EN is an enable terminal. At H level, ON voltage or OFF voltage is output to the signal output terminal based on the logic output state of the latch circuit, and at L level, all signal output terminals are OFF voltage regardless of the logic output state of the latch circuit. Is output.
以下、前記ドライブICの動作について第５図および第
６図を参照しながら説明する。なお、第６図は前記ドラ
イブICの動作を示すタイミングチャートである。シフト
レジスタ回路51はクロック入力端子CKより入力されるク
ロック信号の立ち上がりでデータを１ビットシフトさせ
る。通常、垂直走査の開始時にスタートパルス入力端子
よりスタートパルスが入力されることにより走査が開始
される。つまりシフトレジスタ回路は前記スタートパル
スをデータとして取り込み、クロックに同期させてデー
タを順次スタートさせる。シフトレジスタ回路51の最終
端まで前記データをシフトさせるキャリー出力端子より
キャリーパルスが出力される。また、ラッチ制御端子LR
はＬレベルに、イネーブル端子ENはＨレベルに固定して
使われる。そのためデータがシフトされていくにつれ
て、信号出力端子X1からXmに順次オン電圧が出力され
る。なお、オン電圧が出力されていない端子はオフ電圧
が出力される。The operation of the drive IC will be described below with reference to FIGS. 5 and 6. Incidentally, FIG. 6 is a timing chart showing the operation of the drive IC. The shift register circuit 51 shifts the data by 1 bit at the rising edge of the clock signal input from the clock input terminal CK. Normally, scanning is started by inputting a start pulse from the start pulse input terminal at the start of vertical scanning. That is, the shift register circuit takes in the start pulse as data and sequentially starts the data in synchronization with the clock. A carry pulse is output from the carry output terminal for shifting the data to the final end of the shift register circuit 51. Also, the latch control terminal LR
Is used at the L level and the enable terminal EN is fixed at the H level. Therefore, as the data is shifted, the ON voltage is sequentially output to the signal output terminals X 1 to Xm. The off voltage is output to the terminal to which the on voltage is not output.
このようなドライブICでは端子数の制限により、端子
数は数十である。したがって、数百におよび液晶の走査
線を駆動するために、複数個のドライブICを用いて駆動
回路を構成する。第７図はそのような液晶の駆動回路の
構成を示す回路図である。図において、複数個のドライ
ブICすなわち、71a,71b,…71c,71dが共通のクロック信
号が入力し、また、各ドライブICの出力端子は液晶の走
査線に接続される。ドライブIC71aのSP入力端子にSP信
号が入力され、そのCA出力が71bの入力端に接続され
る。同様にして、前段のCA出力が次段のSP信号入力に接
続される。このように構成された駆動回路について動作
を説明すると、ドライブIC71aが最後のXmの信号を出力
したのち、CA信号を出力する。次のクロックでドライブ
IC71bがそのCA信号をSP信号として入力し、Xm＋１からX
m＋ｍの信号を出力する。つぎにドライブIC71bはCA信号
を次のドライブICにSP信号として与える。このような動
作により最後のドライブIC71dまでが連続して信号を出
力する。第８図はこのようにして480本の液晶走査線を
駆動する回路の構成を示す模式図である。図において、
液晶パネルの表示領域32に設けられた走査線１〜480に
順次駆動パレスが与えられて１画面の走査が完了する。In such a drive IC, the number of terminals is several tens due to the limitation of the number of terminals. Therefore, in order to drive hundreds of liquid crystal scan lines, a drive circuit is configured using a plurality of drive ICs. FIG. 7 is a circuit diagram showing the configuration of such a liquid crystal drive circuit. In the drawing, a common clock signal is input to a plurality of drive ICs, that is, 71a, 71b, ... 71c, 71d, and the output terminal of each drive IC is connected to a scanning line of liquid crystal. The SP signal is input to the SP input terminal of the drive IC 71a, and its CA output is connected to the input terminal of 71b. Similarly, the CA output of the previous stage is connected to the SP signal input of the next stage. The operation of the drive circuit configured as described above will be described. The drive IC 71a outputs the CA signal after the last Xm signal is output. Drive at next clock
IC71b inputs the CA signal as SP signal, and Xm + 1 to X
Output m + m signal. Next, the drive IC 71b gives the CA signal to the next drive IC as the SP signal. By such an operation, the signals up to the last drive IC 71d continuously output signals. FIG. 8 is a schematic diagram showing the structure of a circuit for driving 480 liquid crystal scanning lines in this manner. In the figure,
The scan lines 1 to 480 provided in the display area 32 of the liquid crystal panel are sequentially provided with a drive pallet to complete the scanning of one screen.
第９図は液晶表示パネルの構成を示す平面図である。
図において91はドライブIC、92は信号ドライブICであ
る。また、93は表示エリアである。今、前記表示エリア
の画素数は縦480ドット、横720ドットとする。近年、液
晶パネルの表示画面を拡大投映する液晶投写型テレビが
注目を集めている。前記液晶投写型テレビを構成のため
には第９図に示す液晶パネルをＲ・Ｇ・Ｂ光変調用とし
て３枚用い、液晶パネル上の画像を同一スクリーン位置
に投映することにより行う。液晶投写型テレビはホーム
シアターとしてレーザディスク・VTRなどを接続するこ
とにより動画像を楽しむことができる。FIG. 9 is a plan view showing the structure of the liquid crystal display panel.
In the figure, 91 is a drive IC, and 92 is a signal drive IC. Further, 93 is a display area. Now, the number of pixels in the display area is 480 dots vertically and 720 dots horizontally. 2. Description of the Related Art In recent years, liquid crystal projection type televisions, which enlarge and project a display screen of a liquid crystal panel, have been attracting attention. In order to construct the liquid crystal projection type television, three liquid crystal panels shown in FIG. 9 are used for R, G, B light modulation, and an image on the liquid crystal panel is projected on the same screen position. A liquid crystal projection TV can be used as a home theater to enjoy moving images by connecting a laser disk, VTR, etc.
発明が解決しようとする課題 このように駆動される従来の液晶表示パネルをパーソ
ナルコンピュータのモニタ画面としても利用したいとい
う要望がある。たとえば、上記した縦480ドット、横720
ドットの表示パネルの中央にパーソナルコンピュータの
縦400ドット、横640ドットの画像を表示したいとき、そ
の位置関係は図の94で示すようになり、このような配置
は上下にそれぞれ40ドットの空白（黒表示）、左右にそ
れぞれ40ドットの空白を設けることで画像表示は可能で
ある。しかし、走査駆動の点で問題がある。すなわち、
垂直走査について考察すると、上下各40ドット行が黒表
示となるように画素電極に信号を書き込まなければなら
ない。以後、前記黒表示の書き込み動作を空白走査と呼
ぶ。一方、パーソナルコンピュータの映像信号におい
て、ブランキング期間1.93msecのうち、フロントポーチ
期間1.33msec、バックポーチ期間0.28msecであり、垂直
表示期間16.11msecと規定されているものがある。した
がって、縦400ドットとして１走査線に要する走査時間
Ｔは Ｔ＝16.11/400＝0.040275msecとなり、上下各40ドット
の空白走査に要する期間は 0.040275×80＝3.222msec となる。Problems to be Solved by the Invention There is a demand to utilize the conventional liquid crystal display panel driven in this way as a monitor screen of a personal computer. For example, the above vertical 480 dots, horizontal 720
When you want to display an image of 400 dots in the vertical direction and 640 dots in the horizontal direction of the personal computer in the center of the dot display panel, the positional relationship is as shown by 94 in the figure. Image display is possible by providing a blank of 40 dots on each side. However, there is a problem in scanning driving. That is,
Considering vertical scanning, it is necessary to write a signal to the pixel electrode so that each of the upper and lower 40-dot rows displays black. Hereinafter, the writing operation of the black display will be referred to as blank scanning. On the other hand, in a video signal of a personal computer, a blanking period of 1.93 msec includes a front porch period of 1.33 msec, a back porch period of 0.28 msec, and a vertical display period of 16.11 msec. Therefore, the scanning time T required for one scanning line with 400 dots in the vertical direction is T = 16.11 / 400 = 0.040275 msec, and the period required for the blank scanning of each of the upper and lower 40 dots is 0.040275 x 80 = 3.222 msec.
この期間長は前記映像信号のフロントポーチとバック
ポーチ期間の合計時間1.61msecを超える。したがって、
ポーチ期間だけで空白走査ができず、ブランキング期間
以上に及ぶ空白走査が必要になり、画像信号が一部分消
失することになる。本発明は上記問題を解決するもの
で、パーソナルコンピュータの画像表示もできる表示パ
ネルの駆動方法を提供することを目的とする。This period length exceeds 1.61 msec, which is the total time of the front porch and the back porch period of the video signal. Therefore,
Blank scanning cannot be performed only during the pouch period, blank scanning over the blanking period is required, and the image signal partially disappears. The present invention solves the above problems, and an object of the present invention is to provide a display panel driving method capable of displaying an image on a personal computer.
課題を解決するための手段 本発明は上記目的を達成するため、本発明の表示パネ
ルの駆動方法は表示パネルに印加する映像信号のブラン
キング期間の所定時間に、前記表示パネルの上端から下
端および表示パネルの下端から上端の両方向に走査し、
前記期間外に上端から下端もしくは下端から上端の一方
向に走査するものである。Means for Solving the Problems In order to achieve the above object, the present invention is directed to a display panel driving method, wherein a display panel is driven at a predetermined time of a blanking period of a video signal applied to the display panel from an upper end to a lower end of the display panel. Scan from the bottom edge of the display panel to the top edge,
Outside the period, scanning is performed in one direction from the upper end to the lower end or from the lower end to the upper end.
作用 本発明は上記構成により、シフトレジスタが表示パネ
ルの上端の所定数の走査信号線と下端所定数の走査信号
線とが同時に空白走査することで、通常の空白走査の半
分の時間で走査する。According to the present invention, with the above configuration, the shift register scans a predetermined number of scanning signal lines at the upper end of the display panel and a predetermined number of scanning signal lines at the lower end at the same time in the blank scanning, thereby performing scanning in half the time of the normal blank scanning. .
実施例 以下、本発明の一実施例の表示パネル駆動方法につい
て、図面を参照しながら説明する。Embodiment Hereinafter, a display panel driving method according to an embodiment of the present invention will be described with reference to the drawings.
まず、本発明の駆動方法に用いるドライブICについて
第２図を用いて説明する。図において11は双方向シフト
レジスタ回路、52はシフトレジスタ回路の出力信号をラ
ッチするラッチ回路、13はラッチ回路の出力信号に基づ
き信号出力端子X1〜Xmにオン電圧またはオフ電圧を出力
するドライブ回路である。また、CKはシフトレジスタ回
路内に入力されているデータを１ビット上方向または下
方向にシフトさせるクロック入力端子、SP1とSP2はスタ
ートパルスの入力端子またはキャリーパルスの出力端子
である。LRはラッチ制御端子、R/Lはシフトレジスタの
データシフト方向を切り換える端子であり、ここではＨ
レベルの入力により下方向にシフトし、また、Ｌレベル
の入力により上方向にシフトするものとする。また、RS
Tはリセット端子であり、Ｌレベルが入力されたとき次
のクロックの立ち上がりでシフトレジスタ回路内のデー
タを消去する。つまり、入力されたスタートパルスが消
去される。ラッチ回路12およびドライブ回路13の動作は
従来のドライブICのラッチ回路52およびドライブ回路53
と同様であるので説明は省略する。First, a drive IC used in the driving method of the present invention will be described with reference to FIG. In the figure, 11 is a bidirectional shift register circuit, 52 is a latch circuit that latches the output signal of the shift register circuit, and 13 is a drive that outputs ON voltage or OFF voltage to the signal output terminals X 1 to Xm based on the output signal of the latch circuit. Circuit. Further, CK is a clock input terminal for shifting the data input in the shift register circuit up or down by 1 bit, and SP1 and SP2 are start pulse input terminals or carry pulse output terminals. LR is a latch control terminal and R / L is a terminal for switching the data shift direction of the shift register.
It is assumed that a level input shifts downward, and an L level input shifts upward. Also RS
T is a reset terminal, which erases the data in the shift register circuit at the next rising edge of the clock when the L level is input. That is, the input start pulse is erased. The operation of the latch circuit 12 and the drive circuit 13 is performed by the latch circuit 52 and the drive circuit 53 of the conventional drive IC.
The description is omitted because it is similar to the above.
以下、前記ドライブICの動作について第２図および第
３図を参照しながら説明する。第３図はドライブICの動
作を示すタイミングチャートである。シフトレジスタ回
路11はクロック入力端子CKより入力されるクロック信号
の立ち上がりでデータを１ビットシフトさせる。通常、
垂直走査の開始時にスタートパルスSP1が入力されるこ
とにより走査が開始される。つまり、シフトレジスタ回
路は前記スタートパルスをデータとして取り込み、クロ
ックに同期させてデータを順次シフトさせる。シフト方
向はシフト方向制御端子R/Lの論理レベルで切り換えら
れる。シフト方向制御端子R/LにＨレベルが印加されて
いる際、シフトレジスタ回路11の最終段までデータをシ
フトさせると、スタートパルス入力端前記子SP2からキ
ャリーパルスが出力される。逆にシフト方向制御端子R/
LにＬレベルが印加されている際、シフトレジスタ回路1
1の最終段までデータをシフトさせると、スタートパル
ス入力端子SP1からキャリーパルスが出力される。な
お、通常イネーブル端子ENはＨレベルに固定して使われ
る。また、リセット端子RSTがＬレベルにすると、次の
クロックCKの立ち上がりでシフトレジスタ回路内のデー
タはクリアされる。つまり、リセットされたのちはシフ
トレジスタ回路内にはデータはなくなり、再びスタート
パルスが入力されるまでドライプICの信号出力端子X1〜
Xmはすべてオフ電圧出力となる。The operation of the drive IC will be described below with reference to FIGS. 2 and 3. FIG. 3 is a timing chart showing the operation of the drive IC. The shift register circuit 11 shifts the data by 1 bit at the rising edge of the clock signal input from the clock input terminal CK. Normal,
Scanning is started by inputting a start pulse SP1 at the start of vertical scanning. That is, the shift register circuit takes in the start pulse as data and sequentially shifts the data in synchronization with the clock. The shift direction is switched by the logic level of the shift direction control terminal R / L. When the data is shifted to the final stage of the shift register circuit 11 when the H level is applied to the shift direction control terminal R / L, a carry pulse is output from the start pulse input terminal child SP2. Conversely, shift direction control terminal R /
When L level is applied to L, shift register circuit 1
When the data is shifted to the final stage of 1, a carry pulse is output from the start pulse input terminal SP1. The enable terminal EN is normally fixed to H level and used. When the reset terminal RST is set to L level, the data in the shift register circuit is cleared at the next rising edge of the clock CK. In other words, after reset, there is no data in the shift register circuit, and until the start pulse is input again, the signal output terminal X 1 ~
All Xm are off-voltage output.
以下、本発明の表示パネルの駆動方法について図面を
参照しながら説明する。第１図は本発明の一実施例の表
示パネルの駆動方法を実現するための回路構成図であ
る。図において、31a,31b,31cおよび31dはドライブIC、
32は表示領域である。このとき、ドライブIC31d以外は
シフト方向制御端子R/Lおよびリセット入力端子RSTがＨ
レベルに固定されている。つまりドライブIC31a,31bお
よび31cは画面の上部から下部に走査される方向に設定
されており、ドライブIC31dはシフト方向およびデータ
のクリアが外部から制御できるようになっている。い
ま、表示パネルの縦のドット数を480ドットとし、パー
ソナルコンピュータの表示エリアの縦のドット数を400
ドットとして説明する。まず、ドライブIC31dのシフト
方向制御端子R/LにＬレベルが入力され、前記ICの走査
方向は画面の下端から上端に設定される。次に、スター
トパルスがドライブIC31aのスタートパルス入力端子SP1
とドライブIC31dのスタートパルス入力端子SP2に同時に
印加され、クロックにあわせてデータはシフトされる。
つまり、画面の上端から下端と、下端から上端の方向に
同時に走査される。走査本数は上端から40本分、下端部
から40本分走査される。その時の走査状態を第４図
（ａ）に示す。次に、リセット入力端子RSTはＬレベル
にされ、ドライブIC31dのデータは消去される。同時に
シフト方向制御端子R/LはＨレベルにされ、データのシ
フト方向は下方向にされる。したがって、画面下端部の
40本の走査線は選択されなくなる。一方、画面の上端部
からの走査は順次クロックに同期して行なわれ、440番
目の走査線まで走査される。その時の走査状態を第４図
（ｂ）に示す。前記440番目のラインまで走査される
と、ドライブIC31dは再びシフト方向制御端子R/LはＬレ
ベルにされ、ドライブIC31aにスタートパルス入力端子S
P1が入力されるとともに、ドライブIC31dのスタートパ
ルス入力端子SP2にもスタートパルスSP1が入力され、以
上の動作が繰り返される。The display panel driving method of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram for realizing a display panel driving method according to an embodiment of the present invention. In the figure, 31a, 31b, 31c and 31d are drive ICs,
32 is a display area. At this time, except the drive IC 31d, the shift direction control terminal R / L and the reset input terminal RST are at H level.
It is fixed at the level. That is, the drive ICs 31a, 31b, and 31c are set in the scanning direction from the upper part to the lower part of the screen, and the drive IC 31d can control the shift direction and the data clear from the outside. The number of vertical dots on the display panel is now 480, and the number of vertical dots on the display area of a personal computer is 400.
It will be described as a dot. First, the L level is input to the shift direction control terminal R / L of the drive IC 31d, and the scanning direction of the IC is set from the lower end to the upper end of the screen. Next, the start pulse is the start pulse input terminal SP1 of the drive IC 31a.
And are simultaneously applied to the start pulse input terminal SP2 of the drive IC 31d, and the data is shifted according to the clock.
That is, the screen is simultaneously scanned from the upper end to the lower end and from the lower end to the upper end. The number of scans is 40 from the upper end and 40 from the lower end. The scanning state at that time is shown in FIG. Next, the reset input terminal RST is set to L level, and the data in the drive IC 31d is erased. At the same time, the shift direction control terminal R / L is set to H level, and the data shift direction is set downward. Therefore, at the bottom of the screen
40 scan lines are no longer selected. On the other hand, scanning from the upper end of the screen is sequentially performed in synchronization with the clock, and scanning is performed up to the 440th scanning line. The scanning state at that time is shown in FIG. When the line up to the 440th line is scanned, the drive IC 31d again sets the shift direction control terminal R / L to the L level, and the drive IC 31a receives the start pulse input terminal S.
When P1 is input, the start pulse SP1 is also input to the start pulse input terminal SP2 of the drive IC 31d, and the above operation is repeated.
このように本発明の実施例の表示パネル駆動方法によ
れば、表示パネルを走査する駆動回路をリセット可能な
双方向シフトレジスタと前記シフトレジスタの走査出力
で表示パネルの複数の走査信号線に駆動電圧を供給する
ドライブ回路とで構成し、前記駆動回路は前記表示パネ
ルの上端の所定数の走査線の下方走査と下端の所定数の
走査線の上方走査とを同時に行って空白走査を行い、空
白走査の終了時点で上方走査を実行していたシフトレジ
スタのシフト方向を下方走査に切り換え、残りの走査信
号線の走査を下方に行うことにより、上下の空白走査時
間を通常走査時間の半分にでき、パーソナルコンピュー
タのポーチ期間内に空白走査を実行して画像を正常に表
示することができる。As described above, according to the display panel driving method of the embodiment of the present invention, the bidirectional shift register capable of resetting the driving circuit for scanning the display panel and the scanning output of the shift register drive the plurality of scanning signal lines of the display panel. And a drive circuit for supplying a voltage, wherein the drive circuit simultaneously performs a downward scan of a predetermined number of scan lines at the upper end of the display panel and an upward scan of a predetermined number of scan lines at the lower end to perform a blank scan, At the end of the blank scanning, the shift direction of the shift register that was performing the upward scanning was switched to the downward scanning, and the scanning of the remaining scanning signal lines was performed downward so that the upper and lower blank scanning times were halved of the normal scanning time. Thus, the blank scan can be executed within the pouch period of the personal computer to display the image normally.
発明の効果 以上の実施例から明らかなように本発明の表示パネル
の駆動方法は前記表示パネルの上端の所定数の走査線の
下方走査と下端の所定数の走査線の上方走査とを同時に
行って空白走査を行い、その終了時点で残りの走査信号
線の走査を下方に行うことにより、上下の空白走査時間
を通常走査時間の半分にでき、たとえば、パーソナルコ
ンピュータのブランキング期間内に空白走査を実行し
て、フィールドメモリを用いず画像を正常に表示するこ
とができる。As is apparent from the above embodiments, the display panel driving method of the present invention simultaneously performs downward scanning of a predetermined number of scanning lines at the upper end of the display panel and upward scanning of a predetermined number of scanning lines at the lower end of the display panel. By performing a blank scan by scanning, and by scanning the remaining scan signal lines downward at the end of the scan, the upper and lower blank scan times can be halved of the normal scan time. For example, the blank scan is performed during the blanking period of the personal computer. Then, the image can be normally displayed without using the field memory.
なお、本発明の表示パネルの駆動方法において、第２
図に示すドライブICを用いるように表現したが、これに
限定するものではなく従来のドーライブICとシフトレジ
スタ回路が双方向シフトレジスタ回路構成であれば、前
記ドライブICを用いても行える。前記ドライブICを用い
た場合は、リセット入力端子RSTがないため、シフトレ
ジスタのデータの消去は行えない。そこで、先の説明で
は画面の下端から40番目まで走査したとき、イネーブル
端子ENをＬレベルにして信号出力端子X1〜Xmをすべてオ
フ電圧出力状態にすればよい。他の動作は本発明の表示
パネルの駆動方法で説明したのと同様であるので省略す
る。In the display panel driving method of the present invention, the second
Although the drive IC shown in the drawing is used, the present invention is not limited to this, and the drive IC can be used if the conventional drive IC and shift register circuit have a bidirectional shift register circuit configuration. When the drive IC is used, there is no reset input terminal RST, so that the data in the shift register cannot be erased. Therefore, in the above description, when the 40th scan from the lower end of the screen is performed, the enable terminal EN is set to the L level and all the signal output terminals X 1 to Xm may be turned off. The other operations are the same as those described in the display panel driving method of the present invention, and will not be described.
また、表示パネルは液晶パネルであるように表現した
が、これに限定するものではなく、たとえばELパネルな
どであってもよいことは言うまでもない。Although the display panel is described as a liquid crystal panel, it is needless to say that the display panel is not limited to this and may be, for example, an EL panel.
第１図は本発明の一実施例の表示パネル駆動方法を実現
するための回路ブロック図、第２図は本発明の表示パネ
ルの駆動方法に用いるドライブICの構成を示すブロック
図、第３図は第２図に示すドライブICの動作を示すタイ
ミングチャート、第４図は本発明の一実施例の表示パネ
ルの駆動方法の動作の説明図、第５図は従来の表示パネ
ルのドライブICの構成を示すブロック図、第６図は従来
の表示パネル駆動装置のドライブICの動作を示すタイミ
ングチャート、第７図は従来の表示パネルの駆動方法を
説明するための回路ブロック図、第８図は従来の表示パ
ネルの駆動方法の説明図の動作を示すブロック図、第９
図は表示パネルの構成を示す平面図である。 31a,312b,31c,31d……ドライブIC（シフトレジスタとド
ライブ回路で構成したIC）、32……表示領域（表示パネ
ル）、33……駆動回路、X1〜X480……走査信号線、X1〜
Xp……上端の所定数の走査信号線、Xq〜X380……下端の
所定数の走査信号線、Xp+1〜Xq-1……画像走査信号線。FIG. 1 is a circuit block diagram for realizing a display panel driving method according to an embodiment of the present invention, FIG. 2 is a block diagram showing a configuration of a drive IC used in the display panel driving method of the present invention, and FIG. FIG. 4 is a timing chart showing the operation of the drive IC shown in FIG. 2, FIG. 4 is an explanatory view of the operation of the display panel driving method of one embodiment of the present invention, and FIG. 5 is a configuration of a conventional display panel drive IC. FIG. 6 is a timing chart showing the operation of the drive IC of the conventional display panel drive device, FIG. 7 is a circuit block diagram for explaining the conventional display panel drive method, and FIG. 9 is a block diagram showing the operation of the explanatory diagram of the display panel driving method of FIG.
The drawing is a plan view showing the structure of the display panel. 31a, 312b, 31c, 31d ...... drive IC (IC constituted by a shift register and drive circuits), 32 ...... Display area (display panel), 33 ...... driving circuit, X 1 to X 480 ...... scanning signal lines, X 1 ~
X p ... a predetermined number of scanning signal lines at the upper end, X q to X 380 ... a predetermined number of scanning signal lines at the lower end, X p + 1 to X q-1 ... image scanning signal lines.
Claims (2)
れた表示パネルにあって、前記パネルに印加する映像信
号のブランキング期間の所定時間に、前記表示パネルの
上端から下端および表示パネルの下端から上端の両方向
に走査し、前記期間外に上端から下端もしくは下端から
上端の一方向に走査することを特徴とする表示パネルの
駆動方法。1. A display panel in which a plurality of pixel electrodes are arranged in a matrix form, and at a predetermined time of a blanking period of a video signal applied to the panel, from the upper end to the lower end of the display panel and the lower end of the display panel. From the upper end to the lower end or from the lower end to the upper end outside the period, and a method for driving the display panel.
一電圧を印加することを特徴とする請求項１記載の表示
パネルの駆動方法。2. A display panel driving method according to claim 1, wherein the same voltage is applied to the pixel electrodes during scanning in both directions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32368590A JP2507179B2 (en) | 1990-11-26 | 1990-11-26 | Display panel driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32368590A JP2507179B2 (en) | 1990-11-26 | 1990-11-26 | Display panel driving method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04190388A JPH04190388A (en) | 1992-07-08 |
| JP2507179B2 true JP2507179B2 (en) | 1996-06-12 |
Family
ID=18157458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32368590A Expired - Fee Related JP2507179B2 (en) | 1990-11-26 | 1990-11-26 | Display panel driving method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507179B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI679624B (en) * | 2014-05-02 | 2019-12-11 | 日商半導體能源研究所股份有限公司 | Semiconductor device |
-
1990
- 1990-11-26 JP JP32368590A patent/JP2507179B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04190388A (en) | 1992-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100497703B1 (en) | Image display system and its driving method | |
| US7372442B2 (en) | Display device | |
| JPH09212139A (en) | Image display system | |
| JP2005189758A (en) | Display device and projection display apparatus | |
| JPH08123367A (en) | Device and method for processing image signal | |
| JPH0736406A (en) | Dot matrix display device and method for driving it | |
| JP2001051643A (en) | Display device and driving method | |
| JPH07140933A (en) | Method for driving liquid crystal display device | |
| JPH08122747A (en) | Liquid crystal display device and its driving method | |
| JP3202345B2 (en) | Liquid crystal display | |
| WO1998002773A1 (en) | Display device | |
| JP2507179B2 (en) | Display panel driving method | |
| JPH11175037A (en) | Liquid crystal display device | |
| JPH099180A (en) | Drive method for liquid crystal display device | |
| JP2776313B2 (en) | Liquid crystal display | |
| JPH11282437A (en) | Interface device of liquid-crystal display panel | |
| JPH0854601A (en) | Active matrix type liquid crystal display device | |
| JP2009042725A (en) | Method for driving display for solving moving afterimage in moving picture and driver using method | |
| KR100374378B1 (en) | Liquid crystal display and driving method for liquid crystal display | |
| JPH05119745A (en) | Driving integrated circuit for matrix type display device | |
| JPH07199864A (en) | Display device | |
| JP3826930B2 (en) | Liquid crystal display | |
| JP3360649B2 (en) | Liquid crystal display | |
| JPS61174586A (en) | Color display unit | |
| JP2752623B2 (en) | Driving method of TFT liquid crystal display device and TFT liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090402 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20100402 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |