JP2506348B2 - Computer system - Google Patents
Computer systemInfo
- Publication number
- JP2506348B2 JP2506348B2 JP61244381A JP24438186A JP2506348B2 JP 2506348 B2 JP2506348 B2 JP 2506348B2 JP 61244381 A JP61244381 A JP 61244381A JP 24438186 A JP24438186 A JP 24438186A JP 2506348 B2 JP2506348 B2 JP 2506348B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output control
- control circuit
- processor
- state information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概要〕 小型コンピュータシステムにおいて、プロセッサやマ
イクロプロセッサが制御する入出力制御回路等の動作状
態を示す情報を外部記憶装置に格納する場合、システム
構成に対応して、必要最小限の大きさの状態情報格納領
域を該外部記憶装置に設定することで、該外部記憶装置
の使用効率を向上させる。DETAILED DESCRIPTION OF THE INVENTION [Outline] In a small computer system, when information indicating an operating state of an input / output control circuit controlled by a processor or a microprocessor is stored in an external storage device, it is necessary according to the system configuration. By setting the state information storage area having the minimum size in the external storage device, the use efficiency of the external storage device is improved.
本発明は外部記憶装置を備え、或る要因発生に伴い、
該外部記憶装置の定められた領域に、プロセッサや入出
力制御回路等の動作状態を示す情報を格納する小型コン
ピュータシステムに係り、特に該外部記憶装置の定めら
れた領域を最小とする外部記憶装置の状態情報記録方式
に関する。The present invention includes an external storage device, and when a certain factor occurs,
The present invention relates to a small computer system that stores information indicating an operating state of a processor, an input / output control circuit, etc. in a defined area of the external storage device, and particularly to an external storage device that minimizes the defined area of the external storage device. State recording method.
近年、オフイスコンピュータ等の小型コンピュータシ
ステム（以下システムと略す）において、ローカルエリ
アネットワーク（LAN）、回線、入出力装置等を接続す
るインタフェースに、マイクロプロセッサが制御する入
出力制御回路が多数使用されるようになってきた。In recent years, in a small computer system such as office computer (hereinafter abbreviated as system), a large number of input / output control circuits controlled by a microprocessor are used as interfaces for connecting a local area network (LAN), lines, input / output devices, etc. It's starting to happen.
このようなマイクロプロセッサにより制御される入出
力制御回路には、マイクロプロセッサの動作状態にLA
N、回線、入出力装置等の動作状態を示す情報が貯えら
れており、又、主記憶にはシステムを制御するプロセッ
サの動作状態を示す情報も貯えられている。The input / output control circuit controlled by such a microprocessor is
Information indicating the operating state of N, lines, input / output devices, etc. is stored, and information indicating the operating state of the processor that controls the system is also stored in the main memory.
従って、システムダウン等の障害が発生した時、原因
解析のために、上記状態情報を読出すことは重要なこと
であり、通常外部記憶装置にシステムダウン等の要因発
生に伴い、この状態情報がプロセッサや入出力制御回路
から読出されて格納される。Therefore, it is important to read the above status information in order to analyze the cause when a failure such as a system down occurs. Normally, this status information is stored in the external storage device when a factor such as a system down occurs. It is read from the processor or the input / output control circuit and stored.
この場合、小型システムにおいては、外部記憶装置の
容量が比較的小さいため、この状態情報を記録する定め
られた領域は最小限とすることが望ましい。In this case, in a small system, the capacity of the external storage device is relatively small, so it is desirable to minimize the defined area for recording this state information.
第２図は従来の技術の一例を説明するブロック図であ
る。FIG. 2 is a block diagram illustrating an example of a conventional technique.
第２図は小さいシステムの一例で、プロセッサ１に主
記憶２が接続され、外部記憶装置として例えばディスク
８が入出力制御回路６を経てプロセッサ１に接続され
る。又、キーボード等の入力手段を持つ表示装置７が入
出力制御回路５を経てプロセッサ１に接続される。FIG. 2 shows an example of a small system in which a main memory 2 is connected to a processor 1 and a disk 8 as an external storage device is connected to the processor 1 via an input / output control circuit 6. A display device 7 having an input means such as a keyboard is connected to the processor 1 via the input / output control circuit 5.
このようなシステムでは、入出力制御回路５を制御す
るマイクロプロセッサの動作状態や表示装置７の状態を
示す情報が入出力制御回路５に貯えられており、主記憶
２にはプロセッサ１の動作状態を示す情報が貯えられて
いる。そして、これら状態情報は障害発生等により、入
出力制御回路６を経てディスク８の状態情報格納領域９
に格納される。In such a system, information indicating the operating state of the microprocessor controlling the input / output control circuit 5 and the state of the display device 7 is stored in the input / output control circuit 5, and the main memory 2 stores the operating state of the processor 1. The information indicating is stored. Then, these status information are passed through the input / output control circuit 6 due to a failure occurrence or the like, and the status information storage area 9 of the disk 8
Stored in.
第３図は従来の技術の他の一例を説明するブロック図
である。FIG. 3 is a block diagram for explaining another example of the conventional technique.
第３図は大きなシステムの一例で、プロセッサ１に主
記憶２が接続され、外部記憶装置として例えばディスク
８が入出力制御回路６を経てプロセッサ１に接続され
る。又、LANを接続して制御する入出力制御回路３、公
衆電話回線の如き回線を接続して制御する入出力制御回
路４、表示装置７を制御する入出力制御回路５等がプロ
セッサ１に接続される。FIG. 3 shows an example of a large system in which a main memory 2 is connected to a processor 1 and a disk 8 as an external storage device is connected to the processor 1 via an input / output control circuit 6. Further, an input / output control circuit 3 for connecting and controlling a LAN, an input / output control circuit 4 for connecting and controlling a line such as a public telephone line, an input / output control circuit 5 for controlling a display device 7, etc. are connected to the processor 1. To be done.
本例ではLANや回線は一つ示したのみであるが、大き
なシステムになると入出力制御回路が30を越えるものも
あり、これらの貯えている状態情報は大きな状態情報格
納領域９に格納される。Although only one LAN and one line are shown in this example, there are some input / output control circuits having more than 30 in a large system, and the stored state information is stored in the large state information storage area 9. .
従来の状態情報格納領域９の大きさは、第３図の如き
システムの最大構成を基準として割当てられており、第
２図の如くシステム構成が小さい場合も、状態情報格納
領域９の大きさは最大システム構成時と同一であった。The size of the conventional state information storage area 9 is assigned based on the maximum configuration of the system as shown in FIG. 3, and even if the system configuration is small as shown in FIG. It was the same as the maximum system configuration.
入出力制御回路に接続されるLAN、回線及び入出力装
置等を制御するため、マイクロプロセッサが貯える状態
情報の量は様々であり、ディスク８の容量に比し、状態
情報格納領域９が膨大なものとなっており、システム構
成の小さい場合には、ディスク８の使用効率が極端に悪
化するという問題がある。The amount of status information stored by the microprocessor for controlling the LAN, lines, and input / output devices connected to the input / output control circuit is various, and the status information storage area 9 is huge compared to the capacity of the disk 8. However, if the system configuration is small, there is a problem that the usage efficiency of the disk 8 is extremely deteriorated.
第１図は本発明の一実施例を示す回路のブロック図で
ある。FIG. 1 is a block diagram of a circuit showing an embodiment of the present invention.
1,2,6〜９は第２図と同様である。10〜12は入出力制
御回路の種類に応じて必要とする状態情報量を示す索引
情報、即ちID13〜15を夫々設けた入出力制御回路であ
る。1, 2, 6 to 9 are the same as in FIG. Reference numerals 10 to 12 are input / output control circuits provided with index information indicating the amount of state information required according to the type of input / output control circuit, that is, IDs 13 to 15, respectively.
プロセッサ１は初期設定時に、入出力制御回路10〜12
のID13〜15を読取り、ID13〜15が夫々示す状態情報量を
計算し、プロセッサ１の動作状態を示す情報量と合計し
て、ディスク８に設けられる状態情報格納領域９の容量
を決定する構成とする。When the processor 1 is initialized, the input / output control circuits 10-12
IDs 13 to 15 are read, and the amount of state information indicated by each of IDs 13 to 15 is calculated and summed with the amount of information indicating the operating state of the processor 1 to determine the capacity of the state information storage area 9 provided in the disk 8. And
上記構成とすることにより、プロセッサ１は入出力制
御回路10〜12のID13〜15から得られる状態情報量から、
最適な状態情報格納領域９の大きさを決定することが可
能となるため、状態情報格納領域９をシステム構成に対
応して必要最小限の大きさとすることが出来る。With the above configuration, the processor 1 determines from the state information amount obtained from the IDs 13 to 15 of the input / output control circuits 10 to 12,
Since the optimum size of the state information storage area 9 can be determined, the size of the state information storage area 9 can be set to the minimum necessary size corresponding to the system configuration.
第１図において、プロセッサ１は初期設定時に、入出
力制御回路６を経てディスク８からプログラムを主記憶
２にローディングする。そして、主記憶２から読出した
プログラムの指示に基づき、入出力制御回路10〜12のID
13〜15を夫々読取り、該ID13〜15に記録されている各入
出力制御回路毎に必要とする状態情報量の合計を算出す
る。In FIG. 1, the processor 1 loads a program from the disk 8 into the main memory 2 via the input / output control circuit 6 at the time of initialization. Then, based on the instructions of the program read from the main memory 2, the IDs of the input / output control circuits 10 to 12
13 to 15 are read, and the total amount of status information required for each input / output control circuit recorded in the IDs 13 to 15 is calculated.
次に、プロセッサ１は主記憶２に貯える状態情報量
と、上記算出した状態情報量とを合計し、必要最小限の
状態情報格納領域９の大きさを算出する。Next, the processor 1 sums the amount of state information stored in the main memory 2 and the calculated amount of state information, and calculates the size of the minimum necessary state information storage area 9.
続いて、プロセッサ１は入出力制御回路６を経てディ
スク８上に、上記算出した大きさの状態情報格納領域９
を設定する。Subsequently, the processor 1 passes through the input / output control circuit 6 and stores the status information storage area 9 of the calculated size on the disk 8.
Set.
プロセッサ１は状態情報格納領域９の設定が完了する
と、入出力制御回路10を経てLANを構成する各装置との
データ転送を行い、入出力制御回路11を経て回線に接続
される装置とのデータ転送を行い、入出力制御回路12を
経て表示装置７にデータを表示させる。When the setting of the status information storage area 9 is completed, the processor 1 transfers data with each device constituting the LAN via the input / output control circuit 10, and transfers data with the device connected to the line via the input / output control circuit 11. Data is transferred and the data is displayed on the display device 7 via the input / output control circuit 12.
これらの動作に伴いプロセッサ１は状態情報を主記憶
２に貯え、マイクロプロセッサで制御される入出力制御
回路10〜12は夫々の状態情報を内部に貯える。Along with these operations, the processor 1 stores the state information in the main memory 2, and the input / output control circuits 10 to 12 controlled by the microprocessor internally store the respective state information.
ここで、障害が発生しシステムを停止させる必要が発
生すると、プロセッサ１は主記憶２に貯えた状態情報
と、入出力制御回路10〜12が貯えた状態情報を入出力制
御回路６を経てディスク８の状態情報格納領域９に転送
して記録させる。Here, when a failure occurs and it is necessary to stop the system, the processor 1 passes the status information stored in the main memory 2 and the status information stored in the input / output control circuits 10 to 12 to the disk via the input / output control circuit 6. It is transferred to the state information storage area 9 of No. 8 and recorded.
以上説明した如く、本発明はシステム構成に必要な最
小限の大きさの状態情報格納領域を各システム毎に設定
することが可能なため、ディスクの使用効率を向上させ
ることが出来る。As described above, according to the present invention, the minimum size of the status information storage area necessary for the system configuration can be set for each system, so that the disk usage efficiency can be improved.
第１図は本発明の一実施例を示す回路のブロック図、 第２図は従来の技術の一例を説明するブロック図、 第３図は従来の技術の他の一例を説明するブロック図で
ある。 図において、 １はプロセッサ、２は主記憶、 ３〜6,10〜12は入出力制御回路、 ７は表示装置、８はディスク、 ９は状態情報格納領域、 13〜15はIDである。FIG. 1 is a block diagram of a circuit showing an embodiment of the present invention, FIG. 2 is a block diagram illustrating an example of a conventional technique, and FIG. 3 is a block diagram illustrating another example of a conventional technique. . In the figure, 1 is a processor, 2 is a main memory, 3 to 6 and 10 to 12 are input / output control circuits, 7 is a display device, 8 is a disk, 9 is a state information storage area, and 13 to 15 are IDs.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 信義 川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 小谷田 重則 川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 中野 伊智郎 川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 平井 義郎 川崎市中原区上小田中1015番地 富士通 株式会社内 (56)参考文献 特開 昭55−118120（ＪＰ，Ａ) 特開 昭58−96486（ＪＰ，Ａ) 特開 昭60−201461（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Nobuyoshi Sato 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Fujitsu Limited (72) Inventor Shigenori Oyata 1015, Uedaka, Nakahara-ku, Kawasaki City, Fujitsu Limited (72) Inventor Ichiro Nakano 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Fujitsu Limited (72) Inventor Yoshiro Hirai 1015 Kamiotanaka, Nakahara-ku, Kawasaki-shi, Fujitsu Limited (56) Reference JP-A-55-118120 (JP, A) Kai 58-96486 (JP, A) JP 60-201461 (JP, A)
Claims (1)
し、該状態情報格納領域にプロセッサと入出力制御回路
の動作状態を示す情報を格納するコンピュータシステム
であって、 入出力制御回路は必要とする状態情報量を示す索引情報
を記憶する記憶手段を備え、 プロセッサは、コンピュータシステムの初期設定時に、
当該プロセッサの動作状態を示す情報量と、前記記憶手
段から読み取った索引情報から算出された入出力制御回
路の状態情報量との合計結果にもとづいて算出された必
要最小限の容量の状態情報格納領域を前記外部記憶装置
上に設定することを特徴とするコンピュータシステム。1. A computer system in which a state information storage area is set in an external storage device, and information indicating operating states of a processor and an input / output control circuit is stored in the state information storage area, wherein an input / output control circuit is required. And a storage unit for storing index information indicating the amount of state information,
State information storage of the minimum necessary capacity calculated based on the total result of the amount of information indicating the operating state of the processor and the amount of state information of the input / output control circuit calculated from the index information read from the storage means. A computer system, wherein an area is set on the external storage device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244381A JP2506348B2 (en) | 1986-10-15 | 1986-10-15 | Computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244381A JP2506348B2 (en) | 1986-10-15 | 1986-10-15 | Computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398748A JPS6398748A (en) | 1988-04-30 |
| JP2506348B2 true JP2506348B2 (en) | 1996-06-12 |
Family
ID=17117838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61244381A Expired - Fee Related JP2506348B2 (en) | 1986-10-15 | 1986-10-15 | Computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506348B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50118120A (en) * | 1974-03-04 | 1975-09-16 | ||
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
| JPS5896486A (en) * | 1981-12-03 | 1983-06-08 | Fujitsu Ltd | Automatic producing system for system constitution managing data |
| JPS60201461A (en) * | 1984-03-26 | 1985-10-11 | Fujitsu Ltd | System configuration recognizing system |
-
1986
- 1986-10-15 JP JP61244381A patent/JP2506348B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398748A (en) | 1988-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2506348B2 (en) | Computer system | |
| US6209001B1 (en) | Back-up system capable of performing back-up operation at optional time | |
| JP3425355B2 (en) | Multiple write storage | |
| JPH06274280A (en) | Method for setting up system environment | |
| JPH0227596A (en) | Semiconductor memory | |
| JP2527814B2 (en) | Instruction processing system | |
| JP3098414B2 (en) | Load module storage method | |
| JPH0349075A (en) | Information terminal equipment | |
| JPS5840211B2 (en) | Kiokusouchichiseigiyohoushiki | |
| JPS5849903B2 (en) | Computer parallel connection system | |
| JPS6349837A (en) | Setting system for terminal attribute | |
| JPH05250243A (en) | Data processing system for extended storage device | |
| JPH10283231A (en) | Data processor | |
| JPS6349817B2 (en) | ||
| JPS59114657A (en) | Memory interface circuit of microcomputer | |
| JP2507399B2 (en) | Database equipment | |
| JPH02270046A (en) | History information control system for on-line data base system | |
| JPH0290795A (en) | Time divisional switch control system | |
| JPH01145745A (en) | Exclusive control method for file access | |
| JP2001125753A (en) | Disk array device | |
| JPS6358661A (en) | Identifying circuit for type of floppy disk | |
| JPH0635626A (en) | Memory card device | |
| JPS5842487B2 (en) | Program loading method | |
| JPH09152943A (en) | Disk controller | |
| JPH0436412B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |