JPS60201461A - System configuration recognizing system - Google Patents
System configuration recognizing systemInfo
- Publication number
- JPS60201461A JPS60201461A JP59057672A JP5767284A JPS60201461A JP S60201461 A JPS60201461 A JP S60201461A JP 59057672 A JP59057672 A JP 59057672A JP 5767284 A JP5767284 A JP 5767284A JP S60201461 A JPS60201461 A JP S60201461A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- address
- bus
- mounting position
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
Description
【発明の詳細な説明】
(a)発明の技術分野
本発明は計算機システムの構成制御方式に係り、特にシ
ステムの周辺装置等の実装状態を自動認識する方式に関
する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a configuration control method for a computer system, and more particularly to a method for automatically recognizing the mounting state of peripheral devices, etc. of the system.
(bl技術の背景
計算機システムの性能/価格比の目覚ましい改善により
、低価格で実用性の高いシステムが提供され、多数の所
謂オフィス内等で大量に使用されるようになってきた。(Background of BL technology) Due to the remarkable improvement in the performance/price ratio of computer systems, low-cost and highly practical systems have been provided, and these systems have come to be used in large quantities in many so-called offices.
それらのシステムには一般に使用可能な周辺装置等が各
種多様に存在し、システム設置者が、必要とする周辺装
置等の種類及び数量を選択できること、即ちシステム構
成の多様性を有することが望まれる。このようなシステ
ムの管理プログラム等が周辺装置等を適切に制御するに
は、設置システムごとのシステム構成に関する情報が必
要である。These systems generally have a wide variety of peripheral devices that can be used, and it is desirable for system installers to be able to select the type and quantity of peripheral devices that they need, that is, to have a variety of system configurations. . In order for a management program or the like of such a system to appropriately control peripheral devices, etc., information regarding the system configuration of each installed system is required.
101従来技術と問題点
第1図はこのような計算機システムの一例を示すブロッ
ク図である。システムの本体部1は中央処理装置(CP
U)io、主記憶装置12、主記憶管理装置14及び各
種アダプタ16−O116−1〜16−Nよりなり、C
PUl01主記憶管理装置14及び各種アダプタ16−
0.16−1〜16−NはIOババス8に接続される。101 Prior Art and Problems FIG. 1 is a block diagram showing an example of such a computer system. The main body 1 of the system is a central processing unit (CP).
U) io, main storage device 12, main storage management device 14, and various adapters 16-O116-1 to 16-N, C
PU101 main memory management device 14 and various adapters 16-
0.16-1 to 16-N are connected to the IO bus 8.
10バス18は、CPUI O及びアダプタ16−0.
16−1等が主記憶管理装置14を経て主記憶装置12
ヘアクセスし、データを転送する為、及びCPU10と
アダプタ16−0.16−1等との間の通信の為に使用
される。10 bus 18 includes CPU I O and adapters 16-0.
16-1 etc. are connected to the main memory device 12 via the main memory management device 14.
It is used for accessing and transferring data, and for communication between the CPU 10 and the adapter 16-0.16-1, etc.
アダプタ16−0.16−1等は、それぞれ例えば磁気
ディスク装置20、ディスプレイ端末22、プリンタ2
4等の周辺装置を接続して、それらを制御する。従って
通常は、アダプタ16−0.16−1等は接続する周辺
装置の機種等に応じて異なる。The adapters 16-0.
Connect peripheral devices such as 4 and control them. Therefore, the adapter 16-0, 16-1, etc. usually differs depending on the type of peripheral device to be connected.
周辺装置とのデータ入出力等を行う場合には、所要の周
辺装置及びそのアダプタへ指令情報を与える必要がある
。そのために、各アダプタにはデバイス・アドレスが予
め設定され、CPUl0は所要のデバイス・アドレスを
10バス18で送って、アダプタ16−0〜16−Nの
1つを指定し、次いでそのアダプタへ指令情報を送る。When performing data input/output with peripheral devices, it is necessary to provide command information to the required peripheral devices and their adapters. To this end, each adapter is preset with a device address, and the CPU 10 sends the required device address on the 10 bus 18 to designate one of the adapters 16-0 to 16-N, and then commands that adapter. Send information.
アダプタ16−0〜16−Nは該指令情報を解釈して、
接続されている周辺装置の制御、及び周辺装置と主記憶
装置12又はCPUI Oとの間のデータ転送の中継制
御等を行う。The adapters 16-0 to 16-N interpret the command information and
It controls the connected peripheral devices and relays data transfer between the peripheral devices and the main storage device 12 or the CPU I/O.
CPUl0で実行されるプログラムが、このような制御
を適切に行うためには、アダプタに所定のデバイス・ア
ドレスが設定され、又プログラムには、このシステムで
可能なすべてのデバイス・アドレスについて、アダプタ
(及び対応周辺装置)が実装されているか否か、及び実
装されている場合にはその機種等の情報が知らされなけ
ればならない。In order for the program executed on CPU10 to appropriately perform such control, a predetermined device address must be set for the adapter, and the program must be able to configure the adapter ( and compatible peripheral devices) are installed, and if so, information such as the model must be informed.
従来、このようなシステム構成情報は、システム管理者
等が設置システムごとに予め作成して、管理プログラム
等と共に適当な記憶装置に格納しておき、所謂初期プロ
グラム・ロードにおいて主記憶袋W12ヘロードするこ
とにより、関連プログラムに利用可能とした。Conventionally, such system configuration information is created in advance by a system administrator or the like for each installed system, stored in an appropriate storage device together with a management program, etc., and loaded into the main memory bag W12 during a so-called initial program load. This makes it available for related programs.
しかし、このような構成情報でもしばしば作成上の誤り
があるので、システムを稼働して試験し訂正する等の作
業を必要とし、システムの使用開始時期を遅延させる一
要因であった。更に、前記のように大量のシステムが、
オフィス等で計算機の専門家でない使用者に直接使われ
ることが多くなると、上記のようなシステムごとの構成
情報を作成/試験することは、利用者、提供者何れにと
っても困難となり、その改善が望まれていた。However, since even such configuration information often contains errors in its creation, it is necessary to run the system, test it, and make corrections, which is one factor that delays the start of use of the system. Furthermore, as mentioned above, a large number of systems
When computers are often used directly by users who are not experts in offices, etc., it becomes difficult for both users and providers to create and test configuration information for each system as described above, and improvements are required. It was wanted.
そのために、例えば選択可能なシステム構成の種類を少
数として、それらの固定的な構成情報を提供者が作成し
て置くことも行われるが、利用者の選択可能性を制限す
る欠点があり、適当な対策が無かった。For this purpose, for example, providers may create fixed configuration information for a small number of selectable system configuration types, but this has the disadvantage of limiting the user's selectability, so it is not appropriate to There was no countermeasure.
(d)発明の目的
本発明の目的は、上記の従来システムにおけるこれらの
問題点を除き、設置システムごとのシステム構成情報を
人手によって作成/試験する必要のない、システム構成
認識方式を提供するにある。(d) Purpose of the Invention The purpose of the present invention is to provide a system configuration recognition method that eliminates the need to manually create/test system configuration information for each installed system, while eliminating the above-mentioned problems in the conventional system. be.
(e1発明の構成
この目的は本発明によれば、1又は複数のアダプタ装着
位置を有し、該アダプタに周辺装置等を接続する計算機
システムの構成制御方式において、各アダプタ装着位置
に、それぞれ固有のアドレスを付与する手段、該アドレ
スによって該当アダプタ装着位置に装着されたアダプタ
を選択的に指定する手段、アダプタに設けられ、該指定
に応答して該アダプタに固有の情報を送出する手段、及
び該情報によって該アダプタの属性を認識する手段を有
し、特に各アダプタがプリント板に実装され、各プリン
ト板装着位置にアダプタ用プリント板を装着する。こと
によって、自動的に上記アドレスを設定できるようにし
た、システム構成認識方式によって達成される。(e1 Structure of the Invention) According to the present invention, in a configuration control method for a computer system that has one or more adapter mounting positions and connects peripheral devices etc. to the adapter, each adapter mounting position has a unique means for assigning an address to the adapter, means for selectively specifying the adapter mounted at the corresponding adapter mounting position by the address, means provided in the adapter for transmitting information specific to the adapter in response to the designation; It has means for recognizing the attributes of the adapter based on the information, and in particular, each adapter is mounted on a printed board and a printed board for the adapter is mounted at each printed board mounting position.By this, the above address can be automatically set. This is achieved through a system configuration recognition method.
即ち、装着位置で決まるアドレスは全システムに共通で
あり、このアドレスによってアダプタにアクセスするこ
とにより、アダプタが実装されていればその種類等を示
す情報を得て、それによりアダプタの属性を認識するこ
とができる。In other words, the address determined by the mounting position is common to all systems, and by accessing the adapter using this address, if the adapter is installed, information indicating its type etc. can be obtained, and the attributes of the adapter can be recognized from this. be able to.
また、アダプタからの応答が無いことによって指定の装
着位置が未実装であることを知ることができ、従ってそ
れらによって、誤りの無いシステム構成情報を自動的に
作成することは容易であり、この過程に人手による処理
の必要はない。In addition, if there is no response from the adapter, it can be known that the specified mounting position is not implemented, so it is easy to automatically create error-free system configuration information based on this information, and this process There is no need for manual processing.
(f)発明の実施例
第1図のシステム例は、本発明によるシステムにおいて
も同様に適用される。但し本発明において、アダプタ1
6−1〜16−Nに若干の回路が新たに付加され、これ
を利用する管理プログラムの追加が必要である。(f) Embodiment of the Invention The system example shown in FIG. 1 is similarly applicable to the system according to the present invention. However, in the present invention, adapter 1
Some new circuits have been added to 6-1 to 16-N, and it is necessary to add a management program to utilize them.
第2図は本発明に関連するアダプタ回路を示すブロック
図である。この例において、アダプタはプリント板30
に搭載され、コネクタ31に挿入することによって、第
1図のIOババス8との接続ができる。10バスはデー
タ・バス32、アドレス・バス33及び制御バス34等
からなる。FIG. 2 is a block diagram showing an adapter circuit related to the present invention. In this example, the adapter is connected to the printed board 30.
By inserting it into the connector 31, connection to the IO bus 8 shown in FIG. 1 can be made. The 10 buses include a data bus 32, an address bus 33, a control bus 34, and the like.
アダプタを装着できるコネクタは複数あり、例えばコネ
クタ31と並行して配置され、それらの10バス接続端
子等はすべて並列接続されていて、アダプタの種類によ
って装着位置が制限されることはない。但し、各コネク
タの一部端子はアドレス設定端子35として使うために
、コネクタごとに異なる配線がされる。There are a plurality of connectors to which the adapter can be attached, for example, they are arranged in parallel with the connector 31, and their 10 bus connection terminals are all connected in parallel, and the attachment position is not limited by the type of adapter. However, since some terminals of each connector are used as address setting terminals 35, different wiring is provided for each connector.
例えばこのシステムが32個のアダプタ用コネクタを有
するとすると、アドレス表示に必要な5ビツトに対応し
て、各コネクタの5個の端子をアドレス設定端子とし、
端子35として例示するように、アドレス表示ビットを
「0」にすべきビットに対応する端子のみに、例えば地
気を接続する。For example, if this system has 32 adapter connectors, 5 terminals of each connector are used as address setting terminals, corresponding to the 5 bits required for address display.
As illustrated as the terminal 35, for example, earth is connected only to the terminal corresponding to the bit whose address display bit should be set to "0".
この配線は32個のコネクタのすべてがそれぞれ異なる
アドレスとなるような仕方で固定的に施しておく。This wiring is fixed in such a way that all 32 connectors have different addresses.
コネクタのアドレス設定端子35と接続するプリント板
側の回路36はコネクタで地気されていない端子が「1
」信号になるように信号電位を与え、それら5ビツトの
信号線37はアドレス判定回路38の入力となる。The circuit 36 on the printed board side that connects to the address setting terminal 35 of the connector is
” signal, and these 5-bit signal lines 37 serve as inputs to an address determination circuit 38.
CPUl0は構成を認識するために、IOババス8の制
御バス34に属性転送指令の制御信号を、アドレス・バ
ス33にはプリント板装着位置アドレス(例では5ビツ
ト)を送出する。制御バス34の信号は実装されている
アダプタ・プリント板全部のデコード回路39でデコー
ドされ、アドレス判定回路38を制御する信号を出力す
る。その信号により、アドレス判定回路38では装着位
置アドレス信号37とアドレス・バス33の信号との比
較が実行される。In order to recognize the configuration, the CPU 10 sends an attribute transfer command control signal to the control bus 34 of the IO bus 8 and a printed board mounting position address (5 bits in the example) to the address bus 33. The signals on the control bus 34 are decoded by the decoding circuits 39 of all the mounted adapters and printed boards, and a signal for controlling the address determination circuit 38 is output. In response to this signal, the address determination circuit 38 compares the mounting position address signal 37 with the signal on the address bus 33.
その結果、1個のプリント板のアドレス判定回路38の
みが、両者の一致を検出し、その信号線40がオンとな
る。信号線40によって、ゲート41が制御されて、属
性コード記憶回路42がら属性コードがデータ・バス3
2に送出される。CPUl0はデータ・バス32の信号
を読み取ることにより、指定した装着位置に実装されて
いるアダプタの属性コードを知ることができる。As a result, only the address determination circuit 38 of one printed board detects a match between the two, and its signal line 40 is turned on. A gate 41 is controlled by a signal line 40, and an attribute code is transferred from an attribute code storage circuit 42 to a data bus 3.
2 is sent out. By reading the signal on the data bus 32, the CPU 10 can learn the attribute code of the adapter mounted at the specified mounting position.
属性コードは、アダプタの種類(例えば制御する周辺装
置の種類に対応する。)、登載回路の版数、マイクロプ
ロセッサを搭載するときはそのプログラムの版数、その
他を特定できるように、各種アダプタ・プリント板に割
り当てられるコードであり、例えばアダプタの製造時点
で記憶回路42に設定されている。The attribute code is used to specify the type of adapter (for example, it corresponds to the type of peripheral device to be controlled), the version number of the installed circuit, the version number of the program when a microprocessor is installed, and other information. This is a code assigned to the printed board, and is set in the memory circuit 42, for example, at the time of manufacturing the adapter.
CPUl0では、属性コードから周辺装置の種類等を知
ると、その種類に割当可能なデバイス・アドレスの1を
適当に選択し、主記憶装置12上のデバイス制御表の該
当項目に所要の属性情報を記入する。デバイス制御表は
一般に使用されているように、管理プログラム等が例え
ばデバイス・アドレスによって検索し、デバイスの属性
に基づく所定の制御を実行するための、システム構成情
報を保持する表である。When the CPU 10 learns the type of peripheral device from the attribute code, it selects one of the device addresses that can be assigned to that type, and enters the required attribute information in the corresponding item of the device control table on the main memory 12. Fill out. The device control table, as is generally used, is a table that holds system configuration information for a management program or the like to search by, for example, a device address and execute predetermined control based on device attributes.
CPUl0は今選択したデバイス・アドレスをアダプタ
におくるために、制御バス34にデバイス・アドレス受
信指令を、アドレス・バス33に装着位置アドレスを、
データ・バス32にデバイス・アドレスを送出する。In order to send the currently selected device address to the adapter, the CPU 10 sends a device address reception command to the control bus 34 and a mounting position address to the address bus 33.
Sends the device address onto data bus 32.
アダプタのデコーダ39はこの指令を解読するとゲート
44を制御してデータ・バス32のデバイス・アドレス
をレジスタ45に格納する。レジスタ45のデバイス・
アドレスはアドレス判定回路38の入力となり、その後
の入出力処理におけ0
る該アダプタ選択の判定に使用される。Adapter decoder 39 decodes this command and controls gate 44 to store the device address of data bus 32 in register 45. Device of register 45
The address becomes an input to the address determination circuit 38, and is used to determine the selection of the adapter in subsequent input/output processing.
さきの属性転送指令の動作において、CPUl0がアド
レス・バス33で指定した装着位置アドレスにプリント
板が実装されていなかった場合には、当然CPUl0は
データ・バス32から属性コードを得ることはない。例
えば指令送出後一定時間内に応答が無いことを検出する
ことによって、CPUl0では該装着位置は未実装であ
ると判定する。In the above operation of the attribute transfer command, if a printed circuit board is not mounted at the mounting position address specified by the CPU 10 on the address bus 33, the CPU 10 will naturally not obtain the attribute code from the data bus 32. For example, by detecting that there is no response within a certain period of time after sending the command, CPU10 determines that the mounting position is not mounted.
このようにして、システムの持つ全アダプタ装着位置を
順次問い合わせることにより、アダプタ実装/未実装の
識別と、実装アダプタの属性コードの取得が完了する。In this way, by sequentially inquiring about the mounting positions of all the adapters in the system, identification of mounted/unmounted adapters and acquisition of the attribute code of the mounted adapter are completed.
この処理の後、アダプタに割りつけなかったデバイス・
アドレスについて、デバイス制御表の該当項目に未実装
の表示をして、システム構成情報を完成する。After this process, any devices that were not assigned to the adapter
Regarding the address, indicate that it is not implemented in the corresponding item in the device control table to complete the system configuration information.
以上の実施例の説明により、本発明によれば、アダプタ
・プリント板に若干の回路を追加することにより、自動
的に実装アダプタの属性認識及びシステム構成情報の作
成が行われることは明らか1
であろう。From the above description of the embodiments, it is clear that according to the present invention, by adding some circuits to the adapter printed board, attributes of the mounted adapter are automatically recognized and system configuration information is created. Probably.
fg1発明の効果
以上の説明から明らかなように、本発明によればシステ
ム構成の自動認識が可能となり、正確な構成情報が自動
的に作成されるので、多様なシステムを早く且つ大量に
提供することが可能となり、著しい工業的効果が期待で
きる。Effects of the fg1 invention As is clear from the above explanation, according to the present invention, it is possible to automatically recognize the system configuration, and accurate configuration information is automatically created, so that a variety of systems can be provided quickly and in large quantities. This makes it possible to expect significant industrial effects.
第1図は計算機システムのブロック図、第2図はアダプ
タの回路ブロック図である。
図において、1はシステムの本体部、IOはCPU、1
2は主記憶装置、16−0.16−1.16−Nはアダ
プタ、18は10バス、20は磁気ディスク装置、22
はディスプレイ装置、24はプリンタ、30はアダプタ
・プリント板、31はコネクタ、32はデータ・バス、
33はアドレス・バス、34は制御バス、35はアドレ
ス設定端子、38はアドレス判定回路、39は指令デコ
ーダ、42は属性コード記憶回路、45はレジスタを示
す。
代理人弁理士松岡宏四f4S
2
茶 1 囲
2
事 2 圓FIG. 1 is a block diagram of the computer system, and FIG. 2 is a circuit block diagram of the adapter. In the figure, 1 is the main body of the system, IO is the CPU, 1
2 is a main storage device, 16-0.16-1.16-N is an adapter, 18 is a 10 bus, 20 is a magnetic disk device, 22
is a display device, 24 is a printer, 30 is an adapter/printed board, 31 is a connector, 32 is a data bus,
33 is an address bus, 34 is a control bus, 35 is an address setting terminal, 38 is an address determination circuit, 39 is a command decoder, 42 is an attribute code storage circuit, and 45 is a register. Representative Patent Attorney Koji Matsuoka f4S 2 Tea 1 Enclosure 2 Things 2 En
Claims (2)
タに周辺装置等を接続する計算機システムの構成制御方
式において、各アダプタ装着位置に、それぞれ固有のア
ドレスを付与する手段、該アドレスによって該当アダプ
タ装着位置に装着されたアダプタを選択的に指定する手
段、アダプタに設けられ、該指定に応答L7て該アダプ
タに固有の情報を送出する手段、及び該情報によって該
アダプタの属性を認識する手段を有することを特徴とす
るシステム構成認識方式。(1) In a configuration control method for a computer system that has one or more adapter mounting positions and connects peripheral devices, etc. to the adapter, a means for assigning a unique address to each adapter mounting position, and a means for assigning a unique address to each adapter mounting position; means for selectively specifying the adapter attached to the adapter mounting position; means provided in the adapter for sending out information specific to the adapter in response to the specification; and means for recognizing the attributes of the adapter based on the information. A system configuration recognition method characterized by having the following.
アダプタ装着位置は各プリント板装着位置であり、該プ
リント板装着位置にプリント板を装着することによって
、自動的に上記アドレスを設定する手段を有することを
特徴とする特許請求の範囲第(1)項記載のシステム構
成認識方式。(2) Each of the above adapters is mounted on a printed board, each of the adapter mounting positions is a respective printed board mounting position, and means for automatically setting the above address by mounting the printed board at the printed board mounting position. A system configuration recognition method according to claim (1), characterized in that it has the following.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59057672A JPS60201461A (en) | 1984-03-26 | 1984-03-26 | System configuration recognizing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59057672A JPS60201461A (en) | 1984-03-26 | 1984-03-26 | System configuration recognizing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60201461A true JPS60201461A (en) | 1985-10-11 |
JPH0320778B2 JPH0320778B2 (en) | 1991-03-20 |
Family
ID=13062402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59057672A Granted JPS60201461A (en) | 1984-03-26 | 1984-03-26 | System configuration recognizing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60201461A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62126454A (en) * | 1985-11-27 | 1987-06-08 | Yokogawa Electric Corp | Information processor |
JPS62165259A (en) * | 1986-01-17 | 1987-07-21 | Fujitsu Ltd | Adapter with data bus check circuit |
JPS6362062A (en) * | 1986-09-03 | 1988-03-18 | Chino Corp | Interface circuit |
JPS6375850A (en) * | 1986-09-18 | 1988-04-06 | Sekisui Chem Co Ltd | System for confirming attribute of card |
JPS6398748A (en) * | 1986-10-15 | 1988-04-30 | Fujitsu Ltd | Recording system for state information on external memory |
JPS63289661A (en) * | 1987-05-22 | 1988-11-28 | Oki Electric Ind Co Ltd | Method for allocating address to input/output device |
JPH02112047A (en) * | 1988-10-21 | 1990-04-24 | Nec Corp | Unit address setting system |
JPH02150904A (en) * | 1988-12-01 | 1990-06-11 | Keyence Corp | Input/output controller |
JPH0553964A (en) * | 1991-08-21 | 1993-03-05 | Nec Corp | Data processor |
JPH08235100A (en) * | 1995-02-22 | 1996-09-13 | Nec Corp | Option board discrimination device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
JPS5611532A (en) * | 1979-07-11 | 1981-02-04 | Yokogawa Hokushin Electric Corp | Computer control system |
JPS57178523A (en) * | 1981-04-28 | 1982-11-02 | Mitsubishi Electric Corp | Terminal controller |
-
1984
- 1984-03-26 JP JP59057672A patent/JPS60201461A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
JPS5611532A (en) * | 1979-07-11 | 1981-02-04 | Yokogawa Hokushin Electric Corp | Computer control system |
JPS57178523A (en) * | 1981-04-28 | 1982-11-02 | Mitsubishi Electric Corp | Terminal controller |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62126454A (en) * | 1985-11-27 | 1987-06-08 | Yokogawa Electric Corp | Information processor |
JPS62165259A (en) * | 1986-01-17 | 1987-07-21 | Fujitsu Ltd | Adapter with data bus check circuit |
JPS6362062A (en) * | 1986-09-03 | 1988-03-18 | Chino Corp | Interface circuit |
JPS6375850A (en) * | 1986-09-18 | 1988-04-06 | Sekisui Chem Co Ltd | System for confirming attribute of card |
JPS6398748A (en) * | 1986-10-15 | 1988-04-30 | Fujitsu Ltd | Recording system for state information on external memory |
JPS63289661A (en) * | 1987-05-22 | 1988-11-28 | Oki Electric Ind Co Ltd | Method for allocating address to input/output device |
JPH02112047A (en) * | 1988-10-21 | 1990-04-24 | Nec Corp | Unit address setting system |
JPH02150904A (en) * | 1988-12-01 | 1990-06-11 | Keyence Corp | Input/output controller |
JPH0553964A (en) * | 1991-08-21 | 1993-03-05 | Nec Corp | Data processor |
JPH08235100A (en) * | 1995-02-22 | 1996-09-13 | Nec Corp | Option board discrimination device |
Also Published As
Publication number | Publication date |
---|---|
JPH0320778B2 (en) | 1991-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5491804A (en) | Method and apparatus for automatic initialization of pluggable option cards | |
US4156932A (en) | Programmable communications controller | |
EP0281999B1 (en) | Data processing system with pluggable option card | |
US5031091A (en) | Channel control system having device control block and corresponding device control word with channel command part and I/O command part | |
US5420987A (en) | Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units | |
JPH0324608A (en) | Expanded function board | |
US7490194B2 (en) | System and method for updating firmware in a non-volatile memory without using a processor | |
JPS60201461A (en) | System configuration recognizing system | |
JPH0628297A (en) | Computer adaptor card and computer system using it | |
US5568647A (en) | Serial control apparatus with a single chip select signal | |
JPH09293040A (en) | Method for identifying peripheral device in semi-conductor device | |
JPH0567028A (en) | Information processor | |
JP3477306B2 (en) | Extended input / output interface | |
JPH0673122B2 (en) | Programmable connector device | |
EP0556138B1 (en) | A bus for connecting extension cards to a data processing system and test method | |
JPH0756847A (en) | Portable computer | |
JPS6243273B2 (en) | ||
JPS6243408Y2 (en) | ||
JPH07306823A (en) | Computer system with slot number discriminating function | |
JPH0296853A (en) | System for checking holding main storage capacity | |
HU205214B (en) | Control unit for coupling a computer and several outer magnetic data stores, particularly disk data stores | |
KR940022289A (en) | Self-assignment device and method for input / output address for ISA bus | |
JPS63170762A (en) | Electronic equipment | |
JPS62276642A (en) | Storage device connectable to bus line | |
KR19990070341A (en) | Computer system for setting settings with software and control method thereof |