JP2024523724A - 窒化アルミニウムインジウムを含んでいるバリア層を有している半導体構造、および、当該半導体構造を成長させる方法 - Google Patents

窒化アルミニウムインジウムを含んでいるバリア層を有している半導体構造、および、当該半導体構造を成長させる方法 Download PDF

Info

Publication number
JP2024523724A
JP2024523724A JP2024500589A JP2024500589A JP2024523724A JP 2024523724 A JP2024523724 A JP 2024523724A JP 2024500589 A JP2024500589 A JP 2024500589A JP 2024500589 A JP2024500589 A JP 2024500589A JP 2024523724 A JP2024523724 A JP 2024523724A
Authority
JP
Japan
Prior art keywords
layer
iii
active iii
diffusion barrier
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024500589A
Other languages
English (en)
Inventor
デルルイン，ジョフ
クマル カンダスワミー，プレム
バルボサ リマ，ルカス ピーターセン
Original Assignee
ソイテック ベルジャム ナムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソイテック ベルジャム ナムローゼ フェンノートシャップ filed Critical ソイテック ベルジャム ナムローゼ フェンノートシャップ
Publication of JP2024523724A publication Critical patent/JP2024523724A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半導体構造（１）は、基板（１００）と、前記基板（１００）の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック（２００）と、を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック（２００）は、第１活性ＩＩＩ－Ｎ層（２０１）と、前記第１活性ＩＩＩ－Ｎ層（２０１）の上に位置しているスペーサ層（２０２）と、前記スペーサ層（２０２）の上に位置している拡散バリア層（２０３）と、前記拡散バリア層（２０３）の上に位置しており、かつ、窒化インジウムアルミニウムを含んでいる第２活性ＩＩＩ－Ｎ層（２０４）と、を備えている。前記第１活性ＩＩＩ－Ｎ層（２０１）と前記第２活性ＩＩＩ－Ｎ層（２０４）との間には、２次元電子ガス（２０）が位置している。前記拡散バリア層（２０３）は窒化ガリウムを含んでおり、前記拡散バリア層（２０３）の厚さは１ｎｍ未満である。

Description

発明の詳細な説明
［技術分野］
本発明は、特にＩｎＡｌＮバリア層を含んでいる半導体構造、および、当該半導体構造を成長させる方法に全般的に関する。より具体的には、本発明は、改善された移動度およびシート抵抗を示すＩｎＡｌＮバリア層を含んでいる半導体構造、および、当該半導体構造を成長させる方法に関する。
［背景］
ＧａＮベースのヘテロ構造は、高い電子速度および高い臨界電界を示すので、高出力および高周波への適用についての関心が抱かれている。例えば、従来では、ＦＥＴとも称される電界効果トランジスタ（field effect transistor）の製造において、ＡｌＧａＮ／ＧａＮヘテロ構造が用いられている。この構造では、２ＤＥＧとも称される２次元電子ガス（two dimensional electron gas）が、ＡｌＧａＮとＧａＮとの間の自発的な圧電性の分極によって生成される。
２次元電子ガスの密度を増加させることは、デバイス性能を改善するために有効である。２次元電子ガスの密度を増加させるためには、ＡｌＧａＮバリアのアルミニウム含有量を増加させるべきである。しかしながら、高いアルミニウム含有量を有するＡｌＧａＮは、ＧａＮに対して大きく歪む。大きい歪みは、これらのＧａＮベースのヘテロ構造から製造されるデバイスの信頼性に影響を及ぼす。
３元ＩｎＡｌＮ層は、バリア層として、従来のＡｌＧａＮに取って代わる可能性を有している。３元ＩｎＡｌＮは、１７％のインジウムおよび８３％のアルミニウムという組成において、ＧａＮに格子整合されうる。格子整合ＩｎＡｌＮ／ＧａＮヘテロ構造は、ＩｎＡｌＮバリア層とＧａＮとの間の界面における自発分極の差異に起因して、いかなるドーピングをも要することなく、高密度な２次元電子ガスを生じさせる。例えば、フォトニクスにおける適用は、青色発光ダイオードおよび緑色発光ダイオードの製造から、広範囲の波長範囲のレーザダイオードにまで及ぶ。例えば、エレクトロニクスにおける適用は、高出力、高周波および／または高温のデバイスに適した高電子移動度トランジスタに関連している。ＩｎＡｌＮをＧａＮに格子整合したバリア層として使用することにより、窒化物ヘテロ構造デバイスにおけるミスフィット誘起欠陥の影響を最小化し、かつ、低歪みかつ低欠陥密度のヘテロエピタキシャル界面を生じさせつつ、非常に高いシートキャリア密度を生じさせる。電子移動度をさらに高めるために、ＩｎＡｌＮバリア層とＧａＮチャネル層との間の従来のスペーサ層として、ＡｌＮ超薄層が使用されてもよい。この場合、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造が形成される。電子移動度は、ＧａＮとＡｌＮスペーサとの界面の急峻性のみならず、組成の均一性および結晶品質の観点からのスペーサ層自体の品質にも依存する。
製造されるデバイスは高品質である可能性を秘めているが、上記構造の成長を制御することは容易ではない。実際に、ＩｎＡｌＮの成長は、高温において固相へのインジウムの取り込みが熱的に阻害されることによって複雑となる。言い換えると、ＩｎＡｌＮ膜におけるＩｎＮおよびＡｌＮという２元系の最適な成長温度が異なるゆえに、当該ＩｎＡｌＮ膜の成長は困難となる。具体的には、４５０℃を超える温度では、ＩｎＮが分離する。その一方、良質な結晶膜を得るためには、１０００℃を超える温度においてＡｌＮを成長させることを要する。
図１Ａおよび図１Ｂは、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造のエピタキシャル成長がなされるウェハのシート抵抗９１の変化を、当該ウェハの中心９３からの、端数を切り捨てた半径（rounded radius）９２の関数として示している。したがって、図１Ａおよび図１Ｂの両方において、点９３はウェハの中心に対応しており、点９４は当該ウェハのエッジ（縁）に対応している。図１Ａは、成長後のウェハを熱アニールする前の、当該ウェハのシート抵抗９５を示す。その一方、図１Ｂは、例えばウェハを７５０℃において３０分間に亘りアニールした場合における、熱アニール後の当該ウェハのシート抵抗９６を示す。シート抵抗９５は、熱アニール前のウェハの半径に沿って、２２５Ω／ｓｑに達している。その一方、シート抵抗９６は、熱アニール後のウェハの半径に沿って、２５０Ω／ｓｑから４２５Ω／ｓｑまで増加している。熱アニール後のウェハのシート抵抗９６は、熱アニール前のウェハのシート抵抗９５よりもはるかに高いことが明らかである。例えば熱アニール時に、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造を高温に曝すことは、そのシート抵抗の低下を招く。さらに、熱アニール後のＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造のシート抵抗９６の低下は、ウェハの中心９３の近傍に比べて、当該ウェハのエッジの９４に近傍における方がより顕著であることが、図１Ｂから理解できる。
図１Ａおよび図１Ｂにおいて検討されているウェハに対して実行されたホール測定（Hall measurement）は、当該ウェハの熱アニール時に低下する量は２ＤＥＧにおける電子の量ではないことを示している。上記ホール測定は、シート抵抗の増加に反比例する、電子移動度の明確な減少を示している。この移動度の減少は、スペーサ層の急峻性および組成の均一性の低下によって説明可能である。
［概要］
そこで、本発明の実施形態は、従来技術における固有の欠点を示さない半導体構造および製造方法を提示することを目的としている。より具体的には、本発明の実施形態の目的は、熱安定性が改善され、かつ、電子移動度が改善された半導体構造および当該半導体構造の製造方法を提示することにある。
本発明の様々な実施形態に応じて求められている保護の範囲は、独立請求項によってのみ示されている。
本明細書に記載されている実施形態および構成のうち、独立請求項の範囲に含まれないものがあれば、それらは本発明の様々な実施形態を理解するために有用な例として解釈されるべきである。
高出力かつ高周波への適用のための半導体構造に対するニーズが存在している。当該半導体構造は、ＧａＮに格子整合したバリア層を含んでおり、かつ、改善された熱安定性と改善された電子移動度とを示す。
この目的は、本開示の第１の例示的な態様によれば、下記の半導体構造によって達成される。すなわち、当該半導体構造は、
－基板と、
－前記基板の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック（半導体層の積層体）と、を備えており、
前記エピタキシャルＩＩＩ－Ｎ半導体層スタックは、
・第１活性ＩＩＩ－Ｎ層と、
・前記第１活性ＩＩＩ－Ｎ層の上に位置しており、かつ、窒化アルミニウム（Aluminium Nitride）を含んでいるスペーサ層と、
・前記スペーサ層の上に位置している拡散バリア層と、
・前記拡散バリア層の上に位置しており、当該拡散バリア層に直接的に接触しており、かつ、窒化アルミニウムインジウム（Indium Aluminium Nitride）を含んでいる第２活性ＩＩＩ－Ｎ層と、を備えており、
前記第１活性ＩＩＩ－Ｎ層と前記第２活性ＩＩＩ－Ｎ層との間に２次元電子ガスが位置しており、
前記拡散バリア層は窒化ガリウム（Gallium Nitride）を含んでおり、前記拡散バリア層の厚さは１ｎｍ未満である。
従来技術の半導体構造は、（ｉ）第１活性ＩＩＩ－Ｎ層と、（ｉｉ）第１活性ＩＩＩ－Ｎ層の上に位置しているスペーサ層と、（ｉｉｉ）スペーサ層の上に位置しており、かつ、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層と、を備えたエピタキシャルＩＩＩ－Ｎ半導体層スタックを含んでいる。当該半導体構造において、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層は、第１活性ＩＩＩ－Ｎ層の上に位置しており、かつ、非常に高い引張り歪みを伴うスペーサ層に直接的に接触している。インジウム原子は第１活性ＩＩＩ－Ｎ層または第２活性ＩＩＩ－Ｎ層に含まれるガス原子またはＡｌ原子よりも大きいので、当該インジウム原子は第２活性ＩＩＩ－Ｎ層の格子に非常に大きい局所的な圧縮歪みを生じさせる。熱アニール時に、インジウム原子は、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層から、少なくともスペーサ層の内部へと移動（マイグレーション）する。言い換えれば、第２活性ＩＩＩ－Ｎ層のインジウム原子は、熱アニール時に第１活性ＩＩＩ－Ｎ層に向かって拡散または移動する。このことは、スペーサ層の組成均一性を崩し、かつ、スペーサ層と第１活性ＩＩＩ－Ｎ層との間の界面を、平滑化させるか、ぼやけさせるか、または軟化させる。
本発明の第１の態様に係る半導体構造は、高周波用途に好適である。例えば、格子整合ＩｎＡｌＮ／ＧａＮヘテロ構造は、ＩｎＡｌＮバリア層とＧａＮとの間の界面における自発分極の差異に起因して、いかなるドーピングを伴うことなく、高密度な２次元電子ガスを生じさせる。第１活性ＩＩＩ－Ｎ層に格子整合したバリア層としてＩｎＡｌＮを使用することにより、窒化物ヘテロ構造デバイスにおけるミスフィット誘起欠陥の影響を最小化し、低歪みかつ低欠陥密度のヘテロエピタキシャル界面を与えつつ、非常に高いシートキャリア密度を生じさせる。第１活性ＩＩＩ－Ｎ層と拡散バリア層との間においてエピタキシャル成長したスペーサ層は、半導体構造の電子移動度をさらに高める。
例えば、半導体構造が熱アニール時などに高温に曝される場合、スペーサ層の上においてエピタキシャル成長し、かつ、自身の上において第２活性ＩＩＩ－Ｎ層がエピタキシャル成長する拡散バリア層は、第２活性ＩＩＩ－Ｎ層から少なくともスペーサ層の内部へのインジウム原子の拡散または移動を防止する。好ましくは、半導体構造が例えば熱アニール時などに高温に曝される場合、拡散バリア層は、第２活性ＩＩＩ－Ｎ層からスペーサ層および第１活性ＩＩＩ－Ｎ層へのインジウム原子の拡散または移動を防止する。好ましくは、半導体構造が熱アニール時などに高温に曝される場合、拡散バリア層は、第２活性ＩＩＩ－Ｎ層から、スペーサ層、第１活性ＩＩＩ－Ｎ層、および基板への、インジウム原子の拡散または移動を防止する。
それゆえ、スペーサ層と第２活性ＩＩＩ－Ｎ層との間において成長した拡散バリア層を有していないエピタキシャルＩＩＩ－Ｎ半導体層スタックを含んでいる半導体構造と比較した場合、当該拡散バリア層は、半導体構造の内部における、改善された熱安定性、改善された電子移動度、および改善されたシート抵抗を保証する。言い換えれば、本開示の第１の例示的な態様に係る拡散バリア層は、少なくとも半導体構造のスペーサ層の内部へのインジウム原子の歪媒介拡散を許容する。
本開示の文脈では、拡散バリア層の厚さが１ｎｍ未満である場合には、第２活性ＩＩＩ－Ｎ層との界面において、拡散バリア層の伝導帯の底部はフェルミ準位未満には低下しない。伝導帯の不連続性が大きくなく、かつ、第２活性ＩＩＩ－Ｎ層の自発分極によって誘起される電荷が大きくないからである。例えば、拡散バリア層の厚さは、１ｎｍまたは０．５ｎｍの厚さである。例えば、拡散バリア層の厚さは、０．８５ｎｍである。例えば、拡散バリア層は、窒化ガリウムの複数の単層（monolayer）を含んでいる。例えば、拡散バリア層は、４つ以下の窒化ガリウムの単層を含んでいる。拡散バリア層の厚さを１ｎｍ未満まで低減させことにより、拡散バリア層の内部における電荷の数が最小化されるので、漏れが最小化される。拡散バリアの厚さを１ｎｍ未満まで低減させた場合、２ＤＥＧを第２活性ＩＩＩ－Ｎ層にさらに近づくことにより、合金散乱が増加する可能性がある。したがって、本開示に係る半導体構造によって解決される技術的課題は、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層を備えている半導体構造における漏れを最小化することでありうる。
本開示に係る半導体構造によれば、拡散バリア層と第２活性ＩＩＩ－Ｎ層との間には、半導体構造の深さ方向に沿って形成されている層は存在していない。本開示に係る拡散バリア層によれば、２ＤＥＧと第２活性ＩＩＩ－Ｎ層との間の物理的な隔離量（separation）を増大させる必要がない。
本開示の文脈において、モル分率（mole fraction or molar fraction）は、モルによって表された成分の量を、モルによって表された混合物中のすべての成分の総量によって除算した単位として定義されている。本開示の第１の例示的な態様によれば、拡散バリア層は、０．２０未満のアルミニウムモル分率（例：０．１９、０．１８、０．１７、０．１６、０．１５、０．１４、０．１３、０．１２、０．１１、０．１０など）を有している。言い換えると、拡散バリア層のアルミニウム含有量は、０％～２０％の範囲である。ある層におけるアルミニウムの含有量は、当該層におけるアルミニウム原子の数と当該層における全てのＩＩＩ族原子の総数との比率として定義されている。本開示の第１の例示的な態様によれば、拡散バリア層は、インジウムを含んでいない。
本開示の文脈において、例えば、第２活性ＩＩＩ－Ｎ層は、電子誘導バリア層（電子誘起バリア層）である。当該第２活性ＩＩＩ－Ｎ層は、例えば０．２２未満のインジウムモル分率を有する窒化アルミニウムインジウムを含んでいる。本開示の文脈において、例えば、第２活性ＩＩＩ－Ｎ層は、電子誘導バリア層であり、かつ、例えば０．１７または０．１８というインジウムモル分率を有する窒化アルミニウムインジウムを含んでいる。０．１７というインジウムモル分率および０．８３というアルミニウムモル分率を有する第２活性ＩＩＩ－Ｎ層は、例えば、ＧａＮに格子整合する。好ましくは、第２活性ＩＩＩ－Ｎ層は、電子誘導バリア層であり、かつ、例えば０．１４～０．２２という範囲のインジウムモル分率を有する窒化アルミニウムインジウムを含んでいる。例示的な実施形態では、第２活性ＩＩＩ－Ｎ層のインジウムアルミニウム窒化物が０．２０というインジウムモル分率を有している場合、当該インジウムアルミニウム窒化物は０．８０というアルミニウムモル分率を有している。別の例示的な実施形態では、第２活性ＩＩＩ－Ｎ層のインジウムアルミニウム窒化物が０．１４というインジウムモル分率を有している場合、当該インジウムアルミニウム窒化物は０．８６というアルミニウムモル分率を有している。言い換えれば、第２活性ＩＩＩ－Ｎ層の窒化アルミニウムインジウムは、例えば、０．８０～０．８６という範囲のアルミニウムモル分率を有している。この場合、第２活性ＩＩＩ－Ｎ層は、第１活性ＩＩＩ－Ｎ層に対して圧縮性を有している。その一方、当該第１活性ＩＩＩ－Ｎ層は、０．２０または０．２１というインジウムモル分率を有しており、引張性を有している。代替的には、第２活性ＩＩＩ－Ｎ層は、電子誘導バリア層であり、かつ、インジウムアルミニウム窒化ガリウムを含んでいる。この場合、例えば、ガリウムモル分率は、０．２０までの値をとる。
エピタキシャルＩＩＩ－Ｎ半導体層スタックは、エピタキシャル活性層を含んでいる。当該エピタキシャル活性層は、（ｉ）第１活性ＩＩＩ－Ｎ層と、（ｉｉ）スペーサ層と、（ｉｉ）拡散バリア層と、第２活性ＩＩＩ－Ｎ層と、を備えている。当該エピタキシャル活性層は、有機金属化学気相成長エピタキシャルチャンバ内において、インサイチュ（in-situ）で形成される。このことは、ＭＯＣＶＤとも称される。あるいは、当該エピタキシャル活性層は、有機金属気相エピタキシャルチャンバ内において、インサイチュで形成される。このことは、ＭＯＶＰＥとも称される。あるいは、当該エピタキシャル活性層は、分子ビームエピタキシャルチャンバ内において、インサイチュで形成される。このことは、ＭＢＥとも称される。あるいは、当該エピタキシャル活性層は、化学ビームエピタキシャルチャンバ内において、インサイチュで形成される。このことは、ＣＢＥとも称される。
半導体構造は、有機金属化学気相蒸着（metal-organic chemical vapour deposition，ＭＯＣＶＤ）または有機金属気相エピタキシー（metal-organic vapour phase epitaxy，ＭＯＶＰＥ）によるエピタキシャル成長によって形成されてよい。あるいは、当該半導体構造は、分子ビームエピタキシー（molecular beam epitaxy，ＭＢＥ）または化学ビームエピタキシー（chemical beam epitaxy，ＣＢＥ）によって形成されてもよい。ＭＯＶＰＥまたはＭＯＣＶＤのプロセスにおいて、典型的には、エピタキシャルＩＩＩ－Ｎ半導体層スタックは、例えば５ｍＢａｒ～１Ｂａｒの圧力で、かつ、例えば６００℃～１２００℃の温度で、基板上においてエピタキシャル成長させられる。前駆体（プリカーサ）は、（ｉ）窒素についてアンモニア（ＮＨ３）であってよく、（ｉｉ）ガリウムについては、トリ－メチル－Ｇａ（ＴＭＧａ）またはトリ－エチル－Ｇａ（ＴＥＧａ）であってよく、（ｉｉｉ）アルミニウムについては、トリ－メチル－Ａｌ（ＴＭＡｌ）またはトリ－エチル－Ａｌ（ＴＥＡｌ）であってよく、（ｉｖ）インジウムについてはトリ－メチル－インジウム（ＴＭＩｎ）であってよく、（ｖ）シリコン（ケイ素）については、シラン（ＳｉＨ４）またはジシラン（ＳｉＨ３）２であってよい。ただし、当該前駆体は、これらに限定されない。
ＩＩＩ族窒化物は、（ｉ）周期表におけるＩＩＩ族の元素と、（ｉｉ）Ｎとも称される窒素と、によって形成される半導体化合物を指す。ＩＩＩ族の元素は、例えば、Ｂとも称されるボロン（ホウ素）、Ａｌとも称されるアルミニウム、Ｇａとも称されるガリウム、Ｉｎとも称されるインジウムである。２元（バイナリ）ＩＩＩ族窒化物化合物の例は、ＧａＮ、ＡｌＮ、ＢＮなどである。ＩＩＩ族窒化物は、例えば、ＩｎＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮなどの３元および４元の化合物も指す。
２次元電子ガスは、２次元において自由に移動するが、第１次元において緊密に閉じ込められている電子のガスである。この緊密な閉じ込めは、その方向の運動についての量子化されたエネルギーレベル（準位）をもたらす。電子は、３Ｄ（３次元）世界に埋め込まれた２Ｄシートであるかのように観察される。高電力および／または高周波の用途について特に関心が抱かれているデバイスは、ＨＥＭＴとも称される高電子移動度トランジスタ（high electron mobility transistor）である。本発明によれば、エピタキシャルＩＩＩ－Ｖ半導体層スタックとゲートとの間に、パッシベーション（不動態化）スタックが形成される。パッシベーションスタックは、ゲートの下方にのみ形成されてもよい。当該パッシベーションスタックは、ゲート誘電体として追加的に機能しうる。代替的には、パッシベーションスタックは、エピタキシャルＩＩＩ－Ｖ半導体層スタックの上に形成されていてよい。当該パッシベーションスタックは、エピタキシャルＩＩＩ－Ｖ半導体層スタックを完全に覆っていてもよい。代替的には、パッシベーションスタックは、エピタキシャルＩＩＩ－Ｖ半導体層スタックの上に形成されており、かつ、当該エピタキシャルＩＩＩ－Ｖ半導体層スタックの表面を部分的に覆っていてもよい。例えば、パッシベーションスタックは、本発明に係る高移動度電子トランジスタのソースとドレインとの間の非ゲート領域の内部に形成されていてもよい。この場合、当該パッシベーションスタックは、パッシベーションとして機能し、下方に位置している２ＤＥＧの空乏化（枯渇）を防止する。
本開示の第１の例示的な態様に係る半導体構造において、ＧａＮを含んでいる拡散バリア層は、スペーサ層の引張歪み成分を低下させるので、最大の圧縮歪みを示す。
例示的な実施形態によれば、拡散バリア層は、単層である。
この場合、第２活性ＩＩＩ－Ｎ層との界面において、拡散バリア層の伝導帯の底部は、フェルミ準位未満に低下しない。伝導帯の不連続性が大きくなく、かつ、第２活性ＩＩＩ－Ｎ層の自発分極によって誘起される電荷が大きくないからである。さらに、拡散バリア層のアルミニウム含有量は、単層に亘って一定である。
例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層は、窒化ガリウムを含んでいる。
好ましくは、第１活性ＩＩＩ－Ｎ層は、エピタキシャル成長する。当該第１活性ＩＩＩ－Ｎ層は、純粋な窒化ガリウムを含んでおり、好ましくは窒化ガリウムの単層を含んでいる。
好ましくは、スペーサ層は、エピタキシャル成長する。当該スペーサ層は、純粋な窒化アルミニウムを含んでいる。
例示的な実施形態によれば、スペーサ層の厚さは、２ｎｍ未満である。
この場合、スペーサ層は、当該スペーサ層の粗さを最小化するように十分に薄く維持されている。粗さを最小化することにより、スペーサ層は、少なくとも第１活性ＩＩＩ－Ｎ層へのインジウム原子の拡散または移動を防止する。この場合、半導体構造の熱的安定性がさらに改善される。言い換えれば、スペーサ層が薄いほど、半導体構造の熱的安定性はより良好となる。好ましくは、スペーサ層の厚さは、０．５ｎｍ～１．５ｎｍである。よりいっそう好ましくは、スペーサ層の厚さは、０．８ｎｍ～１ｎｍである。
本開示の第１の例示的な態様に係る半導体構造の基板は、Ｓｉ、シリコンオンインシュレータ（Silicon-On-Insulator）、シリコンカーバイド（炭化ケイ素）、サファイアのうちの１つ以上を含んでいる。この場合、本開示の第１の例示的な態様に係る半導体構造の製造は、相補型金属酸化膜半導体技術およびプロセスのために開発された既存の製造技術と互換性を有している。言い換えれば、半導体構造の製造は、現在の性質としてＣＭＯＳ適合性を有している。そして、現在のプロセスステップが、多大な追加の労力を要することなく統合されうる。このことは、上述の半導体構造の製造に関連する複雑性およびコストを低減させる。好ましくは、基板は、＜１１１＞Ｓｉ基板などのＳｉ基板、およびそれらの組み合わせである。当該基板は、層のスタックなどの初期層を含んでいる。代替的には、半導体構造の基板は、Ｇｅとも称されるゲルマニウム、または、ゲルマニウムオンインシュレータ（Ge-On-Insulator）などを含んでいる。代替的には、半導体構造の基板は、自立（free-standing）ＧａＮ基板、自立ＡｌＮ基板を含んでいる。
代替的には、エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。当該バッファ層は、基板とは異なる特性（性質）を有していてよい。例えば、基板のバンドギャップとバッファ層のバンドギャップとは、比較的離れている（例：それぞれ１．１ｅＶ、６．２ｅＶ）。この場合、バッファ層は、高いバンドギャップを有している。これにより、高い降伏電圧などの現在の特性をもたらすことができる。当該降伏電圧は、例えば２５０Ｖよりも高く、好ましくは５００Ｖよりも高く、さらにより好ましくは１０００Ｖよりも高く（例：２０００Ｖよりも高く）、あるいは、よりいっそうはるかに高い。一例として、バッファ層は、高いバンドギャップを有しているＩＩＩ－Ｖ族バッファ層である。本明細書において、ＩＩＩは、ＩＩＩ族元素を指す。ＩＩＩ族元素は、１３族元素および３族元素である。これらの元素は、例えば、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、ランタニド系列、およびアクチニド系列などである。本明細書において、Ｖは、Ｖ族元素を指す。Ｖ族元素は、Ｎ、Ｐ、Ａｓ、Ｓｂ、ＢｉなどのＮ族元素である。バッファ層は、複数の層のスタックを含んでいる。一例として、典型的には、当該複数の層における第１層は、核形成層である。
代替的には、半導体構造は、シリコンベースウエハをさらに備えている、この場合、バッファ層スタックは、シリコンベースウエハおよびバッファ層に直接的に接触しているＡｌＮ核形成層によって、当該シリコンベースウエハから隔離されている。代替的には、核形成層の総厚は、１０ｎｍ～２００ｎｍの範囲である。好ましい実施形態によれば、バッファ層スタックは、上側バッファ層と下側バッファ層とを有している。この場合、下側バッファ層はＡｌＮ核形成層に直接的に接触しており、上側バッファ層は活性層に直接的に接触している。好ましい実施形態によれば、バッファ層スタックの総厚は、５００ｎｍ～１０μｍの範囲である。好ましくは、バッファ層スタックの層は、全て（Ｉｎ）ＡｌＧａＮ層である。
例示的な実施形態によれば、半導体構造は、第２活性ＩＩＩ－Ｎ層の上に位置しているパッシベーション層をさらに備えている。
パッシベーション層は、エピタキシャルＩＩＩ－Ｎ半導体層スタックの形成と共に、インサイチュで形成される。この場合、完全結晶パッシベーション層（完全な結晶性のパッシベーション層）が、エピタキシャルＩＩＩ－Ｎ半導体層スタックの上においてエピタキシャル成長する。あるいは、部分結晶パッシベーション層（部分的に結晶性のパッシベーション層）が、エピタキシャルＩＩＩ－Ｎ半導体層スタックの上においてエピタキシャル成長する。パッシベーション層は、ＡＬＤとも称される原子層堆積（atomic layer deposition）、ＣＶＤとも称される化学気相蒸着（chemical vapor deposition）、またはＰＶＤと称される物理気相蒸着（physical vapor deposition）などのエピタキシーツールの補助を受けて、エクスサイチュ（ex-situ）堆積によって形成されてもよい。代替的には、パッシベーション層は、ＭＯＣＶＤまたはＭＢＥチャンバ内でのインサイチュ堆積によって形成されてもよい。代替的には、同じ材料のアモルファス膜を堆積し、熱アニールを用いて当該アモルファス膜を再結晶することによって、パッシベーション層が形成されてもよい。第２活性ＩＩＩ－Ｎ層の上に位置しているパッシベーション層は、例えば窒化ガリウムを含んでいる。代替的には、第２活性ＩＩＩ－Ｎ層の上に位置しているパッシベーション層は、窒化ガリウムおよび窒化ケイ素（Silicon Nitride）を含んでいる。
例示的な実施形態によれば、パッシベーション層は、窒化ケイ素および／または酸化物の層（Silicon Nitride and/or oxide layer）を含んでいる。
この場合、本開示の第１の例示的な態様に係る半導体構造のパッシベーション層は、パッシベーション層として機能する、窒化ケイ素および／または酸化物の層を含んでいる。酸化物層は、（ｉ）第２活性ＩＩＩ－Ｎ層に対する電気的に洗浄なインターフェースと、（ｉｉ）半導体構造上に形成された電気的なコンタクトと２ＤＥＧとの間の静電的カップリングを最大化するための高い誘電率と、を示す。このことは、例えば、上記半導体構造を有するように製造された高電子移動度トランジスタの相互コンダクタンス（トランスコンダクタンス）の増加をもたらすとともに、量子トンネリングによる誘電破壊および漏れを避けるために十分な厚さをもたらす。
例示的な実施形態によれば、本発明の例示的な第１の実施形態に係る半導体構造を備えた高電子移動度トランジスタが提供される。当該高電子移動度トランジスタは、
－基板と、
－前記基板の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタックと、を備えており、
前記エピタキシャルＩＩＩ－Ｎ半導体層スタックは、
・第１活性ＩＩＩ－Ｎ層と、
・前記第１活性ＩＩＩ－Ｎ層の上に位置しており、かつ、窒化アルミニウムを含んでいるスペーサ層と、
・前記スペーサ層の上に位置している拡散バリア層と、
・前記拡散バリア層の上に位置しており、当該拡散バリア層に直接的に接触しており、かつ、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層と、を備えており、
前記第１活性ＩＩＩ－Ｎ層と前記第２活性ＩＩＩ－Ｎ層との間に２次元電子ガスが位置しており、
前記拡散バリア層は窒化ガリウムを含んでおり、前記拡散バリア層の厚さは１ｎｍ未満であり、
前記高電子移動度トランジスタは、ゲート領域において前記第２活性ＩＩＩ－Ｎ層に直接的に接触しているゲートコンタクトをさらに備えている。
本開示の文脈では、拡散バリア層の厚さが１ｎｍ未満である場合、第２活性ＩＩＩ－Ｎ層との界面において、拡散バリア層の伝導帯の底部はフェルミ準位未満に低下しない。伝導帯の不連続性が大きくなく、かつ、第２活性ＩＩＩ－Ｎ層の自発分極によって誘起される電荷が大きくないからである。例えば、拡散バリア層の厚さは、１ｎｍまたは０．５ｎｍである。例えば、拡散バリア層の厚さは、０．８５ｎｍである。例えば、拡散バリア層は、窒化ガリウムの複数の単層を含んでいる。例えば、拡散バリア層は、４層以下の窒化ガリウムの単層を含んでいる。拡散バリア層の厚さを１ｎｍ未満に低減することにより、当該拡散バリア層の内部における電荷の数が最小化され、漏れが最小化される。拡散バリア層の厚さを１ｎｍ未満に減少させた場合、２ＤＥＧが第２活性ＩＩＩ－Ｎ層にさらに近づくことによって、合金散乱が増加する可能性がある。したがって、本開示による高電子移動度トランジスタによって解決される技術的課題は、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層を備えた高電子移動度トランジスタにおけるリークを最小化することでありうる。
本開示に係る高電子移動度トランジスタによれば、拡散バリア層と第２活性ＩＩＩ－Ｎ層との間には、半導体構造の深さ方向に沿って形成されている層が存在していない。本開示に係る拡散バリア層によれば、２ＤＥＧと第２活性ＩＩＩ－Ｎ層との間の物理的な隔離量を増大させる必要がない。
ゲート領域の内部にはゲート電極が設けられており、高電子移動度トランジスタが形成されている。ゲート電極は、ゲート領域の内部において、第２活性ＩＩＩ－Ｎ層に直接的に接触している。言い換えると、ゲートコンタクトと第２活性ＩＩＩ－Ｎ層との間には、半導体構造の深さに沿った方向に沿って、いかなる他の層も形成されていない。ゲート領域の内部へのゲート電極の形成は、複数のステップ（工程）を含んでいる。例えば、このステップは、（ｉ）フォトレジストを堆積させることと、（ｉｉ）例えばパッシベーション層が存在する場合に、当該パッシベーション層を部分的に除去することによって、ゲートコンタクトの足部（foot）を画定するリソグラフィステップを実行することと、を含んでいる。このようにして、パッシベーション層のうちの一部の層は、高電子移動度トランジスタのゲートの下方に残存し、トラップ効果および漏れ電流を低減するためのゲート誘電体を形成する。例えば、ゲート電極は、ＭＯＳゲートとも称される金属－酸化物－半導体ゲートである。例えば、当該ゲート電極は、金属スタックを堆積することによって作成されてよい。当該金属スタックは、（ｉ）Ｎｉ、Ｐｔ、Ｗ、ＷＮ、またはＴｉＮを含んでおり、かつ、（ｉｉ）Ａｌ、Ａｕ、またはＣｕによってキャップされている。金属パターンは、フォトレジストの上に金属をリフトオフすることによって連続的に画定される。代替的には、例えば、ゲート金属スタックは、（ｉ）Ｎｉ、Ｐｔ、Ｗ、ＷＮ、またはＴｉＮを含むように堆積され、かつ、（ｉｉ）Ａｌ、Ａｕ、またはＣｕによってキャップされる。次いで、フォトレジストステップおよびリソグラフィステップが実行される。このように画定されたフォトレジストパターンは、金属スタックに対するドライエッチングが望まれない領域における、当該ドライエッチングに対するマスクとして機能する。次いで、フォトレジストが除去される。
例示的な実施形態によれば、第２活性ＩＩＩ－Ｎ層は、ゲート領域の内部において第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセス（凹部）を備えている。
ゲート領域内における第２活性ＩＩＩ－Ｎ層のリセスによれば、ゲートコンタクトを２ＤＥＧに近づけることができるので、ゲートがバイアスされている場合における、２ＤＥＧからの電子の空乏化効果が向上する。本開示に係る高電子移動度トランジスタでは、ゲートを形成するために、ゲート領域内の第２活性ＩＩＩ－Ｎ層を完全に除去する必要はないし、ゲート領域内の拡散バリア層を部分的に除去する必要もない。言い換えると、ゲート領域内のゲートコンタクトは、拡散バリア層に直接的に接触していない。
例示的な実施形態によれば、高電子移動度トランジスタは、
－ソース領域において第２活性ＩＩＩ－Ｎ層に接触しているソースコンタクト、および／または、
－ドレイン領域において第２活性ＩＩＩ－Ｎ層に接触しているドレインコンタクト、
をさらに備えている。
例えば、オーミックコンタクトは、ソース領域および／またはドレイン領域にそれぞれ形成されている。ソースコンタクトおよびドレインコンタクトは、２ＤＥＧに対するオーミックコンタクトである。ソースコンタクトおよびドレインコンタクトは、例えば、（ｉ）Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、（ｉｉ）Ｔｉ／Ａｌ／Ｍｏ／Ａｕ、（ｉｉｉ）Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、（ｉｖ）Ｔｉ／Ａｌ／Ｔｉ／Ｗ、（ｖ）Ｔｉ／Ａｌ／Ｗ、（ｖｉ）Ｔｉ／Ａｌ／Ｗ／Ｃｒ、（ｖｉｉ）Ｔａ／Ａｌ／Ｔａ、（ｖｉｉｉ）Ｖ／Ａｌ／Ｎｉ／Ａｕ、などの金属スタックを、第２活性ＩＩＩ－Ｎ層に接触させるように堆積させることによって作成されてよい。第２活性ＩＩＩ－Ｎ層は、金属堆積に先立って陥凹されてもよい。接触特性は、典型的には８００℃～９００℃に含まれる温度（例：８５０℃）において、窒素雰囲気またはフォーミングガス雰囲気中での熱アニールによってさらに改善されうる。代替的には、当業者に公知の方法を使用して、追加の金属相互接続層が画定される。これにより、ゲート電流、ソース電流、およびドレイン電流のための低抵抗電流経路を実現できる。パッシベーション層が存在している場合、好ましくは、ソース領域およびドレイン領域において当該パッシベーション層がエッチング除去される。言い換えれば、ソース領域およびドレイン領域においてパッシベーション層がエッチング除去されることによって、ソース領域およびドレイン領域において第２活性ＩＩＩ－Ｎ層を露出させることができる。代替的な実施形態によれば、第２活性ＩＩＩ－Ｎ層は、ウェットエッチングによって、例えばアルカリ溶液中またはレジスト現像液中において、部分的にエッチングされる。この場合、ソース領域およびドレイン領域において、第２活性ＩＩＩ－Ｎ層にそれぞれのオーミックコンタクトを部分的に形成することが可能となる。オーミックコンタクトの領域が画定された場合（すなわち、ソース領域およびドレイン領域が画定された場合）、例えば、熱蒸着によって、スパッタリングによって、または電子ビーム蒸着によって、金属層または金属層のスタックが堆積させられてよい。フォトレジストの上に位置しており、かつ、第２活性ＩＩＩ－Ｎ層に接触していない金属のリフトオフを実行することによって、金属パターンが連続的に画定される。代替的には、フォトレジストが最初に除去され、そして、例えばＴｉおよびＡｌを含んでいる金属スタックが堆積させられる。次いで、第２のフォトレジスト堆積ステップおよびフォトリソグラフィステップが実行される。これにより、金属スタックが望まれない領域における、当該金属スタックに対するドライエッチングが実現され、フォトレジストが除去される。
第２の例示的な態様によれば、半導体構造を製造するための方法が提供される。当該方法は、
－基板を設けるステップと、
－前記基板の上にエピタキシャルＩＩＩ－Ｎ半導体層スタックを設けるステップと、を含んでおり、
前記エピタキシャルＩＩＩ－Ｎ半導体層スタックを設けるステップが、
・第１活性ＩＩＩ－Ｎ層を設けるステップと、
・前記第１活性ＩＩＩ－Ｎ層の上に、窒化アルミニウムを含んでいるスペーサ層を設けるステップと、
・前記スペーサ層の上に、窒化ガリウムを含んでいるとともに、１ｎｍ未満の厚さを有している拡散バリア層を設けるステップと、
・前記拡散バリア層の上に、当該拡散バリア層に直接的に接触するとともに、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層を設けるステップと、
を含んでいることにより、
前記第１活性ＩＩＩ－Ｎ層と前記第２活性ＩＩＩ－Ｎ層との間に２次元電子ガスが形成される。
本開示の第２の態様に係る半導体構造の製造方法は、高電力かつ高周波の用途のデバイスの製造に適している。例えば、格子整合ＩｎＡｌＮ／ＧａＮヘテロ構造を含んでいるデバイスを製造するにより、ＩｎＡｌＮバリア層とＧａＮとの界面における自発分極の差に起因して、いかなるドーピングをも要することなく、高密度２次元電子ガスを生じさせることができる。第１活性ＩＩＩ－Ｎ層に格子整合したバリア層としてＩｎＡｌＮを使用することにより、窒化物ヘテロ構造デバイスにおけるミスフィット誘起欠陥の影響を最小化し、低歪みかつ低欠陥密度のヘテロエピタキシャル界面を与えつつ、非常に高いシートキャリア密度を生じさせることができる。第１活性ＩＩＩ－Ｎ層と拡散バリア層との間においてエピタキシャル成長したスペーサ層は、半導体構造の電子移動度をさらに高める。
例えば、半導体構造が熱アニール時などに高温に曝される場合、スペーサ層の上においてエピタキシャル成長し、かつ、自身の上において第２活性ＩＩＩ－Ｎ層がエピタキシャル成長する拡散バリア層は、第２活性ＩＩＩ－Ｎ層から少なくともスペーサ層へのインジウム原子の拡散または移動を防止する。好ましくは、例えば半導体構造が熱アニール時などに高温に曝される場合、拡散バリア層は、第２活性ＩＩＩ－Ｎ層からスペーサ層および第１活性ＩＩＩ－Ｎ層へのインジウム原子の拡散または移動を防止する。好ましくは、例えば半導体構造が熱アニール時などに高温に曝される場合、拡散バリア層は、第２活性ＩＩＩ－Ｎ層から、スペーサ層、第１活性ＩＩＩ－Ｎ層、および基板へのインジウム原子の拡散または移動を防止する。
それゆえ、スペーサ層と第２活性ＩＩＩ－Ｎ層との間において成長した拡散バリア層を有していないエピタキシャルＩＩＩ－Ｎ半導体層スタックを備えた半導体構造と比較した場合、当該拡散バリア層は、半導体構造内における改善された熱安定性、改善された電子移動度、および改善されたシート抵抗を保証する。言い換えれば、本開示の第１の例示的な態様に係る拡散バリア層は、少なくとも半導体構造のスペーサ層の内部へのインジウム原子の歪媒介拡散を許容する。
好ましくは、第１活性ＩＩＩ－Ｎ層を設けることは、純粋な窒化ガリウムの単層を成長させることに対応している。好ましくは、第１活性ＩＩＩ－Ｎ層の上にスペーサ層を設けることは、純粋な窒化アルミニウムの単層を成長させることに対応している。
例示的な実施形態によれば、高電子移動度トランジスタを製造する方法が提供されている。当該方法は、
－基板を設けるステップと、
－前記基板の上にエピタキシャルＩＩＩ－Ｎ半導体層スタックを設けるステップと、を含んでおり、
前記エピタキシャルＩＩＩ－Ｎ半導体層スタックを設けるステップが、
・第１活性ＩＩＩ－Ｎ層を設けるステップと、
・前記第１活性ＩＩＩ－Ｎ層の上に、窒化アルミニウムを含んでいるスペーサ層を設けるステップと、
・前記スペーサ層の上に、窒化ガリウムを含んでいるとともに、１ｎｍ未満の厚さを有している拡散バリア層を設けるステップと、
・前記拡散バリア層の上に、当該拡散バリア層に直接的に接触するとともに、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層を設けるステップと、
を含んでいることにより、
前記第１活性ＩＩＩ－Ｎ層と前記第２活性ＩＩＩ－Ｎ層との間に２次元電子ガスが形成され、
前記方法は、
－ゲート領域において前記第２活性ＩＩＩ－Ｎ層に直接的に接触するゲートコンタクトを設けるステップを含んでいる。
例示的な実施形態によれば、スペーサ層の上に拡散バリア層を設けるために、７２５℃～８２５℃の範囲の表面温度が使用される。
この場合、本開示の第２の例示的な態様に係る半導体構造の製造方法によれば、拡散バリア層の成長と第２活性ＩＩＩ－Ｎ層の成長との間における成長中断が生じない。言い換えると、拡散バリア層および第２活性ＩＩＩ－Ｎ層は両方とも、同じプロセス条件のもとで成長する。スペーサ上に形成される拡散バリア層の実際の成長面の温度が７２５～８２５℃の範囲となるように、当該拡散バリア層の成長が実行される。言い換えると、拡散バリア層を成長させる前のスペーサ層の表面の温度は、７２５℃～８２５℃の範囲である。そして、スペーサ層の上において拡散バリア層を成長させる期間における、当該拡散バリア層のスペーサ層と接する面と反対側の成長面の温度は、７２５℃～８２５℃の範囲である。代替的には、拡散バリア層は、８２５℃より高い温度でスペーサ層の上において成長する。本開示の要旨においては、スペーサ層を８００℃よりも低い温度で成長させてもよい。あるいは、スペーサ層を８００℃よりも高い温度で成長させてもよい。
［図面の簡単な説明］
以下では、複数の例示的な実施形態が、添付の図面を参照して説明されている。
図１は、従来技術に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。
図２は、本開示に係る半導体構造の例示的な実施形態を示す。
図３は、本開示に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。
図４は、本開示に係る半導体構造を製造するための方法の例示的な実施形態を示す。
図５は、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
図６は、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
図７は、第２活性ＩＩＩ－Ｎ層が、ゲート領域において当該第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセスを含んでいる、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
図８は、第２活性ＩＩＩ－Ｎ層が、ゲート領域において当該第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセスを含んでいる、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
［（１つ以上の）実施形態の詳細な説明］
図１Ａおよび図１Ｂは、従来技術に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。図１Ａおよび図１Ｂは、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造のエピタキシャル成長がなされるウェハのシート抵抗９１の変化を、当該ウェハの中心９３からの、端数を切り捨てた半径９２の関数として示している。したがって、図１Ａおよび図１Ｂの両方において、点９３はウェハの中心に対応しており、点９４は当該ウェハのエッジに対応している。図１Ａは、成長後のウェハを熱アニールする前の、当該ウェハのシート抵抗９５を示す。その一方、図１Ｂは、例えばウェハを７５０℃において３０分間に亘りアニールした場合における、熱アニール後の当該ウェハのシート抵抗９６を示す。シート抵抗９５は、熱アニール前のウェハの半径に沿って、２２５Ω／ｓｑに達している。その一方、シート抵抗９６は、熱アニール後のウェハの半径に沿って、２５０Ω／ｓｑから４２５Ω／ｓｑまで増加している。熱アニール後のウェハのシート抵抗９６は、熱アニール前のウェハのシート抵抗９５よりもはるかに高いことが明らかである。例えば熱アニール時に、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造を高温に曝すことは、そのシート抵抗の低下を招く。さらに、熱アニール後のＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造のシート抵抗９６の低下は、ウェハの中心９３の近傍に比べて、当該ウェハのエッジの９４に近傍における方がより顕著であることが、図１Ｂから理解できる。
図２は、本開示に係る半導体構造１の例示的な実施形態を示す。半導体構造１は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態では、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層（spacer layer）２０２と、（ｉｉｉ）空間層（space layer）２０２の上において成長した拡散バリア層２０３と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。別の実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に形成されており、当該拡散バリア層２０３に直接的に接触している。
図３Ａおよび図３Ｂは、本開示に係る半導体構造１のシート抵抗の測定についての例示的な実施形態を示す。図３Ａおよび図３Ｂは、本開示に係るＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造１のエピタキシャル成長がなされるウェハのシート抵抗９１の変化を、当該ウェハの中心９３からの、端数を切り捨てた半径９２の関数として示している。したがって、図３Ａおよび図３Ｂの両方において、点９３はウェハの中心に対応しており、点９４は当該ウェハのエッジに対応している。図３Ａは、本開示に係る半導体構造１を成長させた後に、ウェハを熱アニールする前の、当該半導体構造１のシート抵抗９７を示す。その一方、図３Ｂは、例えば本開示に係る半導体構造１を７５０℃において３０分間に亘りアニールした場合における、当該半導体構造１のシート抵抗９７を示す。シート抵抗９７は、熱アニール前のウェハの半径に沿って。２２５Ω／ｓｑ～２３０Ω／ｓｑの範囲である。シート抵抗９８も、熱アニール後のウェハの半径に沿って、２２５Ω／ｓｑ～２３０Ω／ｓｑの範囲である。本開示に係る半導体構造１が成長した後のウェハ９８のシート抵抗は、熱アニール前と比較した場合に、熱アニール後に変化しないことが明らかである。言い換えれば、例えば熱アニール時に、本開示に係る半導体構造１を、ある一定の時間に亘り高温に曝すことは、当該半導体構造のシート抵抗の低下を生じさせない。加えて、ウェハのエッジ９４と当該ウェハの中心９３の近傍との間において、熱アニール後における本開示に係る半導体構造１のシート抵抗９８の値に差異がないことが、図３Ｂから理解できる。
図４は、本開示に係る半導体構造を製造する方法の例示的な実施形態を示す。当該方法は、第１主ステップ９０１において、基板１００を設けることを含んでいる。当該方法は、第１ステップ９０１に後続する第２メインステップ９０２において、基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設けることを含んでいる。基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設ける当該方法のステップは、第１活性ＩＩＩ－Ｎ層２０１を設ける第１ステップ９０３を含んでいる。基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設ける当該方法のステップは、第１ステップ９０３に後続する第２ステップ９０４をさらに含んでいる。第２ステップ９０４は、第１活性ＩＩＩ－Ｎ層２０１の上にスペーサ層２０２を設けることを含んでいる。当該スペーサ層２０２は、窒化アルミニウムを含んでいる。基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設ける当該方法のステップは、第２ステップ９０４に後続する第３ステップ９０５をさらに含んでいる。第３ステップ９０５は、スペーサ層２０２の上に拡散バリア層２０３を設けることを含んでいる。当該拡散バリア層２０３は、窒化ガリウムを含んでいる。当該拡散バリア層２０３の厚さは、１ｎｍ未満である。基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設ける当該方法のステップは、第３ステップ９０５に後続する第４ステップ９０６をさらに含んでいる。第４ステップ９０６は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように、第２活性ＩＩＩ－Ｎ層２０４を設けることを含んでいる。当該第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。この場合、第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間に、２次元電子ガス２０を形成できる。任意の例示的な実施形態によれば、スペーサ層の上に拡散バリア層２０３を設ける当該方法のステップに対して、７２５℃～８２５℃の範囲の表面温度が使用される。さらなる任意の例示的な実施形態によれば、当該方法は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触するゲートコンタクト４０１を設ける工程をさらに含んでいる。
図５は、本開示に係る高電子移動度トランジスタ２の例示的な実施形態を示す。高電子移動度トランジスタ２は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態によれば、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層２０２と、（ｉｉｉ）空間層２０２の上において成長した拡散バリア層２０３と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。別の実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように形成されている。高電子移動度トランジスタ２は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触するゲートコンタクト４０１をさらに備えている。
図６は、本開示に係る高電子移動度トランジスタ２の例示的な実施形態を示す。高電子移動度トランジスタ２は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態によれば、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層２０２と、（ｉｉｉ）空間層２０２の上において成長した拡散バリア層と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように形成されている。高電子移動度トランジスタ２は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触しているゲートコンタクト４０１をさらに備えている。高電子移動度トランジスタ２は、（ｉ）ソース領域４３において第２活性ＩＩＩ－Ｎ層２０４に接触しているソースコンタクト４０３、および／または、（ｉｉ）ドレイン領域４４において第２活性ＩＩＩ－Ｎ層２０４に接触しているドレインコンタクト４０４を、さらに備えている。
図７は、本開示に係る高電子移動度トランジスタ２の例示的な実施形態を示す。高電子移動度トランジスタ２は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態によれば、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層２０２と、（ｉｉｉ）空間層２０２の上において成長した拡散バリア層と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。別の実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように形成されている。第２活性ＩＩＩ－Ｎ層２０４は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４を部分的に貫くように延在しているリセス４０２を備えている。高電子移動度トランジスタ２は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触しているゲートコンタクト４０１をさらに備えている。
図８は、本開示に係る高電子移動度トランジスタ２の例示的な実施形態を示す。高電子移動度トランジスタ２は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態によれば、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層２０２と、（ｉｉｉ）空間層２０２の上において成長した拡散バリア層と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。別の実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように形成されている。第２活性ＩＩＩ－Ｎ層２０４は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４を部分的に貫くように延在しているリセス４０２を備えている。高電子移動度トランジスタ２は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触しているゲートコンタクト４０１をさらに備えている。高電子移動度トランジスタ２は、（ｉ）ソース領域４３において第２活性ＩＩＩ－Ｎ層２０４に接触しているソースコンタクト４０３、および／または、（ｉｉ）ドレイン領域４４において第２活性ＩＩＩ－Ｎ層２０４に接触しているドレインコンタクト４０４を、さらに備えている。
以上の通り、特定の実施形態を参照して本発明を説明したが、本発明は上述の例示的な実施形態の詳細部に限定されるべきではなく、本発明の範囲から逸脱することなく様々な変更および修正を加えて、本発明が具現化されてもよいことは当業者には明らかであろう。したがって、これらの実施形態は、全ての点において例示的であり、限定的なものではないと見なされるべきである。本発明の範囲は、上述の説明によって示されているのではなく、添付の特許請求の範囲によって示されている。したがって、特許請求の範囲に含まれる全ての変更は、本発明の範囲に含まれるものとして意図されている。
さらに、本特許出願の読者は、（ｉ）「備えている（comprising）」または「備える（comprise）」という語は他の要素またはステップを排除するものではなく、（ｉｉ）「a」または「an」という語は複数を排除するものではなく、（ｉｉｉ）コンピュータシステム、プロセッサ、または別の集積ユニットなどの単一の要素が、特許請求の範囲に記載されている複数の手段（means）の機能を果たす場合があることも理解できるであろう。特許請求の範囲におけるいかなる参照符号も、関連するそれぞれの請求項を限定するものとして解釈されるべきではない。「第１（first）」、「第２（second）」、「第３（third）」、「ａ」、「ｂ」、「ｃ」などの用語は、本明細書または特許請求の範囲において使用される場合、類似の要素またはステップを区別するために導入されており、必ずしも連続的または時系列的な順序を表しているわけではない。同様に、「上（top）」、「底（bottom）」、「上に（over）」、「下に（under）」などの用語は、説明を目的として導入されており、必ずしも相対的な位置を示しているわけではない。このように使用されている用語は、適切な状況下において交換可能であることが理解されるべきである。このため、本発明の実施形態は、本発明に従って、（１つ以上の）上述の説明または図示とは異なる順序または向きにおいて実現されてもよいことが理解されるべきである。
従来技術に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。 従来技術に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。 本開示に係る半導体構造の例示的な実施形態を示す。 本開示に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。 本開示に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。 本開示に係る半導体構造を製造するための方法の例示的な実施形態を示す。 本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。 本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。 第２活性ＩＩＩ－Ｎ層が、ゲート領域において当該第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセスを含んでいる、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。 第２活性ＩＩＩ－Ｎ層が、ゲート領域において当該第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセスを含んでいる、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
発明の詳細な説明
［技術分野］
本発明は、特にＩｎＡｌＮバリア層を含んでいる半導体構造、および、当該半導体構造を成長させる方法に全般的に関する。より具体的には、本発明は、改善された移動度およびシート抵抗を示すＩｎＡｌＮバリア層を含んでいる半導体構造、および、当該半導体構造を成長させる方法に関する。
［背景］
ＧａＮベースのヘテロ構造は、高い電子速度および高い臨界電界を示すので、高出力および高周波への適用についての関心が抱かれている。例えば、従来では、ＦＥＴとも称される電界効果トランジスタ（field effect transistor）の製造において、ＡｌＧａＮ／ＧａＮヘテロ構造が用いられている。この構造では、２ＤＥＧとも称される２次元電子ガス（two dimensional electron gas）が、ＡｌＧａＮとＧａＮとの間の自発的な圧電性の分極によって生成される。
２次元電子ガスの密度を増加させることは、デバイス性能を改善するために有効である。２次元電子ガスの密度を増加させるためには、ＡｌＧａＮバリアのアルミニウム含有量を増加させるべきである。しかしながら、高いアルミニウム含有量を有するＡｌＧａＮは、ＧａＮに対して大きく歪む。大きい歪みは、これらのＧａＮベースのヘテロ構造から製造されるデバイスの信頼性に影響を及ぼす。
３元ＩｎＡｌＮ層は、バリア層として、従来のＡｌＧａＮに取って代わる可能性を有している。３元ＩｎＡｌＮは、１７％のインジウムおよび８３％のアルミニウムという組成において、ＧａＮに格子整合されうる。格子整合ＩｎＡｌＮ／ＧａＮヘテロ構造は、ＩｎＡｌＮバリア層とＧａＮとの間の界面における自発分極の差異に起因して、いかなるドーピングをも要することなく、高密度な２次元電子ガスを生じさせる。例えば、フォトニクスにおける適用は、青色発光ダイオードおよび緑色発光ダイオードの製造から、広範囲の波長範囲のレーザダイオードにまで及ぶ。例えば、エレクトロニクスにおける適用は、高出力、高周波および／または高温のデバイスに適した高電子移動度トランジスタに関連している。ＩｎＡｌＮをＧａＮに格子整合したバリア層として使用することにより、窒化物ヘテロ構造デバイスにおけるミスフィット誘起欠陥の影響を最小化し、かつ、低歪みかつ低欠陥密度のヘテロエピタキシャル界面を生じさせつつ、非常に高いシートキャリア密度を生じさせる。電子移動度をさらに高めるために、ＩｎＡｌＮバリア層とＧａＮチャネル層との間の従来のスペーサ層として、ＡｌＮ超薄層が使用されてもよい。この場合、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造が形成される。電子移動度は、ＧａＮとＡｌＮスペーサとの界面の急峻性のみならず、組成の均一性および結晶品質の観点からのスペーサ層自体の品質にも依存する。
製造されるデバイスは高品質である可能性を秘めているが、上記構造の成長を制御することは容易ではない。実際に、ＩｎＡｌＮの成長は、高温において固相へのインジウムの取り込みが熱的に阻害されることによって複雑となる。言い換えると、ＩｎＡｌＮ膜におけるＩｎＮおよびＡｌＮという２元系の最適な成長温度が異なるゆえに、当該ＩｎＡｌＮ膜の成長は困難となる。具体的には、４５０℃を超える温度では、ＩｎＮが分離する。その一方、良質な結晶膜を得るためには、１０００℃を超える温度においてＡｌＮを成長させることを要する。
図１Ａおよび図１Ｂは、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造のエピタキシャル成長がなされるウェハのシート抵抗９１の変化を、当該ウェハの中央９３からの、端数を切り捨てた半径（rounded radius）９２の関数として示している。したがって、図１Ａおよび図１Ｂの両方において、点９３はウェハの中央（中心）に対応しており、点９４は当該ウェハのエッジ（縁，端部）に対応している。図１Ａは、成長後のウェハを熱アニールする前の、当該ウェハのシート抵抗９５を示す。その一方、図１Ｂは、例えばウェハを７５０℃において３０分間に亘りアニールした場合における、熱アニール後の当該ウェハのシート抵抗９６を示す。シート抵抗９５は、熱アニール前のウェハの半径に沿って、２２５Ω／ｓｑに達している。その一方、シート抵抗９６は、熱アニール後のウェハの半径に沿って、２５０Ω／ｓｑから４２５Ω／ｓｑまで増加している。熱アニール後のウェハのシート抵抗９６は、熱アニール前のウェハのシート抵抗９５よりもはるかに高いことが明らかである。例えば熱アニール時に、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造を高温に曝すことは、そのシート抵抗の低下を招く。さらに、熱アニール後のＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造のシート抵抗９６の低下は、ウェハの中央９３の近傍に比べて、当該ウェハのエッジの９４に近傍における方がより顕著であることが、図１Ｂから理解できる。
図１Ａおよび図１Ｂにおいて検討されているウェハに対して実行されたホール測定（Hall measurement）は、当該ウェハの熱アニール時に低下する量は２ＤＥＧにおける電子の量ではないことを示している。上記ホール測定は、シート抵抗の増加に反比例する、電子移動度の明確な減少を示している。この移動度の減少は、スペーサ層の急峻性および組成の均一性の低下によって説明可能である。
［概要］
そこで、本発明の実施形態は、従来技術における固有の欠点を示さない半導体構造および製造方法を提示することを目的としている。より具体的には、本発明の実施形態の目的は、熱安定性が改善され、かつ、電子移動度が改善された半導体構造および当該半導体構造の製造方法を提示することにある。
本発明の様々な実施形態に応じて求められている保護の範囲は、独立請求項によってのみ示されている。
本明細書に記載されている実施形態および構成のうち、独立請求項の範囲に含まれないものがあれば、それらは本発明の様々な実施形態を理解するために有用な例として解釈されるべきである。
高出力かつ高周波への適用のための半導体構造に対するニーズが存在している。当該半導体構造は、ＧａＮに格子整合したバリア層を含んでおり、かつ、改善された熱安定性と改善された電子移動度とを示す。
この目的は、本開示の第１の例示的な態様によれば、下記の半導体構造によって達成される。すなわち、当該半導体構造は、
－基板と、
－前記基板の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック（半導体層の積層体）と、を備えており、
前記エピタキシャルＩＩＩ－Ｎ半導体層スタックは、
・第１活性ＩＩＩ－Ｎ層と、
・前記第１活性ＩＩＩ－Ｎ層の上に位置しており、かつ、窒化アルミニウム（Aluminium Nitride）を含んでいるスペーサ層と、
・前記スペーサ層の上に位置している拡散バリア層と、
・前記拡散バリア層の上に位置しており、当該拡散バリア層に直接的に接触しており、かつ、窒化アルミニウムインジウム（Indium Aluminium Nitride）を含んでいる第２活性ＩＩＩ－Ｎ層と、を備えており、
前記第１活性ＩＩＩ－Ｎ層と前記第２活性ＩＩＩ－Ｎ層との間に２次元電子ガスが位置しており、
前記拡散バリア層は窒化ガリウム（Gallium Nitride）を含んでおり、前記拡散バリア層の厚さは１ｎｍ未満である。
従来技術の半導体構造は、（ｉ）第１活性ＩＩＩ－Ｎ層と、（ｉｉ）第１活性ＩＩＩ－Ｎ層の上に位置しているスペーサ層と、（ｉｉｉ）スペーサ層の上に位置しており、かつ、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層と、を備えたエピタキシャルＩＩＩ－Ｎ半導体層スタックを含んでいる。当該半導体構造において、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層は、第１活性ＩＩＩ－Ｎ層の上に位置しており、かつ、非常に高い引張り歪みを伴うスペーサ層に直接的に接触している。インジウム原子は第１活性ＩＩＩ－Ｎ層または第２活性ＩＩＩ－Ｎ層に含まれるガス原子またはＡｌ原子よりも大きいので、当該インジウム原子は第２活性ＩＩＩ－Ｎ層の格子に非常に大きい局所的な圧縮歪みを生じさせる。熱アニール時に、インジウム原子は、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層から、少なくともスペーサ層の内部へと移動（マイグレーション）する。言い換えれば、第２活性ＩＩＩ－Ｎ層のインジウム原子は、熱アニール時に第１活性ＩＩＩ－Ｎ層に向かって拡散または移動する。このことは、スペーサ層の組成均一性を崩し、かつ、スペーサ層と第１活性ＩＩＩ－Ｎ層との間の界面を、平滑化させるか、ぼやけさせるか、または軟化させる。
本発明の第１の態様に係る半導体構造は、高周波用途に好適である。例えば、格子整合ＩｎＡｌＮ／ＧａＮヘテロ構造は、ＩｎＡｌＮバリア層とＧａＮとの間の界面における自発分極の差異に起因して、いかなるドーピングを伴うことなく、高密度な２次元電子ガスを生じさせる。第１活性ＩＩＩ－Ｎ層に格子整合したバリア層としてＩｎＡｌＮを使用することにより、窒化物ヘテロ構造デバイスにおけるミスフィット誘起欠陥の影響を最小化し、低歪みかつ低欠陥密度のヘテロエピタキシャル界面を与えつつ、非常に高いシートキャリア密度を生じさせる。第１活性ＩＩＩ－Ｎ層と拡散バリア層との間においてエピタキシャル成長したスペーサ層は、半導体構造の電子移動度をさらに高める。
例えば、半導体構造が熱アニール時などに高温に曝される場合、スペーサ層の上においてエピタキシャル成長し、かつ、自身の上において第２活性ＩＩＩ－Ｎ層がエピタキシャル成長する拡散バリア層は、第２活性ＩＩＩ－Ｎ層から少なくともスペーサ層の内部へのインジウム原子の拡散または移動を防止する。好ましくは、半導体構造が例えば熱アニール時などに高温に曝される場合、拡散バリア層は、第２活性ＩＩＩ－Ｎ層からスペーサ層および第１活性ＩＩＩ－Ｎ層へのインジウム原子の拡散または移動を防止する。好ましくは、半導体構造が熱アニール時などに高温に曝される場合、拡散バリア層は、第２活性ＩＩＩ－Ｎ層から、スペーサ層、第１活性ＩＩＩ－Ｎ層、および基板への、インジウム原子の拡散または移動を防止する。
それゆえ、スペーサ層と第２活性ＩＩＩ－Ｎ層との間において成長した拡散バリア層を有していないエピタキシャルＩＩＩ－Ｎ半導体層スタックを含んでいる半導体構造と比較した場合、当該拡散バリア層は、半導体構造の内部における、改善された熱安定性、改善された電子移動度、および改善されたシート抵抗を保証する。言い換えれば、本開示の第１の例示的な態様に係る拡散バリア層は、少なくとも半導体構造のスペーサ層の内部へのインジウム原子の歪媒介拡散を許容する。
本開示の文脈では、拡散バリア層の厚さが１ｎｍ未満である場合には、第２活性ＩＩＩ－Ｎ層との界面において、拡散バリア層の伝導帯の底部はフェルミ準位未満には低下しない。伝導帯の不連続性が大きくなく、かつ、第２活性ＩＩＩ－Ｎ層の自発分極によって誘起される電荷が大きくないからである。例えば、拡散バリア層の厚さは、１ｎｍまたは０．５ｎｍの厚さである。例えば、拡散バリア層の厚さは、０．８５ｎｍである。例えば、拡散バリア層は、窒化ガリウムの複数の単層（monolayer）を含んでいる。例えば、拡散バリア層は、４つ以下の窒化ガリウムの単層を含んでいる。拡散バリア層の厚さを１ｎｍ未満まで低減させことにより、拡散バリア層の内部における電荷の数が最小化されるので、漏れが最小化される。拡散バリアの厚さを１ｎｍ未満まで低減させた場合、２ＤＥＧを第２活性ＩＩＩ－Ｎ層にさらに近づくことにより、合金散乱が増加する可能性がある。したがって、本開示に係る半導体構造によって解決される技術的課題は、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層を備えている半導体構造における漏れを最小化することでありうる。
本開示に係る半導体構造によれば、拡散バリア層と第２活性ＩＩＩ－Ｎ層との間には、半導体構造の深さ方向に沿って形成されている層は存在していない。本開示に係る拡散バリア層によれば、２ＤＥＧと第２活性ＩＩＩ－Ｎ層との間の物理的な隔離量（separation）を増大させる必要がない。
本開示の文脈において、モル分率（mole fraction or molar fraction）は、モルによって表された成分の量を、モルによって表された混合物中のすべての成分の総量によって除算した単位として定義されている。本開示の第１の例示的な態様によれば、拡散バリア層は、０．２０未満のアルミニウムモル分率（例：０．１９、０．１８、０．１７、０．１６、０．１５、０．１４、０．１３、０．１２、０．１１、０．１０など）を有している。言い換えると、拡散バリア層のアルミニウム含有量は、０％～２０％の範囲である。ある層におけるアルミニウムの含有量は、当該層におけるアルミニウム原子の数と当該層における全てのＩＩＩ族原子の総数との比率として定義されている。本開示の第１の例示的な態様によれば、拡散バリア層は、インジウムを含んでいない。
本開示の文脈において、例えば、第２活性ＩＩＩ－Ｎ層は、電子誘導バリア層（電子誘起バリア層）である。当該第２活性ＩＩＩ－Ｎ層は、例えば０．２２未満のインジウムモル分率を有する窒化アルミニウムインジウムを含んでいる。本開示の文脈において、例えば、第２活性ＩＩＩ－Ｎ層は、電子誘導バリア層であり、かつ、例えば０．１７または０．１８というインジウムモル分率を有する窒化アルミニウムインジウムを含んでいる。０．１７というインジウムモル分率および０．８３というアルミニウムモル分率を有する第２活性ＩＩＩ－Ｎ層は、例えば、ＧａＮに格子整合する。好ましくは、第２活性ＩＩＩ－Ｎ層は、電子誘導バリア層であり、かつ、例えば０．１４～０．２２という範囲のインジウムモル分率を有する窒化アルミニウムインジウムを含んでいる。例示的な実施形態では、第２活性ＩＩＩ－Ｎ層のインジウムアルミニウム窒化物が０．２０というインジウムモル分率を有している場合、当該インジウムアルミニウム窒化物は０．８０というアルミニウムモル分率を有している。別の例示的な実施形態では、第２活性ＩＩＩ－Ｎ層のインジウムアルミニウム窒化物が０．１４というインジウムモル分率を有している場合、当該インジウムアルミニウム窒化物は０．８６というアルミニウムモル分率を有している。言い換えれば、第２活性ＩＩＩ－Ｎ層の窒化アルミニウムインジウムは、例えば、０．８０～０．８６という範囲のアルミニウムモル分率を有している。この場合、第２活性ＩＩＩ－Ｎ層は、第１活性ＩＩＩ－Ｎ層に対して圧縮性を有している。その一方、当該第１活性ＩＩＩ－Ｎ層は、０．２０または０．２１というインジウムモル分率を有しており、引張性を有している。代替的には、第２活性ＩＩＩ－Ｎ層は、電子誘導バリア層であり、かつ、インジウムアルミニウム窒化ガリウムを含んでいる。この場合、例えば、ガリウムモル分率は、０．２０までの値をとる。
エピタキシャルＩＩＩ－Ｎ半導体層スタックは、エピタキシャル活性層を含んでいる。当該エピタキシャル活性層は、（ｉ）第１活性ＩＩＩ－Ｎ層と、（ｉｉ）スペーサ層と、（ｉｉ）拡散バリア層と、第２活性ＩＩＩ－Ｎ層と、を備えている。当該エピタキシャル活性層は、有機金属化学気相成長エピタキシャルチャンバ内において、インサイチュ（in-situ）で形成される。このことは、ＭＯＣＶＤとも称される。あるいは、当該エピタキシャル活性層は、有機金属気相エピタキシャルチャンバ内において、インサイチュで形成される。このことは、ＭＯＶＰＥとも称される。あるいは、当該エピタキシャル活性層は、分子ビームエピタキシャルチャンバ内において、インサイチュで形成される。このことは、ＭＢＥとも称される。あるいは、当該エピタキシャル活性層は、化学ビームエピタキシャルチャンバ内において、インサイチュで形成される。このことは、ＣＢＥとも称される。
半導体構造は、有機金属化学気相蒸着（metal-organic chemical vapour deposition，ＭＯＣＶＤ）または有機金属気相エピタキシー（metal-organic vapour phase epitaxy，ＭＯＶＰＥ）によるエピタキシャル成長によって形成されてよい。あるいは、当該半導体構造は、分子ビームエピタキシー（molecular beam epitaxy，ＭＢＥ）または化学ビームエピタキシー（chemical beam epitaxy，ＣＢＥ）によって形成されてもよい。ＭＯＶＰＥまたはＭＯＣＶＤのプロセスにおいて、典型的には、エピタキシャルＩＩＩ－Ｎ半導体層スタックは、例えば５ｍＢａｒ～１Ｂａｒの圧力で、かつ、例えば６００℃～１２００℃の温度で、基板上においてエピタキシャル成長させられる。前駆体（プリカーサ）は、（ｉ）窒素についてアンモニア（ＮＨ３）であってよく、（ｉｉ）ガリウムについては、トリ－メチル－Ｇａ（ＴＭＧａ）またはトリ－エチル－Ｇａ（ＴＥＧａ）であってよく、（ｉｉｉ）アルミニウムについては、トリ－メチル－Ａｌ（ＴＭＡｌ）またはトリ－エチル－Ａｌ（ＴＥＡｌ）であってよく、（ｉｖ）インジウムについてはトリ－メチル－インジウム（ＴＭＩｎ）であってよく、（ｖ）シリコン（ケイ素）については、シラン（ＳｉＨ４）またはジシラン（ＳｉＨ３）２であってよい。ただし、当該前駆体は、これらに限定されない。
ＩＩＩ族窒化物は、（ｉ）周期表におけるＩＩＩ族の元素と、（ｉｉ）Ｎとも称される窒素と、によって形成される半導体化合物を指す。ＩＩＩ族の元素は、例えば、Ｂとも称されるボロン（ホウ素）、Ａｌとも称されるアルミニウム、Ｇａとも称されるガリウム、Ｉｎとも称されるインジウムである。２元（バイナリ）ＩＩＩ族窒化物化合物の例は、ＧａＮ、ＡｌＮ、ＢＮなどである。ＩＩＩ族窒化物は、例えば、ＩｎＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮなどの３元および４元の化合物も指す。
２次元電子ガスは、２次元において自由に移動するが、第１次元において緊密に閉じ込められている電子のガスである。この緊密な閉じ込めは、その方向の運動についての量子化されたエネルギーレベル（準位）をもたらす。電子は、３Ｄ（３次元）世界に埋め込まれた２Ｄシートであるかのように観察される。高電力および／または高周波の用途について特に関心が抱かれているデバイスは、ＨＥＭＴとも称される高電子移動度トランジスタ（high electron mobility transistor）である。本発明によれば、エピタキシャルＩＩＩ－Ｖ半導体層スタックとゲートとの間に、パッシベーション（不動態化）スタックが形成される。パッシベーションスタックは、ゲートの下方にのみ形成されてもよい。当該パッシベーションスタックは、ゲート誘電体として追加的に機能しうる。代替的には、パッシベーションスタックは、エピタキシャルＩＩＩ－Ｖ半導体層スタックの上に形成されていてよい。当該パッシベーションスタックは、エピタキシャルＩＩＩ－Ｖ半導体層スタックを完全に覆っていてもよい。代替的には、パッシベーションスタックは、エピタキシャルＩＩＩ－Ｖ半導体層スタックの上に形成されており、かつ、当該エピタキシャルＩＩＩ－Ｖ半導体層スタックの表面を部分的に覆っていてもよい。例えば、パッシベーションスタックは、本発明に係る高移動度電子トランジスタのソースとドレインとの間の非ゲート領域の内部に形成されていてもよい。この場合、当該パッシベーションスタックは、パッシベーションとして機能し、下方に位置している２ＤＥＧの空乏化（枯渇）を防止する。
本開示の第１の例示的な態様に係る半導体構造において、ＧａＮを含んでいる拡散バリア層は、スペーサ層の引張歪み成分を低下させるので、最大の圧縮歪みを示す。
例示的な実施形態によれば、前記半導体構造は、ウェハ上においてエピタキシャル成長している。そして、前記半導体構造のシート抵抗の値は、前記ウェハのエッジと前記ウェハの近傍とにおいて相異していない。
例示的な実施形態によれば、拡散バリア層は、単層である。
この場合、第２活性ＩＩＩ－Ｎ層との界面において、拡散バリア層の伝導帯の底部は、フェルミ準位未満に低下しない。伝導帯の不連続性が大きくなく、かつ、第２活性ＩＩＩ－Ｎ層の自発分極によって誘起される電荷が大きくないからである。さらに、拡散バリア層のアルミニウム含有量は、単層に亘って一定である。
例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層は、窒化ガリウムを含んでいる。
好ましくは、第１活性ＩＩＩ－Ｎ層は、エピタキシャル成長する。当該第１活性ＩＩＩ－Ｎ層は、純粋な窒化ガリウムを含んでおり、好ましくは窒化ガリウムの単層を含んでいる。
好ましくは、スペーサ層は、エピタキシャル成長する。当該スペーサ層は、純粋な窒化アルミニウムを含んでいる。
例示的な実施形態によれば、スペーサ層の厚さは、２ｎｍ未満である。
この場合、スペーサ層は、当該スペーサ層の粗さを最小化するように十分に薄く維持されている。粗さを最小化することにより、スペーサ層は、少なくとも第１活性ＩＩＩ－Ｎ層へのインジウム原子の拡散または移動を防止する。この場合、半導体構造の熱的安定性がさらに改善される。言い換えれば、スペーサ層が薄いほど、半導体構造の熱的安定性はより良好となる。好ましくは、スペーサ層の厚さは、０．５ｎｍ～１．５ｎｍである。よりいっそう好ましくは、スペーサ層の厚さは、０．８ｎｍ～１ｎｍである。
本開示の第１の例示的な態様に係る半導体構造の基板は、Ｓｉ、シリコンオンインシュレータ（Silicon-On-Insulator）、シリコンカーバイド（炭化ケイ素）、サファイアのうちの１つ以上を含んでいる。この場合、本開示の第１の例示的な態様に係る半導体構造の製造は、相補型金属酸化膜半導体技術およびプロセスのために開発された既存の製造技術と互換性を有している。言い換えれば、半導体構造の製造は、現在の性質としてＣＭＯＳ適合性を有している。そして、現在のプロセスステップが、多大な追加の労力を要することなく統合されうる。このことは、上述の半導体構造の製造に関連する複雑性およびコストを低減させる。好ましくは、基板は、＜１１１＞Ｓｉ基板などのＳｉ基板、およびそれらの組み合わせである。当該基板は、層のスタックなどの初期層を含んでいる。代替的には、半導体構造の基板は、Ｇｅとも称されるゲルマニウム、または、ゲルマニウムオンインシュレータ（Ge-On-Insulator）などを含んでいる。代替的には、半導体構造の基板は、自立（free-standing）ＧａＮ基板、自立ＡｌＮ基板を含んでいる。
代替的には、エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。当該バッファ層は、基板とは異なる特性（性質）を有していてよい。例えば、基板のバンドギャップとバッファ層のバンドギャップとは、比較的離れている（例：それぞれ１．１ｅＶ、６．２ｅＶ）。この場合、バッファ層は、高いバンドギャップを有している。これにより、高い降伏電圧などの現在の特性をもたらすことができる。当該降伏電圧は、例えば２５０Ｖよりも高く、好ましくは５００Ｖよりも高く、さらにより好ましくは１０００Ｖよりも高く（例：２０００Ｖよりも高く）、あるいは、よりいっそうはるかに高い。一例として、バッファ層は、高いバンドギャップを有しているＩＩＩ－Ｖ族バッファ層である。本明細書において、ＩＩＩは、ＩＩＩ族元素を指す。ＩＩＩ族元素は、１３族元素および３族元素である。これらの元素は、例えば、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、ランタニド系列、およびアクチニド系列などである。本明細書において、Ｖは、Ｖ族元素を指す。Ｖ族元素は、Ｎ、Ｐ、Ａｓ、Ｓｂ、ＢｉなどのＮ族元素である。バッファ層は、複数の層のスタックを含んでいる。一例として、典型的には、当該複数の層における第１層は、核形成層である。
代替的には、半導体構造は、シリコンベースウエハをさらに備えている、この場合、バッファ層スタックは、シリコンベースウエハおよびバッファ層に直接的に接触しているＡｌＮ核形成層によって、当該シリコンベースウエハから隔離されている。代替的には、核形成層の総厚は、１０ｎｍ～２００ｎｍの範囲である。好ましい実施形態によれば、バッファ層スタックは、上側バッファ層と下側バッファ層とを有している。この場合、下側バッファ層はＡｌＮ核形成層に直接的に接触しており、上側バッファ層は活性層に直接的に接触している。好ましい実施形態によれば、バッファ層スタックの総厚は、５００ｎｍ～１０μｍの範囲である。好ましくは、バッファ層スタックの層は、全て（Ｉｎ）ＡｌＧａＮ層である。
例示的な実施形態によれば、半導体構造は、第２活性ＩＩＩ－Ｎ層の上に位置しているパッシベーション層をさらに備えている。
パッシベーション層は、エピタキシャルＩＩＩ－Ｎ半導体層スタックの形成と共に、インサイチュで形成される。この場合、完全結晶パッシベーション層（完全な結晶性のパッシベーション層）が、エピタキシャルＩＩＩ－Ｎ半導体層スタックの上においてエピタキシャル成長する。あるいは、部分結晶パッシベーション層（部分的に結晶性のパッシベーション層）が、エピタキシャルＩＩＩ－Ｎ半導体層スタックの上においてエピタキシャル成長する。パッシベーション層は、ＡＬＤとも称される原子層堆積（atomic layer deposition）、ＣＶＤとも称される化学気相蒸着（chemical vapor deposition）、またはＰＶＤと称される物理気相蒸着（physical vapor deposition）などのエピタキシーツールの補助を受けて、エクスサイチュ（ex-situ）堆積によって形成されてもよい。代替的には、パッシベーション層は、ＭＯＣＶＤまたはＭＢＥチャンバ内でのインサイチュ堆積によって形成されてもよい。代替的には、同じ材料のアモルファス膜を堆積し、熱アニールを用いて当該アモルファス膜を再結晶することによって、パッシベーション層が形成されてもよい。第２活性ＩＩＩ－Ｎ層の上に位置しているパッシベーション層は、例えば窒化ガリウムを含んでいる。代替的には、第２活性ＩＩＩ－Ｎ層の上に位置しているパッシベーション層は、窒化ガリウムおよび窒化ケイ素（Silicon Nitride）を含んでいる。
例示的な実施形態によれば、パッシベーション層は、窒化ケイ素および／または酸化物の層（Silicon Nitride and/or oxide layer）を含んでいる。
この場合、本開示の第１の例示的な態様に係る半導体構造のパッシベーション層は、パッシベーション層として機能する、窒化ケイ素および／または酸化物の層を含んでいる。酸化物層は、（ｉ）第２活性ＩＩＩ－Ｎ層に対する電気的に洗浄なインターフェースと、（ｉｉ）半導体構造上に形成された電気的なコンタクトと２ＤＥＧとの間の静電的カップリングを最大化するための高い誘電率と、を示す。このことは、例えば、上記半導体構造を有するように製造された高電子移動度トランジスタの相互コンダクタンス（トランスコンダクタンス）の増加をもたらすとともに、量子トンネリングによる誘電破壊および漏れを避けるために十分な厚さをもたらす。
例示的な実施形態によれば、前記シート抵抗は２３０Ω／ｓｑ未満である。
例示的な実施形態によれば、本発明の例示的な第１の実施形態に係る半導体構造を備えた高電子移動度トランジスタが提供される。当該高電子移動度トランジスタは、
－基板と、
－前記基板の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタックと、を備えており、
前記エピタキシャルＩＩＩ－Ｎ半導体層スタックは、
・第１活性ＩＩＩ－Ｎ層と、
・前記第１活性ＩＩＩ－Ｎ層の上に位置しており、かつ、窒化アルミニウムを含んでいるスペーサ層と、
・前記スペーサ層の上に位置している拡散バリア層と、
・前記拡散バリア層の上に位置しており、当該拡散バリア層に直接的に接触しており、かつ、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層と、を備えており、
前記第１活性ＩＩＩ－Ｎ層と前記第２活性ＩＩＩ－Ｎ層との間に２次元電子ガスが位置しており、
前記拡散バリア層は窒化ガリウムを含んでおり、前記拡散バリア層の厚さは１ｎｍ未満であり、
前記高電子移動度トランジスタは、ゲート領域において前記第２活性ＩＩＩ－Ｎ層に直接的に接触しているゲートコンタクトをさらに備えている。
本開示の文脈では、拡散バリア層の厚さが１ｎｍ未満である場合、第２活性ＩＩＩ－Ｎ層との界面において、拡散バリア層の伝導帯の底部はフェルミ準位未満に低下しない。伝導帯の不連続性が大きくなく、かつ、第２活性ＩＩＩ－Ｎ層の自発分極によって誘起される電荷が大きくないからである。例えば、拡散バリア層の厚さは、１ｎｍまたは０．５ｎｍである。例えば、拡散バリア層の厚さは、０．８５ｎｍである。例えば、拡散バリア層は、窒化ガリウムの複数の単層を含んでいる。例えば、拡散バリア層は、４層以下の窒化ガリウムの単層を含んでいる。拡散バリア層の厚さを１ｎｍ未満に低減することにより、当該拡散バリア層の内部における電荷の数が最小化され、漏れが最小化される。拡散バリア層の厚さを１ｎｍ未満に減少させた場合、２ＤＥＧが第２活性ＩＩＩ－Ｎ層にさらに近づくことによって、合金散乱が増加する可能性がある。したがって、本開示による高電子移動度トランジスタによって解決される技術的課題は、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層を備えた高電子移動度トランジスタにおけるリークを最小化することでありうる。
本開示に係る高電子移動度トランジスタによれば、拡散バリア層と第２活性ＩＩＩ－Ｎ層との間には、半導体構造の深さ方向に沿って形成されている層が存在していない。本開示に係る拡散バリア層によれば、２ＤＥＧと第２活性ＩＩＩ－Ｎ層との間の物理的な隔離量を増大させる必要がない。
ゲート領域の内部にはゲート電極が設けられており、高電子移動度トランジスタが形成されている。ゲート電極は、ゲート領域の内部において、第２活性ＩＩＩ－Ｎ層に直接的に接触している。言い換えると、ゲートコンタクトと第２活性ＩＩＩ－Ｎ層との間には、半導体構造の深さに沿った方向に沿って、いかなる他の層も形成されていない。ゲート領域の内部へのゲート電極の形成は、複数のステップ（工程）を含んでいる。例えば、このステップは、（ｉ）フォトレジストを堆積させることと、（ｉｉ）例えばパッシベーション層が存在する場合に、当該パッシベーション層を部分的に除去することによって、ゲートコンタクトの足部（foot）を画定するリソグラフィステップを実行することと、を含んでいる。このようにして、パッシベーション層のうちの一部の層は、高電子移動度トランジスタのゲートの下方に残存し、トラップ効果および漏れ電流を低減するためのゲート誘電体を形成する。例えば、ゲート電極は、ＭＯＳゲートとも称される金属－酸化物－半導体ゲートである。例えば、当該ゲート電極は、金属スタックを堆積することによって作成されてよい。当該金属スタックは、（ｉ）Ｎｉ、Ｐｔ、Ｗ、ＷＮ、またはＴｉＮを含んでおり、かつ、（ｉｉ）Ａｌ、Ａｕ、またはＣｕによってキャップされている。金属パターンは、フォトレジストの上に金属をリフトオフすることによって連続的に画定される。代替的には、例えば、ゲート金属スタックは、（ｉ）Ｎｉ、Ｐｔ、Ｗ、ＷＮ、またはＴｉＮを含むように堆積され、かつ、（ｉｉ）Ａｌ、Ａｕ、またはＣｕによってキャップされる。次いで、フォトレジストステップおよびリソグラフィステップが実行される。このように画定されたフォトレジストパターンは、金属スタックに対するドライエッチングが望まれない領域における、当該ドライエッチングに対するマスクとして機能する。次いで、フォトレジストが除去される。
例示的な実施形態によれば、第２活性ＩＩＩ－Ｎ層は、ゲート領域の内部において第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセス（凹部）を備えている。
ゲート領域内における第２活性ＩＩＩ－Ｎ層のリセスによれば、ゲートコンタクトを２ＤＥＧに近づけることができるので、ゲートがバイアスされている場合における、２ＤＥＧからの電子の空乏化効果が向上する。本開示に係る高電子移動度トランジスタでは、ゲートを形成するために、ゲート領域内の第２活性ＩＩＩ－Ｎ層を完全に除去する必要はないし、ゲート領域内の拡散バリア層を部分的に除去する必要もない。言い換えると、ゲート領域内のゲートコンタクトは、拡散バリア層に直接的に接触していない。
例示的な実施形態によれば、高電子移動度トランジスタは、
－ソース領域において第２活性ＩＩＩ－Ｎ層に接触しているソースコンタクト、および／または、
－ドレイン領域において第２活性ＩＩＩ－Ｎ層に接触しているドレインコンタクト、
をさらに備えている。
例えば、オーミックコンタクトは、ソース領域および／またはドレイン領域にそれぞれ形成されている。ソースコンタクトおよびドレインコンタクトは、２ＤＥＧに対するオーミックコンタクトである。ソースコンタクトおよびドレインコンタクトは、例えば、（ｉ）Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、（ｉｉ）Ｔｉ／Ａｌ／Ｍｏ／Ａｕ、（ｉｉｉ）Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、（ｉｖ）Ｔｉ／Ａｌ／Ｔｉ／Ｗ、（ｖ）Ｔｉ／Ａｌ／Ｗ、（ｖｉ）Ｔｉ／Ａｌ／Ｗ／Ｃｒ、（ｖｉｉ）Ｔａ／Ａｌ／Ｔａ、（ｖｉｉｉ）Ｖ／Ａｌ／Ｎｉ／Ａｕ、などの金属スタックを、第２活性ＩＩＩ－Ｎ層に接触させるように堆積させることによって作成されてよい。第２活性ＩＩＩ－Ｎ層は、金属堆積に先立って陥凹されてもよい。接触特性は、典型的には８００℃～９００℃に含まれる温度（例：８５０℃）において、窒素雰囲気またはフォーミングガス雰囲気中での熱アニールによってさらに改善されうる。代替的には、当業者に公知の方法を使用して、追加の金属相互接続層が画定される。これにより、ゲート電流、ソース電流、およびドレイン電流のための低抵抗電流経路を実現できる。パッシベーション層が存在している場合、好ましくは、ソース領域およびドレイン領域において当該パッシベーション層がエッチング除去される。言い換えれば、ソース領域およびドレイン領域においてパッシベーション層がエッチング除去されることによって、ソース領域およびドレイン領域において第２活性ＩＩＩ－Ｎ層を露出させることができる。代替的な実施形態によれば、第２活性ＩＩＩ－Ｎ層は、ウェットエッチングによって、例えばアルカリ溶液中またはレジスト現像液中において、部分的にエッチングされる。この場合、ソース領域およびドレイン領域において、第２活性ＩＩＩ－Ｎ層にそれぞれのオーミックコンタクトを部分的に形成することが可能となる。オーミックコンタクトの領域が画定された場合（すなわち、ソース領域およびドレイン領域が画定された場合）、例えば、熱蒸着によって、スパッタリングによって、または電子ビーム蒸着によって、金属層または金属層のスタックが堆積させられてよい。フォトレジストの上に位置しており、かつ、第２活性ＩＩＩ－Ｎ層に接触していない金属のリフトオフを実行することによって、金属パターンが連続的に画定される。代替的には、フォトレジストが最初に除去され、そして、例えばＴｉおよびＡｌを含んでいる金属スタックが堆積させられる。次いで、第２のフォトレジスト堆積ステップおよびフォトリソグラフィステップが実行される。これにより、金属スタックが望まれない領域における、当該金属スタックに対するドライエッチングが実現され、フォトレジストが除去される。
第２の例示的な態様によれば、半導体構造を製造するための方法が提供される。当該方法は、
－基板を設けるステップと、
－前記基板の上にエピタキシャルＩＩＩ－Ｎ半導体層スタックを設けるステップと、を含んでおり、
前記エピタキシャルＩＩＩ－Ｎ半導体層スタックを設けるステップが、
・第１活性ＩＩＩ－Ｎ層を設けるステップと、
・前記第１活性ＩＩＩ－Ｎ層の上に、窒化アルミニウムを含んでいるスペーサ層を設けるステップと、
・前記スペーサ層の上に、窒化ガリウムを含んでいるとともに、１ｎｍ未満の厚さを有している拡散バリア層を設けるステップと、
・前記拡散バリア層の上に、当該拡散バリア層に直接的に接触するとともに、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層を設けるステップと、
を含んでいることにより、
前記第１活性ＩＩＩ－Ｎ層と前記第２活性ＩＩＩ－Ｎ層との間に２次元電子ガスが形成される。
本開示の第２の態様に係る半導体構造の製造方法は、高電力かつ高周波の用途のデバイスの製造に適している。例えば、格子整合ＩｎＡｌＮ／ＧａＮヘテロ構造を含んでいるデバイスを製造するにより、ＩｎＡｌＮバリア層とＧａＮとの界面における自発分極の差に起因して、いかなるドーピングをも要することなく、高密度２次元電子ガスを生じさせることができる。第１活性ＩＩＩ－Ｎ層に格子整合したバリア層としてＩｎＡｌＮを使用することにより、窒化物ヘテロ構造デバイスにおけるミスフィット誘起欠陥の影響を最小化し、低歪みかつ低欠陥密度のヘテロエピタキシャル界面を与えつつ、非常に高いシートキャリア密度を生じさせることができる。第１活性ＩＩＩ－Ｎ層と拡散バリア層との間においてエピタキシャル成長したスペーサ層は、半導体構造の電子移動度をさらに高める。
例えば、半導体構造が熱アニール時などに高温に曝される場合、スペーサ層の上においてエピタキシャル成長し、かつ、自身の上において第２活性ＩＩＩ－Ｎ層がエピタキシャル成長する拡散バリア層は、第２活性ＩＩＩ－Ｎ層から少なくともスペーサ層へのインジウム原子の拡散または移動を防止する。好ましくは、例えば半導体構造が熱アニール時などに高温に曝される場合、拡散バリア層は、第２活性ＩＩＩ－Ｎ層からスペーサ層および第１活性ＩＩＩ－Ｎ層へのインジウム原子の拡散または移動を防止する。好ましくは、例えば半導体構造が熱アニール時などに高温に曝される場合、拡散バリア層は、第２活性ＩＩＩ－Ｎ層から、スペーサ層、第１活性ＩＩＩ－Ｎ層、および基板へのインジウム原子の拡散または移動を防止する。
それゆえ、スペーサ層と第２活性ＩＩＩ－Ｎ層との間において成長した拡散バリア層を有していないエピタキシャルＩＩＩ－Ｎ半導体層スタックを備えた半導体構造と比較した場合、当該拡散バリア層は、半導体構造内における改善された熱安定性、改善された電子移動度、および改善されたシート抵抗を保証する。言い換えれば、本開示の第１の例示的な態様に係る拡散バリア層は、少なくとも半導体構造のスペーサ層の内部へのインジウム原子の歪媒介拡散を許容する。
好ましくは、第１活性ＩＩＩ－Ｎ層を設けることは、純粋な窒化ガリウムの単層を成長させることに対応している。好ましくは、第１活性ＩＩＩ－Ｎ層の上にスペーサ層を設けることは、純粋な窒化アルミニウムの単層を成長させることに対応している。
例示的な実施形態によれば、前記半導体構造を製造することは、ウェハ上において前記半導体構造をエピタキシャル成長させることに対応している。そして、前記方法は、前記半導体構造を熱アニールするステップをさらに含んでいる。
例示的な実施形態によれば、前記半導体構造を熱アニールすることは、前記半導体構造を７５０℃において熱アニールすることに対応している。
例示的な実施形態によれば、高電子移動度トランジスタを製造する方法が提供されている。当該方法は、
－基板を設けるステップと、
－前記基板の上にエピタキシャルＩＩＩ－Ｎ半導体層スタックを設けるステップと、を含んでおり、
前記エピタキシャルＩＩＩ－Ｎ半導体層スタックを設けるステップが、
・第１活性ＩＩＩ－Ｎ層を設けるステップと、
・前記第１活性ＩＩＩ－Ｎ層の上に、窒化アルミニウムを含んでいるスペーサ層を設けるステップと、
・前記スペーサ層の上に、窒化ガリウムを含んでいるとともに、１ｎｍ未満の厚さを有している拡散バリア層を設けるステップと、
・前記拡散バリア層の上に、当該拡散バリア層に直接的に接触するとともに、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層を設けるステップと、
を含んでいることにより、
前記第１活性ＩＩＩ－Ｎ層と前記第２活性ＩＩＩ－Ｎ層との間に２次元電子ガスが形成され、
前記方法は、
－ゲート領域において前記第２活性ＩＩＩ－Ｎ層に直接的に接触するゲートコンタクトを設けるステップを含んでいる。
例示的な実施形態によれば、スペーサ層の上に拡散バリア層を設けるために、７２５℃～８２５℃の範囲の表面温度が使用される。
この場合、本開示の第２の例示的な態様に係る半導体構造の製造方法によれば、拡散バリア層の成長と第２活性ＩＩＩ－Ｎ層の成長との間における成長中断が生じない。言い換えると、拡散バリア層および第２活性ＩＩＩ－Ｎ層は両方とも、同じプロセス条件のもとで成長する。スペーサ上に形成される拡散バリア層の実際の成長面の温度が７２５～８２５℃の範囲となるように、当該拡散バリア層の成長が実行される。言い換えると、拡散バリア層を成長させる前のスペーサ層の表面の温度は、７２５℃～８２５℃の範囲である。そして、スペーサ層の上において拡散バリア層を成長させる期間における、当該拡散バリア層のスペーサ層と接する面と反対側の成長面の温度は、７２５℃～８２５℃の範囲である。代替的には、拡散バリア層は、８２５℃より高い温度でスペーサ層の上において成長する。本開示の要旨においては、スペーサ層を８００℃よりも低い温度で成長させてもよい。あるいは、スペーサ層を８００℃よりも高い温度で成長させてもよい。
［図面の簡単な説明］
以下では、複数の例示的な実施形態が、添付の図面を参照して説明されている。
図１は、従来技術に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。
図２は、本開示に係る半導体構造の例示的な実施形態を示す。
図３は、本開示に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。
図４は、本開示に係る半導体構造を製造するための方法の例示的な実施形態を示す。
図５は、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
図６は、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
図７は、第２活性ＩＩＩ－Ｎ層が、ゲート領域において当該第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセスを含んでいる、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
図８は、第２活性ＩＩＩ－Ｎ層が、ゲート領域において当該第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセスを含んでいる、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。
［（１つ以上の）実施形態の詳細な説明］
図１Ａおよび図１Ｂは、従来技術に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。図１Ａおよび図１Ｂは、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造のエピタキシャル成長がなされるウェハのシート抵抗９１の変化を、当該ウェハの中央９３からの、端数を切り捨てた半径９２の関数として示している。したがって、図１Ａおよび図１Ｂの両方において、点９３はウェハの中央に対応しており、点９４は当該ウェハのエッジに対応している。図１Ａは、成長後のウェハを熱アニールする前の、当該ウェハのシート抵抗９５を示す。その一方、図１Ｂは、例えばウェハを７５０℃において３０分間に亘りアニールした場合における、熱アニール後の当該ウェハのシート抵抗９６を示す。シート抵抗９５は、熱アニール前のウェハの半径に沿って、２２５Ω／ｓｑに達している。その一方、シート抵抗９６は、熱アニール後のウェハの半径に沿って、２５０Ω／ｓｑから４２５Ω／ｓｑまで増加している。熱アニール後のウェハのシート抵抗９６は、熱アニール前のウェハのシート抵抗９５よりもはるかに高いことが明らかである。例えば熱アニール時に、ＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造を高温に曝すことは、そのシート抵抗の低下を招く。さらに、熱アニール後のＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造のシート抵抗９６の低下は、ウェハの中央９３の近傍に比べて、当該ウェハのエッジの９４に近傍における方がより顕著であることが、図１Ｂから理解できる。
図２は、本開示に係る半導体構造１の例示的な実施形態を示す。半導体構造１は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態では、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層（spacer layer）２０２と、（ｉｉｉ）空間層（space layer）２０２の上において成長した拡散バリア層２０３と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。別の実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に形成されており、当該拡散バリア層２０３に直接的に接触している。
図３Ａおよび図３Ｂは、本開示に係る半導体構造１のシート抵抗の測定についての例示的な実施形態を示す。図３Ａおよび図３Ｂは、本開示に係るＩｎＡｌＮ／ＡｌＮ／ＧａＮヘテロ構造１のエピタキシャル成長がなされるウェハのシート抵抗９１の変化を、当該ウェハの中央９３からの、端数を切り捨てた半径９２の関数として示している。したがって、図３Ａおよび図３Ｂの両方において、点９３はウェハの中央に対応しており、点９４は当該ウェハのエッジに対応している。図３Ａは、本開示に係る半導体構造１を成長させた後に、ウェハを熱アニールする前の、当該半導体構造１のシート抵抗９７を示す。その一方、図３Ｂは、例えば本開示に係る半導体構造１を７５０℃において３０分間に亘りアニールした場合における、当該半導体構造１のシート抵抗９７を示す。シート抵抗９７は、熱アニール前のウェハの半径に沿って、２２５Ω／ｓｑ～２３０Ω／ｓｑの範囲である。シート抵抗９８も、熱アニール後のウェハの半径に沿って、２２５Ω／ｓｑ～２３０Ω／ｓｑの範囲である。本開示に係る半導体構造１が成長した後のウェハ９８のシート抵抗は、熱アニール前と比較した場合に、熱アニール後に変化しないことが明らかである。言い換えれば、例えば熱アニール時に、本開示に係る半導体構造１を、ある一定の時間に亘り高温に曝すことは、当該半導体構造のシート抵抗の低下を生じさせない。加えて、ウェハのエッジ９４と当該ウェハの中央９３の近傍との間において、熱アニール後における本開示に係る半導体構造１のシート抵抗９８の値に差異がないことが、図３Ｂから理解できる。
図４は、本開示に係る半導体構造を製造する方法の例示的な実施形態を示す。当該方法は、第１主ステップ９０１において、基板１００を設けることを含んでいる。当該方法は、第１ステップ９０１に後続する第２メインステップ９０２において、基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設けることを含んでいる。基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設ける当該方法のステップは、第１活性ＩＩＩ－Ｎ層２０１を設ける第１ステップ９０３を含んでいる。基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設ける当該方法のステップは、第１ステップ９０３に後続する第２ステップ９０４をさらに含んでいる。第２ステップ９０４は、第１活性ＩＩＩ－Ｎ層２０１の上にスペーサ層２０２を設けることを含んでいる。当該スペーサ層２０２は、窒化アルミニウムを含んでいる。基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設ける当該方法のステップは、第２ステップ９０４に後続する第３ステップ９０５をさらに含んでいる。第３ステップ９０５は、スペーサ層２０２の上に拡散バリア層２０３を設けることを含んでいる。当該拡散バリア層２０３は、窒化ガリウムを含んでいる。当該拡散バリア層２０３の厚さは、１ｎｍ未満である。基板１００の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック２００を設ける当該方法のステップは、第３ステップ９０５に後続する第４ステップ９０６をさらに含んでいる。第４ステップ９０６は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように、第２活性ＩＩＩ－Ｎ層２０４を設けることを含んでいる。当該第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。この場合、第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間に、２次元電子ガス２０を形成できる。任意の例示的な実施形態によれば、スペーサ層の上に拡散バリア層２０３を設ける当該方法のステップに対して、７２５℃～８２５℃の範囲の表面温度が使用される。さらなる任意の例示的な実施形態によれば、当該方法は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触するゲートコンタクト４０１を設ける工程をさらに含んでいる。
図５は、本開示に係る高電子移動度トランジスタ２の例示的な実施形態を示す。高電子移動度トランジスタ２は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態によれば、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層２０２と、（ｉｉｉ）空間層２０２の上において成長した拡散バリア層２０３と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。別の実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように形成されている。高電子移動度トランジスタ２は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触するゲートコンタクト４０１をさらに備えている。
図６は、本開示に係る高電子移動度トランジスタ２の例示的な実施形態を示す。高電子移動度トランジスタ２は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態によれば、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層２０２と、（ｉｉｉ）空間層２０２の上において成長した拡散バリア層と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように形成されている。高電子移動度トランジスタ２は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触しているゲートコンタクト４０１をさらに備えている。高電子移動度トランジスタ２は、（ｉ）ソース領域４３において第２活性ＩＩＩ－Ｎ層２０４に接触しているソースコンタクト４０３、および／または、（ｉｉ）ドレイン領域４４において第２活性ＩＩＩ－Ｎ層２０４に接触しているドレインコンタクト４０４を、さらに備えている。
図７は、本開示に係る高電子移動度トランジスタ２の例示的な実施形態を示す。高電子移動度トランジスタ２は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態によれば、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層２０２と、（ｉｉｉ）空間層２０２の上において成長した拡散バリア層と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。別の実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように形成されている。第２活性ＩＩＩ－Ｎ層２０４は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４を部分的に貫くように延在しているリセス４０２を備えている。高電子移動度トランジスタ２は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触しているゲートコンタクト４０１をさらに備えている。
図８は、本開示に係る高電子移動度トランジスタ２の例示的な実施形態を示す。高電子移動度トランジスタ２は、基板１００と、基板１００の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック２００と、を備えている。代替的な実施形態によれば、当該エピタキシャルＩＩＩ－Ｎ半導体層スタックは、基板と第１活性ＩＩＩ－Ｎ層との間において成長したエピタキシャル成長バッファ層を備えている。エピタキシャルＩＩＩ－Ｎ半導体層スタック２００は、（ｉ）第１活性ＩＩＩ－Ｎ層２０１と、（ｉｉ）第１活性ＩＩＩ－Ｎ層２０１の上において成長したスペーサ層２０２と、（ｉｉｉ）空間層２０２の上において成長した拡散バリア層と、（ｉｖ）拡散バリア層２０３の上において成長した第２活性ＩＩＩ－Ｎ層２０４と、を備えている。第２活性ＩＩＩ－Ｎ層２０４は、窒化アルミニウムインジウムを含んでいる。第１活性ＩＩＩ－Ｎ層２０１と第２活性ＩＩＩ－Ｎ層２０４との間には、２次元電子ガス２０が形成される。拡散バリア層２０３は、窒化ガリウムを含んでいる。拡散バリア層２０３の厚さは、１ｎｍ未満である。任意選択的に、拡散バリア層２０３は単層である。任意の例示的な実施形態によれば、第１活性ＩＩＩ－Ｎ層２０１は、窒化ガリウムを含んでいる。スペーサ層２０２は、窒化アルミニウムを含んでいる。任意の例示的な実施形態によれば、スペーサ層２０２の厚さは２ｎｍ未満である。任意の例示的な実施形態によれば、半導体構造１は、第２活性ＩＩＩ－Ｎ構造２０４の上に形成されているパッシベーション層３００をさらに備えている。任意の例示的な実施形態によれば、パッシベーション層３００は、窒化ケイ素および／または酸化物の層を含んでいる。別の実施形態によれば、パッシベーション層３００は、窒化ガリウムを含んでいる。さらなる代替的な実施形態によれば、パッシベーション層３００は、窒化ガリウムおよび窒化ケイ素を含んでいる。第２活性ＩＩＩ－Ｎ層２０４は、拡散バリア層２０３の上に、当該拡散バリア層２０３に直接的に接触するように形成されている。第２活性ＩＩＩ－Ｎ層２０４は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４を部分的に貫くように延在しているリセス４０２を備えている。高電子移動度トランジスタ２は、ゲート領域４００において第２活性ＩＩＩ－Ｎ層２０４に直接的に接触しているゲートコンタクト４０１をさらに備えている。高電子移動度トランジスタ２は、（ｉ）ソース領域４３において第２活性ＩＩＩ－Ｎ層２０４に接触しているソースコンタクト４０３、および／または、（ｉｉ）ドレイン領域４４において第２活性ＩＩＩ－Ｎ層２０４に接触しているドレインコンタクト４０４を、さらに備えている。
以上の通り、特定の実施形態を参照して本発明を説明したが、本発明は上述の例示的な実施形態の詳細部に限定されるべきではなく、本発明の範囲から逸脱することなく様々な変更および修正を加えて、本発明が具現化されてもよいことは当業者には明らかであろう。したがって、これらの実施形態は、全ての点において例示的であり、限定的なものではないと見なされるべきである。本発明の範囲は、上述の説明によって示されているのではなく、添付の特許請求の範囲によって示されている。したがって、特許請求の範囲に含まれる全ての変更は、本発明の範囲に含まれるものとして意図されている。
さらに、本特許出願の読者は、（ｉ）「備えている（comprising）」または「備える（comprise）」という語は他の要素またはステップを排除するものではなく、（ｉｉ）「a」または「an」という語は複数を排除するものではなく、（ｉｉｉ）コンピュータシステム、プロセッサ、または別の集積ユニットなどの単一の要素が、特許請求の範囲に記載されている複数の手段（means）の機能を果たす場合があることも理解できるであろう。特許請求の範囲におけるいかなる参照符号も、関連するそれぞれの請求項を限定するものとして解釈されるべきではない。「第１（first）」、「第２（second）」、「第３（third）」、「ａ」、「ｂ」、「ｃ」などの用語は、本明細書または特許請求の範囲において使用される場合、類似の要素またはステップを区別するために導入されており、必ずしも連続的または時系列的な順序を表しているわけではない。同様に、「上（top）」、「底（bottom）」、「上に（over）」、「下に（under）」などの用語は、説明を目的として導入されており、必ずしも相対的な位置を示しているわけではない。このように使用されている用語は、適切な状況下において交換可能であることが理解されるべきである。このため、本発明の実施形態は、本発明に従って、（１つ以上の）上述の説明または図示とは異なる順序または向きにおいて実現されてもよいことが理解されるべきである。
従来技術に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。 従来技術に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。 本開示に係る半導体構造の例示的な実施形態を示す。 本開示に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。 本開示に係る半導体構造のシート抵抗の測定についての例示的な実施形態を示す。 本開示に係る半導体構造を製造するための方法の例示的な実施形態を示す。 本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。 本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。 第２活性ＩＩＩ－Ｎ層が、ゲート領域において当該第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセスを含んでいる、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。 第２活性ＩＩＩ－Ｎ層が、ゲート領域において当該第２活性ＩＩＩ－Ｎ層を部分的に貫くように延在しているリセスを含んでいる、本開示に係る高電子移動度トランジスタの例示的な実施形態を示す。

Claims (12)

  1. 半導体構造（１）であって、
    基板（１００）と、
    前記基板（１００）の上に位置しているエピタキシャルＩＩＩ－Ｎ半導体層スタック（２００）と、を備えており、
    前記エピタキシャルＩＩＩ－Ｎ半導体層スタック（２００）は、
    第１活性ＩＩＩ－Ｎ層（２０１）と、
    前記第１活性ＩＩＩ－Ｎ層（２０１）の上に位置しており、かつ、窒化アルミニウムを含んでいるスペーサ層（２０２）と、
    前記スペーサ層（２０２）の上に位置している拡散バリア層（２０３）と、
    前記拡散バリア層（２０３）の上に位置しており、当該拡散バリア層（２０３）に直接的に接触しており、かつ、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層（２０４）と、を備えており、
    前記第１活性ＩＩＩ－Ｎ層（２０１）と前記第２活性ＩＩＩ－Ｎ層（２０４）との間に２次元電子ガス（２０）が位置しており、
    前記拡散バリア層（２０３）は、窒化ガリウムを含んでおり、
    前記拡散バリア層（２０３）の厚さは、１ｎｍ未満である、半導体構造（１）。
  2. 前記拡散バリア層（２０３）は、単層である、請求項１に記載の半導体構造（１）。
  3. 前記第１活性ＩＩＩ－Ｎ層（２０１）は、窒化ガリウムを含んでいる、請求項１または２に記載の半導体構造（１）。
  4. 前記スペーサ層（２０２）の厚さは、２ｎｍ未満である、請求項１から３のいずれか１項に記載の半導体構造（１）。
  5. 前記半導体構造（１）は、前記第２活性ＩＩＩ－Ｎ層（２０４）の上に位置しているパッシベーション層（３００）をさらに備えている、請求項１から４のいずれか１項に記載の半導体構造（１）。
  6. 前記パッシベーション層（３００）は、窒化ケイ素および／または酸化物の層を含んでいる、請求項５に記載の半導体構造（１）。
  7. 請求項１から６のいずれか１項に記載の半導体構造（１）を備えている高電子移動度トランジスタ（２）であって、
    前記高電子移動度トランジスタ（２）は、ゲート領域（４００）において前記第２活性ＩＩＩ－Ｎ層（２０４）に直接的に接触しているゲートコンタクト（４０１）をさらに備えている、高電子移動度トランジスタ（２）。
  8. 前記第２活性ＩＩＩ－Ｎ層（２０４）は、前記ゲート領域（４００）において前記第２活性ＩＩＩ－Ｎ層（２０４）を部分的に貫くように延在しているリセス（４０２）を備えている、請求項７に記載の高電子移動度トランジスタ（２）。
  9. 前記高電子移動度トランジスタ（２）は、
    ソース領域（４３）において前記第２活性ＩＩＩ－Ｎ層（２０４）に接触しているソースコンタクト（４０３）、および／または、
    ドレイン領域（４４）において前記第２活性ＩＩＩ－Ｎ層（２０４）に接触しているドレインコンタクト（４０４）、
    をさらに備えている、請求項７または８に記載の高電子移動度トランジスタ（２）。
  10. 半導体構造（１）を製造するための方法であって、
    基板（１００）を設けるステップと、
    前記基板（１００）の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック（２００）を設けるステップと、を含んでおり、
    前記エピタキシャルＩＩＩ－Ｎ半導体層スタック（２００）を設けるステップが、
    第１活性ＩＩＩ－Ｎ層（２０１）を設けるステップと、
    前記第１活性ＩＩＩ－Ｎ層（２０１）の上に、窒化アルミニウムを含んでいるスペーサ層（２０２）を設けるステップと、
    前記スペーサ層（２０２）の上に、窒化ガリウムを含んでいるとともに、１ｎｍ未満の厚さを有している拡散バリア層（２０３）を設けるステップと、
    前記拡散バリア層（２０３）の上に、当該拡散バリア層（２０３）に直接的に接触するとともに、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層（２０４）を設けるステップと、
    を含んでいることにより、
    前記第１活性ＩＩＩ－Ｎ層（２０１）と前記第２活性ＩＩＩ－Ｎ層（２０４）との間に２次元電子ガスが形成される、方法。
  11. 高電子移動度トランジスタ（２）を製造するための方法であって、
    基板（１００）を設けるステップと、
    前記基板（１００）の上にエピタキシャルＩＩＩ－Ｎ半導体層スタック（２００）を設けるステップと、を含んでおり、
    前記エピタキシャルＩＩＩ－Ｎ半導体層スタック（２００）を設けるステップが、
    第１活性ＩＩＩ－Ｎ層（２０１）を設けるステップと、
    前記第１活性ＩＩＩ－Ｎ層（２０１）の上に、窒化アルミニウムを含んでいるスペーサ層（２０２）を設けるステップと、
    前記スペーサ層（２０２）の上に、窒化ガリウムを含んでいるとともに、１ｎｍ未満の厚さを有している拡散バリア層（２０３）を設けるステップと、
    前記拡散バリア層（２０３）の上に、当該拡散バリア層（２０３）に直接的に接触するとともに、窒化アルミニウムインジウムを含んでいる第２活性ＩＩＩ－Ｎ層（２０４）を設けるステップと、
    を含んでいることにより、
    前記第１活性ＩＩＩ－Ｎ層（２０１）と前記第２活性ＩＩＩ－Ｎ層（２０４）との間に２次元電子ガスが形成され、
    前記方法は、
    ゲート領域（４００）において前記第２活性ＩＩＩ－Ｎ層（２０４）に直接的に接触するゲートコンタクト（４０１）を設けるステップを含んでいる、方法。
  12. 前記スペーサ層（２０２）の上に前記拡散バリア層（２０３）を設けるために、７２５℃～８２５℃の範囲の表面温度が使用される、請求項１０または１１に記載の方法。
JP2024500589A 2021-07-06 2022-07-05 窒化アルミニウムインジウムを含んでいるバリア層を有している半導体構造、および、当該半導体構造を成長させる方法 Pending JP2024523724A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21184134.1A EP4117041A1 (en) 2021-07-06 2021-07-06 Semiconductor structure with barrier layer comprising indium aluminium nitride and method of growing thereof
EP21184134.1 2021-07-06
PCT/EP2022/068612 WO2023280869A1 (en) 2021-07-06 2022-07-05 Semiconductor structure with barrier layer comprising indium aluminium nitride and method of growing thereof

Publications (1)

Publication Number Publication Date
JP2024523724A true JP2024523724A (ja) 2024-06-28

Family

ID=77021057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024500589A Pending JP2024523724A (ja) 2021-07-06 2022-07-05 窒化アルミニウムインジウムを含んでいるバリア層を有している半導体構造、および、当該半導体構造を成長させる方法

Country Status (5)

Country Link
EP (2) EP4117041A1 (ja)
JP (1) JP2024523724A (ja)
KR (1) KR20240036595A (ja)
CN (1) CN117795686A (ja)
WO (1) WO2023280869A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置

Also Published As

Publication number Publication date
EP4117041A1 (en) 2023-01-11
CN117795686A (zh) 2024-03-29
WO2023280869A1 (en) 2023-01-12
TW202310413A (zh) 2023-03-01
EP4367723A1 (en) 2024-05-15
KR20240036595A (ko) 2024-03-20

Similar Documents

Publication Publication Date Title
US10566450B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
TWI464876B (zh) 用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法
US8507920B2 (en) Semiconductor structure and method of forming the same
JP5545713B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
US20110042719A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20110108885A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US8803158B1 (en) High electron mobility transistor and method of forming the same
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
US20170365717A1 (en) Silicon-containing, tunneling field-effect transistor including iii-n source
US20180315591A1 (en) Hetero-integration of iii-n material on silicon
US10629475B2 (en) Semiconductor device with two-part insulation structure within non-active region
US20170200806A1 (en) Epitaxial Substrate for Semiconductor Device and Method for Manufacturing Same
US20240030329A1 (en) Semiconductor device and method for manufacturing the same
KR20220110824A (ko) 반도체 층 구조물
TWI844049B (zh) 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法
JP2024523724A (ja) 窒化アルミニウムインジウムを含んでいるバリア層を有している半導体構造、および、当該半導体構造を成長させる方法
US9337281B2 (en) Planar semiconductor growth on III-V material
WO2020047825A1 (en) Semiconductor structure and manufacturing method thereof
KR20130092752A (ko) 질화물계 이종접합 전계효과 트랜지스터
TW201740567A (zh) 半導體結構及其製造方法
WO2023110267A1 (en) Group iii-nitride semiconductor structure on silicon-on-insulator and method of growing thereof
WO2023194211A1 (en) High electron mobility transistor and method of manufacturing thereof
CN118073410A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240308