JP2024519370A - 選択的なチャネル層のドーピングが施された電界効果トランジスタ - Google Patents

選択的なチャネル層のドーピングが施された電界効果トランジスタ Download PDF

Info

Publication number
JP2024519370A
JP2024519370A JP2023571542A JP2023571542A JP2024519370A JP 2024519370 A JP2024519370 A JP 2024519370A JP 2023571542 A JP2023571542 A JP 2023571542A JP 2023571542 A JP2023571542 A JP 2023571542A JP 2024519370 A JP2024519370 A JP 2024519370A
Authority
JP
Japan
Prior art keywords
sublayer
doping concentration
concentration level
transistor device
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023571542A
Other languages
English (en)
Inventor
グゥオ、ジア
スリラム、サプターリシ
シェパード、スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2024519370A publication Critical patent/JP2024519370A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

トランジスタ・デバイスは、チャネル層と、チャネル層上のバリア層と、バリア層上のソース・コンタクト及びドレイン・コンタクト、並びにバリア層上の、ソース・コンタクト及びドレイン・コンタクトの間の、ゲート・コンタクトとを備える。チャネル層は、チャネル層の残りの部分と比べて、高いドーピング濃度レベルを有する副層を備える。副層の存在により、ゲート・ラグを実質的に増やすことなく、ドレイン・ラグが短縮され得る。

Description

政府の権利に関する説明
この発明は、海軍省から授与された国防総省契約番号Ｎ０００１６４－１９－Ｃ－ＷＰ５０に基づく、政府の援助によりなされた。政府は本発明に、ある一定の権利を有する。
本開示は、トランジスタ構造体に関し、詳細には、ＧａＮベースの高電子移動度トランジスタに関する。
ケイ素（Ｓｉ）及びガリウム砒素（ＧａＡｓ）などの狭バンドギャップ半導体材料は、低電力用途、及びＳｉの場合は低周波用途の半導体デバイスに、広く使用されている。しかし、これらの半導体材料は、例えば、バンドギャップが比較的狭く（室温で、Ｓｉの場合は１．１２ｅＶ、ＧａＡｓの場合は１．４２ｅＶ）、破壊電圧が比較的小さいため、高出力及び／又は高周波用途には、あまり適さない可能性がある。
高出力、高温、及び／又は高周波の、用途及びデバイスに対する関心は、炭化ケイ素（４Ｈ－ＳｉＣの場合、室温で３．２ｅＶ）及びＩＩＩ族窒化物（例えば、ＧａＮの場合、室温で３．３６ｅＶ）などの、広バンドギャップの半導体材料に集中している。これらの材料は、ＧａＡｓ及びＳｉよりも大きい電界破壊強度、並びにＧａＡｓ及びＳｉよりも高い電子飽和速度を有することができる。
高出力用途及び／又は高周波用途で特に興味深いデバイスは、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ：ｍｏｄｕｌａｔｉｏｎ ｄｏｐｅｄ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）としても知られる、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。ＨＥＭＴデバイスでは、相異なるバンドギャップ・エネルギーを有する２つの半導体材料のヘテロ接合で、２次元電子ガス（２ＤＥＧ：ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）が形成され得、この場合、バンドギャップがより狭い材料の方が、バンドギャップがより広い材料よりも高い電子親和力を有する。２ＤＥＧは、ドープされていない、バンドギャップがより狭い材料内の蓄積層であり、例えば１０１３キャリア／ｃｍ２を超える、比較的高いシート電子濃度を含有することができる。さらに、バンドギャップがより広い半導体で発生した電子は、２ＤＥＧに移動でき、イオン化された不純物の散乱の減少により、比較的高い電子移動度が可能となる。ＨＥＭＴは、この比較的高いキャリア濃度とキャリア移動度との組合せにより、比較的大きな相互コンダクタンスを得ることができ、高周波用途では、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ：ｍｅｔａｌ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）よりも優れた性能を発揮する可能性がある。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造されたＨＥＭＴは、比較的大きい破壊電界、比較的広いバンドギャップ、比較的大きい伝導帯のオフセット、及び／又は比較的大きい飽和電子ドリフト速度などの、材料特性の組合せにより、大きいＲＦ出力を生成することができる。２ＤＥＧ内の電子の大部分は、ＡｌＧａＮ内の分極が寄与するものであり得る。
フィールド・プレートが、マイクロ波周波数でのＧａＮベースのＨＥＭＴの性能を向上させるために使用されており、フィールド・プレートのないデバイスよりも、高い性能を示している。多くのフィールド・プレートの手法には、トランジスタのソースに接続されたフィールド・プレートが含まれており、フィールド・プレートは、チャネルのドレイン側の上部にある。これにより、トランジスタのゲート－ドレイン間の側の電界が減少し、これにより破壊電圧が高くなり、高電界でのトラップ効果が減少する可能性がある。しかし、ゲート－ドレイン間にフィールド・プレートを備えた一部のトランジスタは、特にゲートのソース側の電界が大きくなる、クラスＣ（又はそれ以上のクラス）の動作において、比較的不十分な信頼性の性能を示す可能性がある。
図１は、炭化ケイ素基板１２上に形成された、ＧａＮベースのＨＥＭＴトランジスタ・デバイス１０を示している。ＧａＮチャネル層１６（ＧａＮバッファ層１６とも呼ばれる）は、基板１２上にあり、ＡｌＧａＮバリア層１８は、チャネル層１６上にある。２次元電子ガス（２ＤＥＧ）２０は、チャネル層１６内に、バリア層１８に隣接して生じる。ソース・コンタクト２２及びドレイン・コンタクト２４が、チャネル層１６上に形成されている。２ＤＥＧ２０の導電率は、バリア層１８上の、ソース・コンタクト２２とドレイン・コンタクト２４との間に形成された、ゲート２６に電圧を印加することによって調整される。ゲート２６は、図１に示しているように、表面誘電体層２５を貫いて延在する比較的狭い接触領域で、ゲート２６がバリア層１８と接触する、マッシュルーム又はＴトップ構造を有することができる。
トランジスタ・デバイス１０は、ソース・コンタクト２２に接続されたフィールド・プレート４０を備える。フィールド・プレート４０は、層間誘電体層２１によってゲート２６から離間され、層間誘電体層２１及び表面誘電体層２５によってバリア層１８から離間されている。フィールド・プレート４０は、ゲート２６の上方に、またドレイン・コンタクト２４に対して横方向に延在する。
フィールド・プレート４０は、ソース・コンタクト２２に接続されている。フィールド・プレート４０をソース・コンタクト２２に接続することにより、ゲート－ドレイン間容量（Ｃｇｄ）が減少し、その結果、デバイスの利得を高めることができる。フィールド・プレート４０の存在により、ゲート－ドレイン間容量Ｃｇｄが減少することに加えて、デバイスの線形性が高まり、且つ／又は容量のドレイン・バイアス依存性が低減され得る。ＧａＮベースのＨＥＭＴは、概ね良好な直線性を示すが、高出力ＲＦ用途では、さらなる改善が望ましい場合がある。さらに、図１に示している構造体は、フィールド・プレートのない構造体と比較して、ゲート－ドレイン間容量Ｃｇｄを低減することができるが、ゲート－ドレイン間容量Ｃｇｄは依然として、ドレイン・コンタクト２４のバイアスへの大きな依存性を示す可能性がある。
米国特許第１０，８９２，３５６号 米国特許第６，８４９，８８２号 米国特許第７，２３０，２８４号 米国特許第７，５０１，６６９号 米国特許第７，１２６，４２６号 米国特許第７，５５０，７８３号 米国特許第７，５７３，０７８号 米国特許出願公開第２００５／０２５３１６７号 米国特許出願公開第２００６／０２０２２７２号 米国特許出願公開第２００８／０１２８７５２号 米国特許出願公開第２０１０／０２７６６９８号 米国特許出願公開第２０１２／００４９９７３号 米国特許出願公開第２０１２／０１９４２７６号 米国特許第９，８４７，４１１号
いくつかの実施例によるトランジスタ・デバイスは、チャネル層、チャネル層上のバリア層と、バリア層上のソース・コンタクト及びドレイン・コンタクト、並びにバリア層上の、ソース・コンタクト及びドレイン・コンタクトの間の、ゲート・コンタクトとを備える。チャネル層は、チャネル層の残りの部分と比べて高いドーピング濃度レベルを有する、副層を備える。
副層は、埋込副層であり得、デバイスは、埋込副層とバリア層との間に、第２の副層をさらに備えることができる。埋込副層は、５０から１５０ｎｍの間の厚さを有し、いくつかの実施例では、約１００ｎｍの厚さを有する。第２の副層は、５０から１５０ｎｍの厚さを有してもよく、いくつかの実施例では、約１００ｎｍの厚さを有してもよい。
埋込副層は、２Ｅ１６ｃｍ－３を超えるドーピング濃度レベルを有する、ケイ素などのｎ型ドーパントをドープすることができる。
ｎ型ドーパントのドーピング濃度レベルは、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間、場合によっては、約３Ｅ１６ｃｍ－３であり得る。チャネル層の残りの部分は、約１Ｅ１６ｃｍ－３など、２Ｅ１６ｃｍ－３未満のドーピング濃度レベルを有する、ｎ型ドーパントをドープすることができる。
副層は、第２のドーピング濃度レベルを有する第２の副層であり得、チャネル層は、第１のドーピング濃度レベルを有する第１の副層と、第３のドーピング濃度レベルを有する第３の副層とを備えることができる。第２の副層は、第１の副層と第３の副層との間にあり、第２のドーピング濃度レベルは、第１のドーピング濃度レベル及び第３のドーピング濃度レベルよりも高い。第２のドーピング濃度レベルは、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間であり得、第１及び第３のドーピング濃度レベルはそれぞれ、約２Ｅ１６ｃｍ－３未満であり得る。
チャネル層の全体の厚さは、約５００ｎｍ以下であり得る。
バリア層とチャネル層とが協働して、チャネル層内に２次元電子ガス（２ＤＥＧ）を誘起することができ、トランジスタ・デバイスは、高電子移動度トランジスタであり得る。チャネル層は、ＧａＮを含むことができる。
トランジスタ・デバイスを形成する方法は、チャネル層を設けるステップと、チャネル層上にバリア層を形成するステップと、バリア層上に、ソース・コンタクト及びドレイン・コンタクトを形成し、バリア層上の、ソース・コンタクトとドレイン・コンタクトとの間に、ゲート・コンタクトを形成するステップとを含む。チャネル層は、チャネル層の残りの部分と比べて、高いドーピング濃度レベルを有する副層を備えることができる。
さらなる実施例によるトランジスタ・デバイスは、チャネル層と、チャネル層上のバリア層と、バリア層上のソース・コンタクト及びドレイン・コンタクト、並びにバリア層上の、ソース・コンタクト及びドレイン・コンタクトの間の、ゲート・コンタクトとを備える。チャネル層は、第１のドーピング濃度レベルを有する第１の副層と、第１の副層上の、第２のドーピング濃度レベルを有する第２の副層と、第２の副層上の、第１の副層と反対側にある、第３のドーピング濃度レベルを有する第３の副層とを備え、第３の副層は、バリア層に隣接し、第２のドーピング濃度レベルは、第１のドーピング濃度レベル及び第３のドーピング濃度レベルよりも高い。
第２のドーピング濃度レベルは、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間であり得、第１及び第３のドーピング濃度レベルはそれぞれ、約２Ｅ１６ｃｍ－３未満であり得る。
第１及び第３のドーピング濃度レベルはそれぞれ、約１Ｅ１６ｃｍ－３であり得、第２のドーピング濃度レベルは、約３Ｅ１６ｃｍ－３であり得る。第１及び第２の副層はそれぞれ、約５０ｎｍから１５０ｎｍの間の厚さを有することができる。
トランジスタは、基板内の、ソース・コンタクトの下に、埋込ｐ型領域をさらに備えることができる。トランジスタ・デバイスは、いくつかの実施例では、バリア層の上の、ゲート・コンタクトとドレイン・コンタクトとの間に、フィールド・プレートをさらに備えることができ、フィールド・プレートは、絶縁層によってゲートから分離されている。トランジスタ・デバイスは、いくつかの実施例では、バリア層の上の、ゲート・コンタクトとドレイン・コンタクトとの間に、第２のフィールド・プレートをさらに備えることができる。
フィールド・プレートを備える、従来のトランジスタ・デバイスの断面図である。 従来のデバイス構造体の、ドレイン電流対時間のグラフである。 従来のデバイス構造体の、ゲート電圧の関数である、相互コンダクタンスのグラフである。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの断面図である。 様々な実施例によるトランジスタ・デバイス構造体の、チャネル層ドーピングの配置を示す図である。 いくつかの実施例によるデバイス構造体の、ドレイン電流対時間のグラフである。 いくつかの実施例によるデバイス構造体の、ゲート電圧の関数である、相互コンダクタンスのグラフである。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。 いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。 いくつかの実施例による、トランジスタ・デバイスを形成する工程を示すブロック図である。 実施例によるトランジスタ・デバイスを組み込んだ、ＲＦトランジスタ増幅器が使用され得る、複数増幅器回路の概略ブロック図である。 実施例によるトランジスタ・デバイスを組み込んだ、ＲＦトランジスタ増幅器が使用され得る、複数増幅器回路の概略ブロック図である。 実施例によるトランジスタ・デバイスを組み込んだ、ＲＦトランジスタ増幅器が使用され得る、複数増幅器回路の概略ブロック図である。 いくつかの実施例による、モノリシック・マイクロ波集積回路ＲＦトランジスタ増幅器の概略平面図である。 いくつかの実施例によるＲＦトランジスタ・デバイスをパッケージ化して、ＲＦトランジスタ増幅器を実現できる、例示的なやり方を示す概略断面図である。 いくつかの実施例によるＲＦトランジスタ・デバイスをパッケージ化して、ＲＦトランジスタ増幅器を実現できる、例示的なやり方を示す概略断面図である。 様々なさらなる実施例による、トランジスタ・デバイスの断面図である。 様々なさらなる実施例による、トランジスタ・デバイスの断面図である。 様々なさらなる実施例による、トランジスタ・デバイスの断面図である。
ここで本発明の概念の実施例を、添付図面と共に説明することにする。
図１に示したトランジスタ・デバイス１０などの、従来のＧａＮ ＨＥＭＴデバイスでは、チャネル層１６に、炭素などのドーパントをドープして、所望の破壊電圧を実現させるのに役立つ、電子トラップを提供することができる。電子トラップは、例えばゲート・ラグを引き起こすような、デバイスの性能に悪影響を与える、メモリ効果を引き起こす可能性がある。チャネル層にケイ素などのｎ型ドーパントをドープすることによるゲート・ラグの減少は、例えば、３つの異なるチャネル層ドーピング濃度レベル、すなわち、１Ｅ１４ｃｍ－３（曲線２０２ａ）、１Ｅ１６ｃｍ－３（曲線２０４ａ）、及び３Ｅ１６ｃｍ－３（曲線２０６ａ）で均一にドープされたチャネル層を備えるデバイスについての、ゲート・ストレス事象後の時間の関数である、ドレイン電流（Ｉｄ）のシミュレーション値のグラフである、図２Ａに示されている。図２Ａに示すように、時間Ｔ１における－１２Ｖのゲート・ストレス事象の後、より高濃度にドープされたチャネル層を備えるデバイスのドレイン電流（２０６）は、より低濃度にドープされたチャネル層を備えるデバイスのドレイン電流（２０２ａ、２０４ａ）よりも、Ｉｄの降下が小さく、より迅速に回復する。
しかし、より高濃度にドープされたチャネル層を備えるデバイスは、デバイスのドレイン電流が、ゲート電圧の変化に対してよりゆっくりと応答する現象である、ソフト・ピンチオフ又はターンオンが起こる可能性があり、これは望ましくない。この効果は、３つの異なるチャネル層ドーピング濃度レベル、すなわち１Ｅ１４ｃｍ－３（曲線２０２ｂ）、１Ｅ１６ｃｍ－３（曲線２０４ｂ）、及び３Ｅ１６ｃｍ－３（曲線２０６ｂ）を有するデバイスについての、ゲート電圧（Ｖｇ）の関数である、相互コンダクタンス（Ｇｍ）のシミュレーション値のグラフである、図２Ｂに示されている。図２Ｂに示すように、より高濃度にドープされたチャネル層を備えるデバイスの相互コンダクタンス曲線（曲線２０６ｂ）は、より低濃度にドープされたチャネル層を備えるデバイスに比べて、傾きがより小さい。したがって、均一なドーピングでチャネル層をドープする場合、ゲート・ラグを改善するためにチャネル層をドープすると、ゲート電圧に対するドレイン電流の応答がより遅くなる可能性があるので、ゲート・ラグとピンチオフ／ターンオンとの間には、望ましからざるトレードオフが存在する。
本明細書で説明されているいくつかの実施例は、チャネル層の不均一なドーピングを行うことによって、この課題及び他の課題を回避する。本明細書で説明されるいくつかの実施例は、具体的には、高いドーピング濃度レベルを有するチャネル層内に、選択的にドープされた埋込層を設ける。この層は、高いゲート・バイアス下でのゲート・ラグが短縮され得るように、電子トラップ効果を補償することができる。適切なドーピング・プロファイルを使用すると、ソフト・ピンチオフなどの他の悪影響をもたらすことなく、ゲート・ラグの課題を克服できることが判明している。
図３を参照すると、いくつかの実施例によるトランジスタ・デバイスを示している。図３は、具体的には、基板１１２上に形成された、高電子移動度トランジスタ（ＨＥＭＴ）デバイス１００を示している。基板１１２上にチャネル層１１６が形成され、チャネル層１１６上にバリア層１１８がある。
ソース・コンタクト１２２及びドレイン・コンタクト１２４が、バリア層１１８上に形成されている。ゲート１２６は、バリア層１１８上の、ソース・コンタクト１２２とドレイン・コンタクト１２４との間に形成されている。ゲート１２６は、図３に示しているように、表面誘電体層１２５を貫いて延在するゲート開口部１６２内にある、表面誘電体層１２５を貫いて延在するゲート１２６の、凹状接触部分１２７の比較的狭い接触領域において、ゲート１２６がバリア層１１８と接触する、マッシュルーム又はＴトップ構造を有することができる。
ソース・コンタクト１２２及びドレイン・コンタクト１２４は、ＩＩＩ族窒化物ベースの材料に対してオーミック接触を形成できる、ＴｉＡｌＮなどの金属を含むことができる。ゲート１２６は、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、ＴａＮ、Ｗ、及び／又はＷＳｉＮなどの、窒化物ベースの半導体材料にショットキー接触できる金属を含むことができる。
埋込ｐ型領域１１３は、基板１１２内の、チャネル層の下に形成され、デバイスのソース・コンタクト１２２に接続することができる。埋込ｐ型領域１１３は、基板内へ垂直に約０．７５ミクロンの深さまで延在でき、横方向にゲート・コンタクト１２６を越えてドレイン・コンタクト１２４の方へ、約０．４ミクロンの距離だけ延在することができる。
埋込ｐ型領域１１３は、フローティング状態であってもよく、ソース・コンタクト１２２若しくはゲート１２６に接続されていてもよく、又は別個にバイアスされてもよい。埋込ｐ型領域１１３は、いくつかの実施例では、省略されてもよい。埋込ｐ型領域１１３は、米国特許第１０，８９２，３５６号、名称「Ｇｒｏｕｐ ＩＩＩ－ｎｉｔｒｉｄｅ ｈｉｇｈ－ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒｓ ｗｉｔｈ ｂｕｒｉｅｄ ｐ－ｔｙｐｅ ｌａｙｅｒｓ ａｎｄ ｐｒｏｃｅｓｓ ｆｏｒ ｍａｋｉｎｇ ｔｈｅ ｓａｍｅ」で説明されているように形成でき、その開示全体が、参照により本明細書に組み込まれる。
埋込ｐ型領域１１３は、いくつかの実施例では、基板上でのエピタキシャル成長、選択的エッチング、及びエピタキシャル再成長によって、且つ／又はイオン注入によって形成され得る。埋込ｐ型領域１１３は、ソース・コンタクト１２２及びゲート・コンタクト１２６の下で、横方向に延在することができる。埋込ｐ型領域１１３は、いくつかの実施例では、ソース・コンタクト１２２及び／又はゲート・コンタクト１２６から、横方向に間隔を置いて配置されてもよく、したがって、ソース・コンタクト１２２及び／又はゲート・コンタクト１２６の下で、横方向に延在していない。
基板１１２は、いくつかの実施例では、炭化ケイ素を含み、チャネル層１１６は、ＧａＮを含み、バリア層は、ＡｌＧａＮを含んでいる。ただし、他の材料又は材料の組合せも使用できることが理解されよう。さらに、チャネル層１１６及び／又はバリア層１１８は、ＡｌｘＧａ１－ｘＮなどの合金を含んでもよく、ここで０≦ｘ≦１である。ＨＥＭＴデバイスが示されているが、ＨＥＭＴデバイス１００は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ：ｊｕｎｃｔｉｏｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）など、別のタイプのトランジスタ・デバイスであってもよいことがさらに理解されよう。
ＨＥＭＴデバイス１００は、デバイスの活性領域の外側にある接続部を介してソース・コンタクト１２２に接続された、フィールド・プレート１４０を備えることができる。フィールド・プレート１４０は、層間誘電体層１２１によって、ゲート１２６から横方向に離間されている。フィールド・プレート１４０は、デバイスの活性領域の外側（及び図３に示している平面の外側）で、ソース・コンタクト１２２に電気的に接続され得る。フィールド・プレート１４０は、いくつかの実施例では、ソース・コンタクト１２２ではなく、ゲート１２６に接続されていてもよく、又は別個にバイアスされてもよい。
フィールド・プレート１４０は、層間誘電体層１２１及び表面誘電体層１２５によって、バリア層１１８からほぼ垂直方向に離間されている。
いくつかの実施例では、フィールド・プレート１４０を省略できることが理解されよう。
層間誘電体層１２１及びフィールド・プレート１４０の上に、パッシベーション層１３２が形成され、パッシベーション層１３２の上に、フィールド誘電体層１３４が形成されている。パッシベーション層１３２は、層間誘電体層１２１によって充填されていない、フィールド・プレート１４０とゲート１２６との間隙を、充填することができる。
表面誘電体層１２５、層間誘電体層１２１、パッシベーション層１３２、及びフィールド誘電体層１３４は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素、酸化アルミニウム、若しくは他の原子層堆積膜の１層若しくは複数の層、又は酸化物－窒化物－酸化物層などの多層絶縁体構造体を備えることができる。特定の実施例では、表面誘電体層１２５及び層間誘電体層１２１は、窒化ケイ素を含み、パッシベーション層１３２は、酸窒化ケイ素を含み、フィールド誘電体層１３４は、窒化ケイ素を含んでいる。
図１１Ａから図１１Ｃは、様々な、さらなる実施例によるＧａＮ ＨＥＭＴデバイスを示している。例えば、図１１Ａは、デバイス１００Ａにおいて、上記で論じたフィールド・プレート１４０が省略されていることを除いて、図３に示したＨＥＭＴデバイス１００と同様のＨＥＭＴデバイス１００Ａを示している（同じ参照符号は、同じ要素を指している）。
図１１Ｂは、ＨＥＭＴデバイス１００Ｂにおいて、上記で論じた埋込ｐ型領域１１３が省略されていることを除いて、図３に示したＨＥＭＴデバイス１００と同様のＨＥＭＴデバイス１００Ｂを示している（同じ参照符号は、同じ要素を指している）。
図１１Ｃは、ＨＥＭＴデバイス１００Ｃにおいて、第２のフィールド・プレート２４０が設けられていることを除いて、図３に示したＨＥＭＴデバイス１００と同様のＨＥＭＴデバイス１００Ｃを示している（同じ参照符号は、同じ要素を指している）。第２のフィールド・プレートは、パッシベーション層１３２によって第１のフィールド・プレートから絶縁されている。別法として、第１フィールド・プレート１４０と第２フィールド・プレート２４０との間に、別の層間絶縁膜が設けられてもよい。第１及び／又は第２のフィールド・プレート１４０、２４０はそれぞれ、ソース・コンタクト１２２若しくはゲート１２６に接続されていてもよく、又は別個にバイアスされてもよい。
図１１Ａから図１１Ｃに示した修正は、相互に排他的ではなく、ここに示した様々な修正（及びその他）は、図３に示したデバイスに対して単独で、又は一緒に行うことができることが理解されよう。
図４は、図３に示したＨＥＭＴデバイス１００などのＧａＮベースのＨＥＭＴの、チャネル層構造１１６Ａ、１１６Ｂ、及び１１６Ｃを示している。チャネル層構造１１６Ａ、１１６Ｂ、及び１１６Ｃは、タイプＡ、タイプＢ、及びタイプＣとして示している様々な実施例による、３つの相異なるタイプの不均一なドーピング・プロファイルを有する。各チャネル層構造１１６Ａ～１１６Ｃは、３つの副層１１６－１、１１６－２、１１６－３を備え、ここで、図３に示している構造では、最上層の副層１１６－３がバリア層１１８に最も近く、基板１１２から最も遠い。図４に示している実例では、第１の副層１１６－１は低濃度にドープされており、第２及び第３の副層１１６－２、１１６－３よりも厚い。例えば、各実例における第１の副層１１６－１は、２００から５００ｎｍの間の厚さを有してもよく、とりわけ、約３００ｎｍの厚さを有してもよい。第１の副層１１６－１は、３Ｅ１６ｃｍ－３未満、とりわけ、約１Ｅ１６ｃｍ－３のドーピング濃度レベルで、ケイ素のドーパントをドープされてもよい。
各チャネル層構造における第２及び第３の副層１１６－２、１１６－３は、第１の副層１１６－１よりも薄い、厚さを有することができる。例えば、第２及び第３の副層１１６－２、１１６－３は、５０ｎｍから１５０ｎｍなど、３００ｎｍ未満の厚さを有することができる。第２及び第３の副層１１６－２、１１６－３は、特定の実施例では、約１００ｎｍの厚さを有することができる。
タイプＡのチャネル層構造１１６Ａでは、第２及び第３の副層１１６－２、１１６－３の両方が、第１の副層１１６－１と比べて、ドーピング濃度レベルが高い。例えば、第２及び第３の副層１１６－２、１１６－３の両方に、１Ｅ１６ｃｍ－３を超えるドーピング濃度レベルで、ケイ素をドープすることができる。例えば、第２及び第３の副層１１６－２、１１６－３の両方に、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間のドーピング濃度レベルで、ケイ素をドープすることができる。特定の実施例では、第２及び第３の副層１１６－２、１１６－３の両方に、約３Ｅ１６ｃｍ－３のドーピング濃度レベルで、ケイ素をドープすることができる。
タイプＢのチャネル層構造１１６Ｂでは、第３の副層１１６－３が、第１の副層１１６－１及び第２の副層１１６－２と比べて、ドーピング濃度レベルが高い。例えば、第３の副層１１６－３に、１Ｅ１６ｃｍ－３を超えるドーピング濃度レベルで、ケイ素をドープすることができる。例えば、第３の副層１１６－３に、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間のドーピング濃度レベルで、ケイ素をドープすることができる。特定の実施例では、第３の副層１１６－３に、約３Ｅ１６ｃｍ－３のドーピング濃度レベルで、ケイ素をドープすることができる。第２の副層１１６－２は、第３の副層１１６－３のドーピング濃度レベルよりも低い、ドーピング濃度レベルを有することができる。特定の実施例では、第２の層は、第１の副層１１６－１と同じドーピング濃度、例えば１Ｅ１６ｃｍ－３の層を有することができる。
タイプＣのチャネル層構造１１６Ｃでは、第２の副層１１６－２が、第１の副層１１６－１及び第３の副層１１６－３と比べて、ドーピング濃度レベルが高い。例えば、第２の副層１１６－２に、１Ｅ１６ｃｍ－３を超えるドーピング濃度レベルで、ケイ素をドープすることができる。例えば、第２の副層１１６－２に、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間のドーピング濃度レベルで、ケイ素をドープすることができる。特定の実施例では、第２の副層１１６－２に、約３Ｅ１６ｃｍ－３のドーピング濃度レベルで、ケイ素をドープすることができる。第３の副層１１６－３は、第２の副層１１６－２のドーピング濃度レベルよりも低い、ドーピング濃度レベルを有することができる。特定の実施例では、第３の層は、第１の副層１１６－１と同じドーピング濃度、例えば１Ｅ１６ｃｍ－３の層を有することができる。したがって、タイプＣのチャネル層構造では、第２の副層１１６－２は、ドーピング濃度レベルが高い、チャネル層１１６内の埋込副層を形成する。
チャネル層内のドーピング濃度レベルは、４Ｅ１６ｃｍ－３未満などの、比較的低いレベルで保たれることが好ましい。というのは、チャネル層内のドーピングが増加すると、チャネルを遮断する（ｐｉｎｃｈ ｏｆｆ）ことが困難になり、望ましからざる電流漏れが生じる可能性があるからである。
図５Ａは、図４に示した３つの相異なるチャネル層構造を有するデバイスの、ゲート・ストレス事象後の、時間の関数であるドレイン電流（Ｉｄ）のシミュレーション値のグラフであり、図５Ｂは、図４に示した３つの相異なるチャネル層構造を有するデバイスの、ゲート電圧（Ｖｇ）の関数である相互コンダクタンス（Ｇｍ）の、シミュレーション値のグラフである。
図５Ａに示すように、タイプＡ（５０２ａ）及びタイプＣ（５０２ｃ）のチャネル層構造を有するデバイスのドレイン電流は、時間Ｔ１における－１２Ｖのゲート・ストレス事象の後、タイプＢ（５０２ｂ）のチャネル層構造を有するデバイスよりもＩｄの降下が少なく、より迅速に回復する。
図５Ｂに示すように、タイプＢ（５０４ｂ）及びタイプＣ（５０４ｃ）のチャネル層構造を有するデバイスの相互コンダクタンス曲線は、タイプＡ（５０４ａ）のチャネル層構造を有するデバイスよりも、優れた相互コンダクタンス特性（すなわち、より大きい傾き）を有する。これらの結果は、タイプＣのチャネル層構造を有するデバイス、すなわち、上部のチャネル副層及び下部のチャネル副層に比べて、高いドーピング濃度レベルを有する埋込副層を備えるデバイスの、ゲート・ラグとドレイン・ラグとの両方についての、デバイス性能が向上したことを示している。
図６Ａから図６Ｈは、いくつかの実施例によるフィールド・プレートを備える、トランジスタ・デバイスの製造工程を示す断面図である。
図６Ａを参照すると、炭化ケイ素基板１１２が設けられ、その上にチャネル層１１６が形成される。チャネル層１１６は、当技術分野で知られているように、炭素及び／又は鉄のドーパントでドープすることができる。本明細書で図４に関連して説明したように、ケイ素などのｎ型ドーパントが、エピタキシャル成長中にチャネル層１１６に取り込まれ、チャネル層１１６内で不均一なドーピング濃度が実現する。
埋込ｐ型領域１１３は、基板１１２内の、チャネル層の下に形成でき、デバイスのソース・コンタクト１２２に接続することができる。埋込ｐ型領域１１３は、様々な実施例において、フローティング状態であってもよく、ゲート１２６に接続されてもよく、又は別個にバイアスされてもよい。
埋込ｐ型領域１１３は、その上に窒化物ベースのエピタキシャル層１１６、１１８を成長させる前に、アルミニウム・イオンなどのｐ型ドーパントを基板１１２に注入することにより、形成することができる。
埋込ｐ型領域１１３は、いくつかの実施例では、基板上でのエピタキシャル成長、選択的エッチング、及びエピタキシャル再成長によって、且つ／又はイオン注入によって形成され得る。埋込ｐ型領域１１３は、ソース・コンタクト１２２及びゲート・コンタクト１２６の下で、横方向に延在することができる。埋込ｐ型領域１１３は、いくつかの実施例では、ソース・コンタクト１２２及び／又はゲート・コンタクト１２６から、横方向に間隔を置いて配置されてもよく、したがって、ソース・コンタクト１２２及び／又はゲート・コンタクト１２６の下で、横方向に延在していない。
図６Ｂを参照すると、チャネル層１１６上にバリア層１１８が形成され、バリア層１１８上に暫定的表面誘電体層（ｐｒｅｌｉｍｉｎａｒｙ ｓｕｒｆａｃｅ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）１２５’が形成される。フォトレジスト層５２が、暫定的表面誘電体層１２５’上に形成され、パターン形成されて、フォトレジスト層５２内に開口部５４が形成される。
暫定的表面誘電体層１２５’は、例えば反応性イオン・エッチング又は誘導結合プラズマを使用して、開口部５４を通して選択的にエッチングされ、暫定的表面誘電体層１２５’内に対応する開口部１５４が形成される。
図６Ｃを参照すると、犠牲誘電体層１６５が、暫定的表面誘電体層１２５’の上にブランケット堆積され、開口部１５４を充填する。犠牲誘電体層１６５は、暫定的表面誘電体層１２５’と同じ材料で形成することができる。例えば、犠牲誘電体層１６５と暫定的表面誘電体層１２５’との両方を、窒化ケイ素で形成することができる。
図６Ｄを参照すると、犠牲誘電体層１６５は、例えば反応性イオン・エッチング又は誘導結合プラズマ１６７を使用して異方性エッチングされ、図６Ｅに示しているように、犠牲誘電体層１６５の部分が、暫定的表面誘電体層１２５’の開口部１５４の内面の側部１６６を除いて除去され、丸みを帯びた又は斜角の付いた縁部を有するゲート開口部１６２が形成される。暫定的表面誘電体層１２５’は、側部１６６と一体になって、バリア層１１８上に表面誘電体層１２５を形成する。ゲート開口部１６２の幅は、側部１６６が存在する状態で、約２５０ｎｍであり得る。
図６Ｆを参照すると、金などの金属が堆積され、パターン形成されて、表面誘電体層１２５上に、マッシュルーム又はＴトップ型のゲート１２６が形成される。次いで、層間誘電体層１２１が、表面誘電体層１２５及びゲート１２６の上にブランケット堆積される。
図６Ｇを参照すると、次いで、金などの金属が層間誘電体層１２１上に堆積され、パターン形成されて、フィールド・プレート１４０が形成される。ソース・コンタクト１２２及びドレイン・コンタクト１２４が、バリア層１１８上に形成される。バリア層１１８にソース・コンタクト１２２及びドレイン・コンタクト１２４を形成する前に、高濃度にドープされたソース・コンタクト領域及びドレイン・コンタクト領域（図示せず）が、バリア層１１８内に形成され、２ＤＥＧチャネルへのオーミック接触を実現することができる。
図６Ｈを参照すると、ＳｉＯＮの層などのパッシベーション層１３２が、フィールド・プレート１４０及び層間誘電体層１２１の上に形成される。最後に、窒化ケイ素などのフィールド誘電体層１３４が、パッシベーション層１３２の上に形成される。
図７は、いくつかの実施例による、トランジスタ・デバイスを形成する工程を示すブロック図である。図７及び図６Ａから図６Ｈを参照すると、いくつかの実施例によるトランジスタ・デバイスを形成する方法は、チャネル層の残りの部分に比べてドーピング濃度レベルが高い副層を備える、チャネル層を設けるステップ（ブロック８０２）と、チャネル層上にバリア層を形成するステップ（ブロック８０４）と、バリア層上に、ソース・コンタクト及びドレイン・コンタクトを形成し、バリア層上のソース・コンタクトとドレイン・コンタクトとの間に、ゲート・コンタクトを形成するステップ（ブロック８０６）とを含む。
副層は、埋込副層であり得、デバイスは、埋込副層とバリア層との間に、第２の副層をさらに備えることができる。埋込副層は、約５０ｎｍから１５０ｎｍの厚さと、２Ｅ１６ｃｍ－３を超えるドーピング濃度レベルとを有することができる。埋込副層には、ケイ素などのｎ型ドーパントをドープすることができる。いくつかの実施例では、ｎ型ドーパントのドーピング濃度レベルは、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間であり得る。
本明細書で説明しているトランジスタ・デバイスは、多種多様な相異なる周波数帯域で動作する増幅器で、使用することができる。いくつかの実施例では、本明細書で説明しているようなトランジスタ・デバイスを組み込んだ、ＲＦトランジスタ増幅器は、１ＧＨｚを超える周波数で動作するよう構成され得る。ＲＦトランジスタ増幅器は、他の実施例では、２．５ＧＨｚを超える周波数で動作するよう構成され得る。ＲＦトランジスタ増幅器は、さらに他の実施例では、３．１ＧＨｚを超える周波数で動作するよう構成され得る。ＲＦトランジスタ増幅器は、さらに追加の実施例では、５ＧＨｚを超える周波数で動作するよう構成され得る。ＲＦトランジスタ増幅器は、いくつかの実施例では、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ、５．１～５．８ＧＨｚ、１２～１８ＧＨｚ、１８～２７ＧＨｚ、２７～４０ＧＨｚ、若しくは４０～７５ＧＨｚの周波数帯域、又はこれらの周波数帯域の一部のうちの、少なくとも１つで動作するよう構成され得る。
本発明の概念の実施例を、ＨＥＭＴデバイスに関連して上記で論じてきたが、本明細書で説明している本発明の概念は、ＭＯＳＦＥＴ、ＤＭＯＳトランジスタ、及び／又は横方向拡散ＭＯＳ（ＬＤＭＯＳ：ｌａｔｅｒａｌｌｙ ｄｉｆｆｕｓｅｄ ＭＯＳ）トランジスタなどの、他のタイプの半導体デバイスにも適用できることが理解されよう。
本明細書で説明されているトランジスタ・デバイスを組み込んだＲＦトランジスタ増幅器は、独立型のＲＦトランジスタ増幅器及び／又は複数のＲＦトランジスタ増幅器で、使用することができる。いくつかの実施例によるＲＦトランジスタ増幅器が、複数の増幅器を備える用途で、どのように使用され得るかの実例について、図８Ａ～図８Ｃを参照して論じることにする。
図８Ａを参照すると、電気的に直列に接続された前置増幅器１０１０及び主増幅器１０３０を備える、ＲＦトランジスタ増幅器１０００Ａを概略的に示している。ＲＦトランジスタ増幅器１０００Ａは、図８Ａに示しているように、ＲＦ入力１００１、前置増幅器１０１０、段間インピーダンス整合ネットワーク１０２０、主増幅器１０３０、及びＲＦ出力１００２を備える。段間インピーダンス整合ネットワーク１０２０は、前置増幅器１０１０の出力と主増幅器１０３０の入力との間の、インピーダンス整合を向上させる回路を形成するために、例えば、任意の適切な構成で配置されたインダクタ及び／又はキャパシタを備えることができる。ＲＦトランジスタ増幅器１０００Ａは、図８Ａには示されていないが、ＲＦ入力１００１と前置増幅器１０１０との間に挿入される入力整合ネットワーク、並びに／又は主増幅器１０３０とＲＦ出力１００２との間に挿入される出力整合ネットワークを、さらに備えることができる。実施例によるＲＦトランジスタ増幅器は、前置増幅器１０１０及び主増幅器１０３０のいずれか又は両方を実現するために、使用することができる。
図８Ｂを参照すると、ＲＦ入力１００１、一対の前置増幅器１０１０－１、１０１０－２、一対の段間インピーダンス整合ネットワーク１０２０－１、１０２０－２、一対の主増幅器１０３０－１、１０３０－２、及びＲＦ出力１００２を備える、ＲＦトランジスタ増幅器１０００Ｂを概略的に示している。分配器１００３及び合成器１００４も設けられている。（電気的に直列に接続されている）前置増幅器１０１０－１及び主増幅器１０３０－１は、（電気的に直列に接続されている）前置増幅器１０１０－２及び主増幅器１０３０－２と、電気的に並列に配置されている。ＲＦトランジスタ増幅器１０００Ｂは、図９ＡのＲＦトランジスタ増幅器１０００Ａと同様に、ＲＦ入力１００１と前置増幅器１０１０－１、１０１０－２との間に挿入される入力整合ネットワーク、並びに／又は主増幅器１０３０－１、１０３０－２とＲＦ出力と１００２との間に挿入される出力整合ネットワークを、さらに備えることができる。
図８Ｃに示しているように、いくつかの実施例によるＲＦトランジスタ増幅器は、ドハティ増幅器を実現するために使用することもできる。ドハティ増幅器回路は、当技術分野で知られているように、第１及び第２（又はそれ以上）の電力合成増幅器を備える。第１の増幅器は、「主」増幅器又は「キャリア」増幅器と呼ばれ、第２の増幅器は、「ピーキング」増幅器と呼ばれる。２つの増幅器は、別々にバイアスすることができる。例えば、１つの一般的なドハティ増幅器の実施態様では、主増幅器は、ＡＢ級増幅器又はＢ級増幅器を含むことができ、一方ピーキング増幅器は、Ｃ級増幅器であり得る。ドハティ増幅器は、飽和レベルからバックオフをとった電力レベルで動作する場合に平衡増幅器よりも効率的に動作することができる。ドハティ増幅器に入力されたＲＦ信号は、（例えば、直交合成器を使用して）分配され、２つの増幅器の出力が合成される。主増幅器は最初に（すなわち、より低い入力電力レベルで）オンになるよう構成されているため、主増幅器だけが、より低い電力レベルで動作することになる。入力電力レベルが飽和レベルに向かって増加すると、ピーキング増幅器がオンになり、入力ＲＦ信号は、主増幅器とピーキング増幅器との間で分配される。
ドハティＲＦトランジスタ増幅器１０００Ｃは、図８Ｃに示しているように、ＲＦ入力１００１、入力分配器１００３、主増幅器１０４０、ピーキング増幅器１０５０、出力合成器１００４、及びＲＦ出力１００２を備える。ドハティＲＦトランジスタ増幅器１０００Ｃは、ピーキング増幅器１０５０の入力に９０°トランス１００７を備え、主増幅器１０４０の入力に９０°トランス１００５を備え、任意選択で、入力整合ネットワーク及び／又は出力整合ネットワークを備えることができる（図示せず）。主増幅器１０４０及び／又はピーキング増幅器１０５０は、上記で説明した、実施例によるＲＦトランジスタ増幅器のいずれかを使用して、実現することができる。
実施例によるＲＦトランジスタ増幅器は、個別のデバイスとして形成されてもよく、又はモノリシック・マイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の一部として形成されてもよい。ＭＭＩＣは、特定の機能用に、すべての回路が単一の半導体チップに集積された、無線及び／又はマイクロ波周波数の信号で動作する集積回路を指す。例示的なＭＭＩＣデバイスは、関連する整合回路、給電ネットワークなどを備えるトランジスタ増幅器であり、これらはすべて、共通の基板上で実現される。ＭＭＩＣトランジスタ増幅器は、典型的には、並列接続された複数のユニット・セルＨＥＭＴトランジスタを備える。
図９は、本発明の概念の実施例による、ＭＭＩＣ ＲＦトランジスタ増幅器４００の平面図である。ＭＭＩＣ ＲＦトランジスタ増幅器４００は、図９に示しているように、パッケージ４１０内に収容された集積回路チップ４３０を備える。パッケージ４１０は、集積回路チップ４３０を囲繞し、保護する、保護性筐体を備えることができる。パッケージ４１０は、例えば、セラミック材料で形成されてもよい。
パッケージ４１０は、入力リード４１２及び出力リード４１８を備える。入力リード４１２は、例えばはんだづけによって、入力リード用パッド４１４に取り付けることができる。１本又は複数の入力接合ワイヤ４２０は、入力リード用パッド４１４を集積回路チップ４３０上の入力接合パッドに電気的に接続することができる。集積回路チップ４３０は、入力給電ネットワーク４３８、入力インピーダンス整合ネットワーク４５０、第１のＲＦトランジスタ増幅段４６０、中間インピーダンス整合ネットワーク４４０、第２のＲＦトランジスタ増幅段４６２、出力インピーダンス整合段４７０、及び出力給電ネットワーク４８２を備える。
パッケージ４１０は、例えばはんだづけによって出力リード用パッド４１６に接続された、出力リード４１８をさらに備える。１本又は複数の出力接合ワイヤ４９０は、出力リード用パッド４１６を集積回路チップ４３０上の出力接合パッドに電気的に接続することができる。第１のＲＦトランジスタ増幅段４６０及び／又は第２のＲＦトランジスタ増幅段４６２は、本発明の概念の実施例による、ＲＦトランジスタ増幅器のいずれかを使用して実現することができる。
本発明の概念の実施例によるＲＦトランジスタ増幅器は、多様な相異なる周波数帯域で動作するよう設計することができる。こうしたＲＦトランジスタ増幅器ダイは、いくつかの実施例では、０．６～２．７ＧＨｚ、３．４～４．２ＧＨｚ、５．１～５．８ＧＨｚ、１２～１８ＧＨｚ、１８～２７ＧＨｚ、２７～４０ＧＨｚ、若しくは４０～７５ＧＨｚの周波数帯域、又はこれらの周波数帯域の一部のうちの、少なくとも１つで動作するよう構成され得る。本発明の概念の実施例による技法は、１０ＧＨｚ以上の周波数で動作するＲＦトランジスタ増幅器にとって特に有利であり得る。
図１０Ａ及び図１０Ｂは、それぞれ、パッケージ化されたＲＦトランジスタ増幅器６００Ａ及び６００Ｂを実現するために、本発明の概念の実施例によるＲＦトランジスタ増幅器ダイをパッケージ化できる、いくつかの例示的なやり方を示す、概略断面図である。
図１０Ａは、パッケージ化された、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器６００Ａの概略側面図である。パッケージ化されたＲＦトランジスタ増幅器６００Ａは、図１０Ａに示しているように、開放空洞パッケージ６１０Ａ内にパッケージ化されたＲＦトランジスタ増幅器ダイ１００を備える。パッケージ６１０Ａは、金属ゲート・リード６２２Ａ、金属ドレイン・リード６２４Ａ、金属サブマウント６３０、側壁６４０、及び蓋６４２を備える。
サブマウント６３０は、パッケージ６００Ａの熱管理の助けとなるよう構成された材料を、含むことができる。サブマウント６３０は、例えば、銅及び／又はモリブデンを含むことができる。サブマウント６３０は、いくつかの実施例では、複数の層で構成されてもよく、且つ／又はビア／相互接続部を含有してもよい。サブマウント６３０は、例示的な実施例では、いずれかの主面上に銅クラッド層を有するコア・モリブデン層を備える、多層銅／モリブデン／銅金属フランジであり得る。サブマウント６３０は、いくつかの実施例では、リード・フレーム又は金属スラグの一部である、金属ヒート・シンクを備えることができる。側壁６４０及び／又は蓋６４２は、いくつかの実施例では、絶縁材料で形成されるか、又は絶縁材料を含むことができる。側壁６４０及び／又は蓋６４２は、例えば、セラミック材料で形成されるか、又はセラミック材料を含むことができる。
側壁６４０及び／又は蓋６４２は、いくつかの実施例では、例えば、Ａｌ２Ｏ３で形成され得る。蓋６４２は、エポキシ接着剤を使用して、側壁６４０に接着することができる。側壁６４０は、例えば蝋づけによって、サブマウント６３０に取り付けることができる。ゲート・リード６２２Ａ及びドレイン・リード６２４Ａは、側壁６４０を貫いて延在するよう構成されるが、本発明の概念の実施例は、これに限定されるものではない。
ＲＦトランジスタ増幅器ダイ１００は、金属サブマウント６３０、セラミック側壁６４０、及びセラミック蓋６４２によって画定された、空気で満たされた空洞６１２内で、金属サブマウント６３０の上面に取り付けられている。ＲＦトランジスタ増幅器ダイ１００のゲート端子及びドレイン端子は、構造体の上側にあり得るが、ソース端子は、構造体の下側にある。
ゲート・リード６２２Ａは、１本又は複数の接合ワイヤ６５４によって、ＲＦトランジスタ増幅器ダイ１００のゲート端子に接続することができる。ドレイン・リード６２４Ａは、同様に、１本又は複数の接合ワイヤ６５４によって、ＲＦトランジスタ増幅器ダイ１００のドレイン端子に接続することができる。ソース端子は、例えば導電性ダイ・アタッチ材料（図示せず）を使用して、金属サブマウント６３０に取り付けることができる。金属サブマウント６３０は、ソース端子への電気接続部を備えることができ、またＲＦトランジスタ増幅器ダイ１００内で生成される熱を放散する、放熱構造体として機能することもできる。
熱は、主として、比較的高い電流密度が、例えばユニット・セル・トランジスタ１０２のチャネル領域で生成される、ＲＦトランジスタ増幅器ダイ１００の上部で生成される。この熱は、ソース・ビア１４６及び半導体層構造体１５０を通ってソース端子に伝達され、次いで、金属サブマウント６３０に伝達され得る。
図１０Ｂは、別のパッケージ化された、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器６００Ｂの概略側面図である。ＲＦトランジスタ増幅器６００Ｂは、相異なるパッケージ６１０Ｂを備えるという点で、ＲＦトランジスタ増幅器６００Ａとは異なる。パッケージ６１０Ｂは、金属サブマウント６３０、並びに金属ゲート６２２Ｂ及びドレイン・リード６２４Ｂを備える。ＲＦトランジスタ増幅器６００Ｂはまた、ＲＦトランジスタ増幅器ダイ１００、リード６２２Ｂ、６２４Ｂ、及び金属サブマウント６３０を少なくとも部分的に囲繞する、プラスチック外側被覆６６０を備える。
ＲＦトランジスタ増幅器６００Ｂの他の構成要素は、ＲＦトランジスタ増幅器６００Ａの同じ番号を付した構成要素と同じであり得るため、そのさらなる説明は省略することにする。本発明の概念の実施例を、窒化ガリウム・ベースのＲＦトランジスタ増幅器に関連して上記で説明したが、本発明の概念の実施例は、これに限定されるものではないことが理解されよう。例えば、上記で説明したトランジスタは、スイッチング及び他の用途におけるパワー・トランジスタとしても、使用することができる。
上記で、本発明の概念の実施例を、本発明の概念の実施例を示す添付図面を参照しながら、説明してきた。しかし、本発明の概念は、多くの相異なる形態で具現化されてもよく、本明細書に記載する実施例に限定されると解釈されるべきではない。むしろ、こうした実施例は、この開示が充分且つ完全となり、本発明の概念の範囲が当業者に十分に伝わるように提供される。同じ番号は、全体を通して同じ要素を指す。本明細書及び図では、同じ要素を特定するために、２つの部分からなる参照番号（すなわち、１００－１のように、ダッシュで区切られた２つの数字）が使用されることがある。かかる２つの部分からなる参照番号が使用される場合、参照番号全体が、要素の特定の例を参照するために使用でき、一方参照番号の最初の部分は、要素を集合的に参照するために使用することができる。
第１、第２などの用語は、本明細書では様々な要素を説明するために使用され得るが、こうした要素は、こうした用語によって限定されるべきではないことが理解されよう。こうした用語は、ある要素を、別の要素から区別するためにのみ使用される。例えば、本発明の概念の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される用語「及び／又は」は、関連する列挙された項目のうちの１つ又は複数の、ありとあらゆる組合せを含む。本明細書で使用される用語は、特定の実施例を説明することのみを目的としており、本発明の概念を限定することを意図するものではない。本明細書で使用される用語「備える（ｃｏｍｐｒｉｓｅ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、及び／又は「含む（ｉｎｃｌｕｄｉｎｇ）」は、述べられた特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を特定するが、他の１つ又は複数の特徴、整数、ステップ、動作、要素、構成要素、及び／又はこれらの群の、存在又は追加を排除するものではない。
層、領域、又は基板などの要素が、別の要素の「上に」にある、又は「上へ」延出すると言われる場合、その要素は他の要素の上に直接あり得るか、又は他の要素の上へ直接延出できる、或いは介在要素も存在し得ることが理解されよう。対照的に、ある要素が別の要素の「直接上に」ある、又は「直接上へ」延出すると言われる場合、介在する要素は存在しない。ある要素が別の要素に「接続」又は「結合」されていると言われる場合、その要素は他の要素に直接接続若しくは結合され得るか、又は介在要素が存在し得ることも理解されよう。対照的に、ある要素が別の要素に「直接接続」されている、又は「直接結合」されていると言われる場合、介在する要素は存在しない。「下の方に」、「上の方に」、「上部の」、「下部の」、「水平方向の」、「横方向の」、又は「垂直方向の」などの相対的な用語は、図に示す、ある要素、層、又は領域と別の要素、層、又は領域との関係を表すために、本明細書で使用され得る。
本発明の概念の実施例で使用され得る特徴を有するトランジスタ構造体は、以下の同一出願人による刊行物に開示されており、刊行物のそれぞれの内容は、その全体が参照により本明細書に完全に組み込まれる。Ｃｈａｖａｒｋａｒ等に付与された米国特許第６，８４９，８８２号、名称「Ｇｒｏｕｐ－ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ）Ｗｉｔｈ Ｂａｒｒｉｅｒ／Ｓｐａｃｅｒ Ｌａｙｅｒ」、Ｐａｒｉｋｈ等に付与された米国特許第７，２３０，２８４号、名称「Ｉｎｓｕｌａｔｉｎｇ Ｇａｔｅ ＡｌＧａＮ／ＧａＮ ＨＥＭＴ」、Ｐａｒｉｋｈ等に付与された米国特許第７，５０１，６６９号、名称「Ｗｉｄｅ Ｂａｎｄｇａｐ Ｔｒａｎｓｉｓｔｏｒ Ｄｅｖｉｃｅｓ Ｗｉｔｈ Ｆｉｅｌｄ Ｐｌａｔｅｓ」、Ｍｉｓｈｒａ等に付与された米国特許第７，１２６，４２６号、名称「Ｃａｓｃｏｄｅ Ａｍｐｌｉｆｉｅｒ Ｓｔｒｕｃｔｕｒｅｓ Ｉｎｃｌｕｄｉｎｇ Ｗｉｄｅ Ｂａｎｄｇａｐ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ Ｗｉｔｈ Ｆｉｅｌｄ Ｐｌａｔｅｓ」、Ｗｕ等に付与された米国特許第７，５５０，７８３号、名称「Ｗｉｄｅ Ｂａｎｄｇａｐ ＨＥＭＴｓ Ｗｉｔｈ Ｓｏｕｒｃｅ Ｃｏｎｎｅｃｔｅｄ Ｆｉｅｌｄ Ｐｌａｔｅｓ」、Ｗｕ等に付与された米国特許第７，５７３，０７８号、名称「Ｗｉｄｅ Ｂａｎｄｇａｐ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ｍｕｌｔｉｐｌｅ Ｆｉｅｌｄ Ｐｌａｔｅｓ」、Ｗｕ等に付与された米国特許出願公開第２００５／０２５３１６７号、名称「Ｗｉｄｅ Ｂａｎｄｇａｐ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ｓｏｕｒｃｅ Ｃｏｎｎｅｃｔｅｄ Ｆｉｅｌｄ Ｐｌａｔｅｓ」、Ｗｕ等に付与された米国特許出願公開第２００６／０２０２２７２号、名称「Ｗｉｄｅ Ｂａｎｄｇａｐ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ｇａｔｅ－Ｓｏｕｒｃｅ Ｆｉｅｌｄ Ｐｌａｔｅｓ」、Ｗｕに付与された米国特許出願公開第２００８／０１２８７５２号、名称「ＧａＮ Ｂａｓｅｄ ＨＥＭＴｓ Ｗｉｔｈ Ｂｕｒｉｅｄ Ｆｉｅｌｄ Ｐｌａｔｅｓ」、Ｍｏｏｒｅ等に付与された米国特許出願公開第２０１０／０２７６６９８号、名称「Ｇａｔｅ Ｅｌｅｃｔｒｏｄｅｓ Ｆｏｒ Ｍｉｌｌｉｍｅｔｅｒ－Ｗａｖｅ Ｏｐｅｒａｔｉｏｎ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ」、Ｓｍｉｔｈ，Ｊｒ．等に付与された米国特許出願公開第２０１２／００４９９７３号、名称「Ｈｉｇｈ Ｐｏｗｅｒ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ Ｓｗｉｔｃｈｅｓ」、Ｆｉｓｈｅｒに付与された米国特許出願公開第２０１２／０１９４２７６号、名称「Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒｓ Ｉｎｃｌｕｄｉｎｇ Ｇｒｏｕｐ ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ」、及びＳｒｉｒａｍ等に付与された米国特許第９，８４７，４１１号、名称「Ｒｅｃｅｓｓｅｄ ｆｉｅｌｄ ｐｌａｔｅ ｔｒａｎｓｉｓｔｏｒ ｓｔｒｕｃｔｕｒｅｓ」。
本発明の概念の実施例を、実施例の特定の構成を参照しながら、かなり詳細に説明してきたが、他の種類も可能である。フィールド・プレート及びゲートも、多くの様々な形状を有することができ、また多くの相異なるやり方で、ソース・コンタクトに接続することができる。したがって、本発明の概念の趣旨及び範囲は、上記で説明した特定の実施例に限定されるべきではない。
図１に示したトランジスタ・デバイス１０などの、従来のＧａＮ ＨＥＭＴデバイスでは、チャネル層１６に、炭素などのドーパントをドープして、所望の破壊電圧を実現させるのに役立つ、電子トラップを提供することができる。電子トラップは、例えばゲート・ラグを引き起こすような、デバイスの性能に悪影響を与える、メモリ効果を引き起こす可能性がある。チャネル層にケイ素などのｎ型ドーパントをドープすることによるゲート・ラグの減少は、例えば、３つの異なるチャネル層ドーピング濃度レベル、すなわち、１Ｅ１４ｃｍ－３（曲線２０２ａ）、１Ｅ１６ｃｍ－３（曲線２０４ａ）、及び３Ｅ１６ｃｍ－３（曲線２０６ａ）で均一にドープされたチャネル層を備えるデバイスについての、ゲート・ストレス事象後の時間の関数である、ドレイン電流（Ｉｄ）のシミュレーション値のグラフである、図２Ａに示されている。図２Ａに示すように、時間Ｔ１における－１２Ｖのゲート・ストレス事象の後、より高濃度にドープされたチャネル層を備えるデバイスのドレイン電流（２０６ａ）は、より低濃度にドープされたチャネル層を備えるデバイスのドレイン電流（２０２ａ、２０４ａ）よりも、Ｉｄの降下が小さく、より迅速に回復する。
タイプＢのチャネル層構造１１６Ｂでは、第３の副層１１６－３が、第１の副層１１６－１及び第２の副層１１６－２と比べて、ドーピング濃度レベルが高い。例えば、第３の副層１１６－３に、１Ｅ１６ｃｍ－３を超えるドーピング濃度レベルで、ケイ素をドープすることができる。例えば、第３の副層１１６－３に、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間のドーピング濃度レベルで、ケイ素をドープすることができる。特定の実施例では、第３の副層１１６－３に、約３Ｅ１６ｃｍ－３のドーピング濃度レベルで、ケイ素をドープすることができる。第２の副層１１６－２は、第３の副層１１６－３のドーピング濃度レベルよりも低い、ドーピング濃度レベルを有することができる。特定の実施例では、第２の副層は、第１の副層１１６－１と同じドーピング濃度、例えば１Ｅ１６ｃｍ－３の層を有することができる。
タイプＣのチャネル層構造１１６Ｃでは、第２の副層１１６－２が、第１の副層１１６－１及び第３の副層１１６－３と比べて、ドーピング濃度レベルが高い。例えば、第２の副層１１６－２に、１Ｅ１６ｃｍ－３を超えるドーピング濃度レベルで、ケイ素をドープすることができる。例えば、第２の副層１１６－２に、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間のドーピング濃度レベルで、ケイ素をドープすることができる。特定の実施例では、第２の副層１１６－２に、約３Ｅ１６ｃｍ－３のドーピング濃度レベルで、ケイ素をドープすることができる。第３の副層１１６－３は、第２の副層１１６－２のドーピング濃度レベルよりも低い、ドーピング濃度レベルを有することができる。特定の実施例では、第３の副層は、第１の副層１１６－１と同じドーピング濃度、例えば１Ｅ１６ｃｍ－３の層を有することができる。したがって、タイプＣのチャネル層構造では、第２の副層１１６－２は、ドーピング濃度レベルが高い、チャネル層１１６内の埋込副層を形成する。
図７は、いくつかの実施例による、トランジスタ・デバイスを形成する工程を示すブロック図である。図７及び図６Ａから図６Ｈを参照すると、いくつかの実施例によるトランジスタ・デバイスを形成する方法は、チャネル層の残りの部分に比べてドーピング濃度レベルが高い副層を備える、チャネル層を設けるステップ（ブロック７０２）と、チャネル層上にバリア層を形成するステップ（ブロック７０４）と、バリア層上に、ソース・コンタクト及びドレイン・コンタクトを形成し、バリア層上のソース・コンタクトとドレイン・コンタクトとの間に、ゲート・コンタクトを形成するステップ（ブロック７０６）とを含む。
図８Ｂを参照すると、ＲＦ入力１００１、一対の前置増幅器１０１０－１、１０１０－２、一対の段間インピーダンス整合ネットワーク１０２０－１、１０２０－２、一対の主増幅器１０３０－１、１０３０－２、及びＲＦ出力１００２を備える、ＲＦトランジスタ増幅器１０００Ｂを概略的に示している。分配器１００３及び合成器１００４も設けられている。（電気的に直列に接続されている）前置増幅器１０１０－１及び主増幅器１０３０－１は、（電気的に直列に接続されている）前置増幅器１０１０－２及び主増幅器１０３０－２と、電気的に並列に配置されている。ＲＦトランジスタ増幅器１０００Ｂは、図８ＡのＲＦトランジスタ増幅器１０００Ａと同様に、ＲＦ入力１００１と前置増幅器１０１０－１、１０１０－２との間に挿入される入力整合ネットワーク、並びに／又は主増幅器１０３０－１、１０３０－２とＲＦ出力と１００２との間に挿入される出力整合ネットワークを、さらに備えることができる。
パッケージ４１０は、入力リード４１２及び出力リード４１８を備える。入力リード４１２は、例えばはんだづけによって、入力リード用パッド４１４に取り付けることができる。１本又は複数の入力接合ワイヤ４２０は、入力リード用パッド４１４を集積回路チップ４３０上の入力接合パッドに電気的に接続することができる。集積回路チップ４３０は、入力給電ネットワーク４３８、入力インピーダンス整合ネットワーク５５０、第１のＲＦトランジスタ増幅段４６０、中間インピーダンス整合ネットワーク４４０、第２のＲＦトランジスタ増幅段４６２、出力インピーダンス整合段４７０、及び出力給電ネットワーク４８２を備える。

Claims (32)

  1. チャネル層と、
    前記チャネル層上のバリア層と、
    前記バリア層上のソース・コンタクト及びドレイン・コンタクト、並びに前記バリア層上の、前記ソース・コンタクト及び前記ドレイン・コンタクトの間の、ゲート・コンタクトと
    を備えるトランジスタ・デバイスであって、前記チャネル層が、前記チャネル層の残りの部分と比べて、高いドーピング濃度レベルを有する副層を備える、トランジスタ・デバイス。
  2. 前記副層が、埋込副層を含み、前記デバイスが、前記埋込副層と前記バリア層との間に、第２の副層をさらに備える、請求項１に記載のトランジスタ・デバイス。
  3. 前記埋込副層が、５０から１５０ｎｍの間の厚さを有する、請求項２に記載のトランジスタ・デバイス。
  4. 前記埋込副層が、約１００ｎｍの厚さを有する、請求項３に記載のトランジスタ・デバイス。
  5. 前記第２の副層が、５０から１５０ｎｍの間の厚さを有する、請求項２に記載のトランジスタ・デバイス。
  6. 前記第２の副層が、約１００ｎｍの厚さを有する、請求項５に記載のトランジスタ・デバイス。
  7. 前記副層が、２Ｅ１６ｃｍ－３を超えるドーピング濃度レベルを有する、ｎ型ドーパントでドープされている、請求項１に記載のトランジスタ・デバイス。
  8. 前記ｎ型ドーパントが、ケイ素を含む、請求項７に記載のトランジスタ・デバイス。
  9. 前記ｎ型ドーパントの前記ドーピング濃度レベルが、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間である、請求項７に記載のトランジスタ・デバイス。
  10. 前記ｎ型ドーパントの前記ドーピング濃度レベルが、約３Ｅ１６ｃｍ－３である、請求項７に記載のトランジスタ・デバイス。
  11. 前記チャネル層の前記残りの部分が、２Ｅ１６ｃｍ－３未満のドーピング濃度レベルを有する、ｎ型ドーパントでドープされている、請求項７に記載のトランジスタ・デバイス。
  12. 前記チャネル層の前記残りの部分の前記ドーピング濃度レベルが、約１Ｅ１６ｃｍ－３である、請求項１１に記載のトランジスタ・デバイス。
  13. 前記副層が、第２のドーピング濃度レベルを有する第２の副層を含み、前記チャネル層が、第１のドーピング濃度レベルを有する第１の副層と、第３のドーピング濃度レベルを有する第３の副層とを備え、
    前記第２の副層が、前記第１の副層と前記第３の副層との間にあり、且つ
    前記第２のドーピング濃度レベルが、前記第１のドーピング濃度レベル及び前記第３のドーピング濃度レベルよりも高い、
    請求項１に記載のトランジスタ・デバイス。
  14. 前記第２のドーピング濃度レベルが、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間である、請求項１３に記載のトランジスタ・デバイス。
  15. 前記第１のドーピング濃度レベル及び前記第３のドーピング濃度レベルがそれぞれ、約２Ｅ１６ｃｍ－３未満である、請求項１４に記載のトランジスタ・デバイス。
  16. 前記チャネル層の全体の厚さが、約５００ｎｍ以下である、請求項１に記載のトランジスタ・デバイス。
  17. 前記バリア層と前記チャネル層とが協働して、前記チャネル層内に２次元電子ガス（２ＤＥＧ）を誘起する、請求項１に記載のトランジスタ・デバイス。
  18. 前記チャネル層が、ＧａＮを含む、請求項１に記載のトランジスタ・デバイス。
  19. 前記チャネル層がその上に形成される、基板と、
    前記基板内の、前記ソース・コンタクトの下にある、埋込ｐ型領域と
    をさらに備える、請求項１に記載のトランジスタ・デバイス。
  20. 前記バリア層の上の、前記ゲート・コンタクトと前記ドレイン・コンタクトとの間に、フィールド・プレートをさらに備え、前記フィールド・プレートが、絶縁層によって前記ゲートから分離されている、請求項１に記載のトランジスタ・デバイス。
  21. 前記フィールド・プレートが、第１のフィールド・プレートを含み、前記トランジスタ・デバイスが、前記バリア層の上の、前記ゲート・コンタクトと前記ドレイン・コンタクトとの間に、第２のフィールド・プレートをさらに備える、請求項２０に記載のトランジスタ・デバイス。
  22. トランジスタ・デバイスを形成する方法であって、前記方法が、
    チャネル層を設けるステップと、
    前記チャネル層上にバリア層を形成するステップと、
    前記バリア層上に、ソース・コンタクト及びドレイン・コンタクトを形成し、前記バリア層上の前記ソース・コンタクトと前記ドレイン・コンタクトとの間に、ゲート・コンタクトを形成するステップと
    を含み、前記チャネル層が、前記チャネル層の残りの部分と比べて、高いドーピング濃度レベルを有する副層を備える、方法。
  23. 前記副層が、埋込副層を含み、前記デバイスが、前記埋込副層と前記バリア層との間に、第２の副層をさらに備える、請求項２２に記載の方法。
  24. 前記埋込副層が、約１００ｎｍの厚さを有する、請求項２３に記載の方法。
  25. 前記副層が、２Ｅ１６ｃｍ－３を超えるドーピング濃度レベルを有する、ｎ型ドーパントでドープされている、請求項２２に記載の方法。
  26. 前記ｎ型ドーパントが、ケイ素を含む、請求項２５に記載の方法。
  27. 前記ｎ型ドーパントの前記ドーピング濃度レベルが、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間である、請求項２５に記載の方法。
  28. チャネル層と、
    前記チャネル層上のバリア層と、
    前記バリア層上のソース・コンタクト及びドレイン・コンタクト、並びに前記バリア層上の、前記ソース・コンタクト及び前記ドレイン・コンタクトの間の、ゲート・コンタクトと
    を備える、トランジスタ・デバイスであって、前記チャネル層が、第１のドーピング濃度レベルを有する第１の副層と、前記第１の副層上の、第２のドーピング濃度レベルを有する第２の副層と、前記第２の副層上の、前記第１の副層と反対側にある、第３のドーピング濃度レベルを有する第３の副層とを備え、前記第３の副層が、前記バリア層に隣接し、
    前記第２のドーピング濃度レベルが、前記第１のドーピング濃度レベル及び前記第３のドーピング濃度レベルよりも高い、トランジスタ・デバイス。
  29. 前記第２のドーピング濃度レベルが、約２Ｅ１６ｃｍ－３から４Ｅ１６ｃｍ－３の間である、請求項２８に記載のトランジスタ・デバイス。
  30. 前記第１のドーピング濃度レベル及び前記第３のドーピング濃度レベルがそれぞれ、約２Ｅ１６ｃｍ－３未満である、請求項２９に記載のトランジスタ・デバイス。
  31. 前記第１のドーピング濃度レベル及び前記第３のドーピング濃度レベルがそれぞれ、約１Ｅ１６ｃｍ－３であり、前記第２のドーピング濃度レベルが、約３Ｅ１６ｃｍ－３である、請求項２９に記載のトランジスタ・デバイス。
  32. 前記第１の副層及び前記第２の副層がそれぞれ、約５０ｎｍから１５０ｎｍの間の厚さを有する、請求項２８に記載のトランジスタ・デバイス。
JP2023571542A 2021-05-20 2022-03-18 選択的なチャネル層のドーピングが施された電界効果トランジスタ Pending JP2024519370A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/325,610 US20220376105A1 (en) 2021-05-20 2021-05-20 Field effect transistor with selective channel layer doping
US17/325,610 2021-05-20
PCT/US2022/020907 WO2022245422A2 (en) 2021-05-20 2022-03-18 Field effect transistor with selective channel layer doping

Publications (1)

Publication Number Publication Date
JP2024519370A true JP2024519370A (ja) 2024-05-10

Family

ID=84103222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023571542A Pending JP2024519370A (ja) 2021-05-20 2022-03-18 選択的なチャネル層のドーピングが施された電界効果トランジスタ

Country Status (5)

Country Link
US (1) US20220376105A1 (ja)
EP (1) EP4341999A2 (ja)
JP (1) JP2024519370A (ja)
KR (1) KR20240005056A (ja)
WO (1) WO2022245422A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11658234B2 (en) 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11869964B2 (en) 2021-05-20 2024-01-09 Wolfspeed, Inc. Field effect transistors with modified access regions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958213A (en) * 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
US10121553B2 (en) * 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US11075271B2 (en) * 2019-10-14 2021-07-27 Cree, Inc. Stepped field plates with proximity to conduction channel and related fabrication methods

Also Published As

Publication number Publication date
WO2022245422A9 (en) 2023-06-15
WO2022245422A3 (en) 2023-01-19
US20220376105A1 (en) 2022-11-24
KR20240005056A (ko) 2024-01-11
WO2022245422A2 (en) 2022-11-24
EP4341999A2 (en) 2024-03-27

Similar Documents

Publication Publication Date Title
US7388236B2 (en) High efficiency and/or high power density wide bandgap transistors
US7161194B2 (en) High power density and/or linearity transistors
US9679981B2 (en) Cascode structures for GaN HEMTs
US20220376105A1 (en) Field effect transistor with selective channel layer doping
US11749726B2 (en) Field effect transistor with source-connected field plate
TW201320333A (zh) 具有閘極源場極板之寬能帶隙電晶體
US20220376098A1 (en) Field effect transistor with selective modified access regions
US11658234B2 (en) Field effect transistor with enhanced reliability
US20220376104A1 (en) Transistors including semiconductor surface modification and related fabrication methods
US11791389B2 (en) Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
KR20240008373A (ko) 향상된 성능을 갖는 고전자 이동도 트랜지스터들의 제조 방법들
Chen et al. Dual-gate AlGaN/GaN modulation-doped field-effect transistors with cut-off frequencies f T> 60 GHz
US11502178B2 (en) Field effect transistor with at least partially recessed field plate
US11869964B2 (en) Field effect transistors with modified access regions
US20240162304A1 (en) Field effect transistor including field plates
US20230130614A1 (en) Transistor with ohmic contacts
US20220302291A1 (en) Field effect transistor with multiple stepped field plate
JP2024519878A (ja) 修正アクセス領域を備える電界効果トランジスタ
US20230352424A1 (en) Transistor including a discontinuous barrier layer
US20220328634A1 (en) Field effect transistor with stacked unit subcell structure
US20230261054A1 (en) Radio frequency transistor amplifiers having self-aligned double implanted source/drain regions for improved on-resistance performance and related methods
KR20240005063A (ko) 소스 접속된 필드 플레이트를 갖는 전계 효과 트랜지스터
WO2023239666A1 (en) Field effect transistor with multiple stepped field plate
JP2010182829A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240116