JP2024518250A - 全光メモリバッファ付き光スイッチ - Google Patents
全光メモリバッファ付き光スイッチ Download PDFInfo
- Publication number
- JP2024518250A JP2024518250A JP2023559822A JP2023559822A JP2024518250A JP 2024518250 A JP2024518250 A JP 2024518250A JP 2023559822 A JP2023559822 A JP 2023559822A JP 2023559822 A JP2023559822 A JP 2023559822A JP 2024518250 A JP2024518250 A JP 2024518250A
- Authority
- JP
- Japan
- Prior art keywords
- optical packet
- optical
- fdl
- buffer
- soa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 179
- 239000000872 buffer Substances 0.000 claims abstract description 84
- 230000004087 circulation Effects 0.000 claims abstract description 22
- 239000000835 fiber Substances 0.000 claims abstract description 19
- 230000003139 buffering effect Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 24
- 239000006185 dispersion Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 5
- 239000002096 quantum dot Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000007853 buffer solution Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0227—Operation, administration, maintenance or provisioning [OAMP] of WDM networks, e.g. media access, routing or wavelength allocation
- H04J14/0254—Optical medium access
- H04J14/0267—Optical signaling or routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/03—WDM arrangements
- H04J14/0307—Multiplexers; Demultiplexers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0003—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0007—Construction
- H04Q2011/002—Construction using optical delay lines or optical buffers or optical recirculation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0007—Construction
- H04Q2011/0035—Construction using miscellaneous components, e.g. circulator, polarisation, acousto/thermo optical
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0037—Operation
- H04Q2011/005—Arbitration and scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q2011/0073—Provisions for forwarding or routing, e.g. lookup tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/31—Delay devices; Circuits, e.g. shift memories
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
いくつかの開示された実施形態と一致して、光スイッチは、スケジューラと、光パケットをバッファリングするためのバッファとを含み、光パケットは、回路内に配置され、クロック信号を生成するためのクロック発生器と、光不平衡マッハツェンダ干渉計(MZI)と、FDL長さを有するファイバ遅延線(FDL)とを含み、前記光パケットは光パケット信号を有し、前記スケジューラは、前記光パケットを前記バッファ内に挿入し、前記回路を通る前記光パケットの循環の数を決定するように構成され、前記MZIは、前記回路を通る前記光パケットの各循環後に、再整形された光パケットを生成するために、前記光パケット信号に基づいて前記クロック信号を変調し、前記FDLは前記FDL長さに比例する遅延を前記光パケットに導入する。
Description
(関連出願の相互参照)
本出願は2021年3月28日に出願された米国仮特許出願第63/167,082号の優先権を主張し、その全体が参照により本明細書に組み込まれる。
本出願は2021年3月28日に出願された米国仮特許出願第63/167,082号の優先権を主張し、その全体が参照により本明細書に組み込まれる。
(技術分野)
本明細書に開示される様々なシステムの実施形態は一般に、光スイッチに関し、より具体的には、全光メモリバッファを有する光スイッチに関する。
本明細書に開示される様々なシステムの実施形態は一般に、光スイッチに関し、より具体的には、全光メモリバッファを有する光スイッチに関する。
(背景)
データセンタは、光通信を利用し、より具体的には、通信装置間で光信号を経路案内するための光パケットスイッチを利用する。高負荷の期間中、光パケットは、破棄され得るか、または、競合もしくは衝突の結果として失われ得る。パケット損失を防止するために、いくつかの光スイッチはバッファを含み得る。
データセンタは、光通信を利用し、より具体的には、通信装置間で光信号を経路案内するための光パケットスイッチを利用する。高負荷の期間中、光パケットは、破棄され得るか、または、競合もしくは衝突の結果として失われ得る。パケット損失を防止するために、いくつかの光スイッチはバッファを含み得る。
例えば、図1に示すように、N×N光パケットスイッチ110は、N個の入力ポート112-1...112-Nと、N個の出力ポート114-1...114Nとを含む。入力データ信号102は光データパケットを入力ポート112に供給することができ、これらの光データパケットは、出力ポート114のうちの1つに経路案内されて、出力データ信号104-1...104-Nとして出力され得る。光スイッチ110はN個の入力ポート112およびN個の出力ポート114を含むが、入力ポート112および出力ポート114のすべてが他の通信装置に接続されるわけではないことを理解されたい。スイッチ110は、典型的にはスイッチ110内のデータパケットを指示するためのスケジューラ115を含む。スイッチ110はまた、入力ポート112と出力ポート114との間のパケットの波長変換を提供し得る。
パケットは、競合によるパケットの廃棄またはパケット損失を防止するために、パケットのスループットを遅くするために、スケジューラ115によってバッファ116に向けられ得る。バッファ116は、1つまたは複数のファイバ遅延線(FDL)118-1...118-Nを含み得る。FDL118は、典型的には1キロメートル以上の長さを有することができる光ファイバケーブルのコイルの形態をとることができる。FDL118を通るパケットの移動時間は、パケットの所望の遅延/バッファリングを導入する。図示のように、FDL118-1、118-2、および118-3は、パケットをさらに遅延させるために、パケットがより長いFDL118を通って方向付けられ得るように、徐々に長くなる。いくつかの実装形態では、パケットがFDL118を通して数回循環され得る。追加または代替として、バッファ116は、電気光学(EO)バッファ120を含み得る。EOバッファ120は光パケットを電気データパケットに変換し、電気メモリを使用してバッファリングすることができる。バッファ期間が完了すると、電気データパケットは、出力ポート114に経路案内するために光パケットに変換される。
これらの既知のバッファシステムは、いくつかの制限を受ける可能性がある。FDLは、FDLの複数の循環が使用されるときに増加される分散および信号損失を導入し得る。信号損失を克服するための増幅器の使用は、ノイズの増加をもたらし得る。さらに、FDLは、FDLを通って移動するのにかかる時間だけパケットを「保持」することができる固定長を有し、複数の所望のバッファ期間を満たすために複数のFDLまたはFDLを通る複数の循環を必要とする。電気光学バッファは、電力消費を増加させ、遅延を導入し得る。さらに、これらのデバイスは複雑であり、コンポーネントの故障の可能性が高くなる。
したがって、著しい損失、分散、およびノイズを導入することのないバッファ機構を特徴とする光スイッチシステムを提供することが望ましい。
(サマリー)
本明細書で開示される実施形態は、全光パケットバッファリングを用いて高データレート光パケットスイッチを可能にするシステム、装置、および方法に関する。本明細書に開示される全光バッファは、スパインリーフ、トーラス、クロスネットワークなどを含むデータセンタアーキテクチャなどの高性能コンピューティングに使用される光スイッチにおけるバッファリングおよびフロー制御を大幅に改善することができる。本明細書で開示する全光バッファは、パケットスループットおよび経路案内の柔軟性を改善し、遅延時間を低減し、電力消費を低減し得る。
本明細書で開示される実施形態は、全光パケットバッファリングを用いて高データレート光パケットスイッチを可能にするシステム、装置、および方法に関する。本明細書に開示される全光バッファは、スパインリーフ、トーラス、クロスネットワークなどを含むデータセンタアーキテクチャなどの高性能コンピューティングに使用される光スイッチにおけるバッファリングおよびフロー制御を大幅に改善することができる。本明細書で開示する全光バッファは、パケットスループットおよび経路案内の柔軟性を改善し、遅延時間を低減し、電力消費を低減し得る。
全光パケットスイッチバッファを提供するために、本明細書に記載のシステムは、光論理ANDゲートとして作用する全光不平衡マッハツェンダ干渉計(MZI)、ファイバ遅延線、損失補償のためのSOA、および光分散補償の組合せを使用することができる。以下でさらに説明するように、この構成はバッファを介してバッファされたパケットの複数回の循環を可能にし、各循環におけるパケットの再整形および再生を伴う。したがって、本明細書に開示される全光バッファは、損失および分散の問題を克服しながら、ならびに電気光学バッファの使用を回避しながら、拡張パケットバッファリングを可能にすることによって、パケットの廃棄、パケット損失、および競合を防止するための現在のバッファ解決策の制限を克服し得る。
バッファはまた、追加の波長変換構成要素がスイッチにおいて必要とされなくてもよいように、波長変換を提供することが有益である。さらに、分散管理は、FDLによって導入される分散を補償するために、バッファ内で光学的に取り扱われてもよい。光学分散管理の使用は、解決策の計算の複雑さを低減することができる。いくつかの実施形態では、本明細書で説明するバッファが、単一のFDLを介して複数のパケットを同時にバッファリングするために統合WDMを利用することができる。いくつかの実施形態では、全光パケットスイッチが、電力およびサイズ要件をさらに低減するために、共有半導体基板上の集積回路(IC)を使用して提供され得る。
いくつかの開示された実施形態と一致して、光スイッチは、スケジューラと、クロック信号を生成するためのクロック発生器、FDL長さを有する光不平衡マッハツェンダ干渉計(MZI)、及びファイバ遅延線(FDL)を含む光パケットをバッファするためのバッファとを含み、光パケットは光パケット信号を有し、スケジューラは、光パケット信号をバッファに挿入し、回路を介して光パケットの循環回数を決定するように構成され、
MZIは、光パケット信号に基づいてクロック信号を変調し、回路を介して光パケットを循環させた後、再整形された光パケットを生成し、FDLはFDL長さに比例する光パケットの遅延を導入する。
MZIは、光パケット信号に基づいてクロック信号を変調し、回路を介して光パケットを循環させた後、再整形された光パケットを生成し、FDLはFDL長さに比例する光パケットの遅延を導入する。
いくつかの実施形態では、回路は、FDLに導入される損失値を補償するための回路半導体光増幅器(SOA)をさらに含む。いくつかの実施形態では、回路は、FDLに導入される分散を補償するための光分散管理(DM)モジュールをさらに含む。
いくつかの実施形態では、クロック発生器が、同調可能レーザと、クロック信号に基づいて同調可能レーザのレーザ出力を変調するように構成された電気光学(EO)変調器とを含む。いくつかの実施形態では、スイッチが、複数のバッファ間でFDLを共有するためのWDMマルチプレクサおよびWDMデマルチプレクサをさらに含む。
いくつかの実施形態では、FDLが、シングルコア光ファイバケーブルまたはマルチコア光ファイバケーブルのうちの1つである。いくつかの実施形態では、再整形された光パケットが、波長変換された光パケットである。いくつかの実施形態では、MZIが一対のMZI SOAを含む。いくつかの実施形態では、MZI SOAは量子ドットSOAである。
いくつかの実施形態では、バッファが一対のMZI SOAを通して光パケットを方向付けるための光パケットスプリッタをさらに含み、光パケットスプリッタは一対のMZI SOAの間で信号強度を不均等に分割する。いくつかの実施形態では、クロックおよび光パケットが、クロック信号および光パケット信号のクロスゲイン変調(XGM)およびクロス相変調(XPM)を引き起こすために、一対のMZI SOAの各々に逆伝搬方向に供給される。
いくつかの実施形態では、スイッチがバッファの出口に出口SOAをさらに含み、スケジューラは、出口SOAをアクティブ化して、バッファから光パケットを解放するようにさらに構成される。いくつかの実施形態では、クロック発生器が同調可能レーザを含み、スケジューラは、光パケットの解放後に出口SOAおよび同調可能レーザをパワーダウンし、それによってバッファを空にするようにさらに構成される。いくつかの実施形態では、スケジューラが、時間期間nTと一致するように出口SOAのアクティブ化を計時するようにさらに構成され、nは整数であり、Tはバッファを通る光パケット循環時間であり、その結果、光パケットは出口SOAを通して、バッファリングされた光パケットの始まりから終わりまで解放され、出口SOAを通る部分的な光パケットの解放が防止される。
いくつかの実施形態では、解放された光パケットが波長変換された光パケットである。
いくつかの開示される実施形態と一致して、光パケット信号を有する光パケットの光バッファリングのための方法は、スケジューラとバッファとを含む光スイッチを提供する工程であって、バッファが、クロック信号を生成するためのクロック発生器と、光不平衡マッハツェンダ干渉計(MZI)と、FDL長さを有するファイバ遅延線(FDL)とを含み、回路内に配置されて、光スイッチを提供する工程と、スケジューラを構成して、光パケットをバッファ内に挿入し、回路を通る光パケットの循環の数を決定する工程と、MZIを使用して、光パケット信号に基づいてクロック信号を変調して、回路を通る光パケットの各循環後に再整形光パケットを作成する工程と、FDLを使用して、FDL長さに比例する光パケットの遅延を導入する工程とを包含する。
いくつかの実施形態では、回路が、FDLに導入される損失を補償するための回路半導体光増幅器(SOA)をさらに含む。いくつかの実施形態では、回路が、FDLに導入される分散を補償するための光分散管理(DM)モジュールをさらに含む。いくつかの実施形態では、クロック発生器が、波長可変レーザと、クロック信号に基づいて波長可変レーザのレーザ出力を変調するように構成された電気光学(EO)変調器とを含む。
いくつかの実施形態では、方法が、複数のバッファ間でFDLを共有するためのWDMマルチプレクサおよびWDMデマルチプレクサを提供する工程をさらに含む。いくつかの実施形態では、FDLがシングルコア光ファイバケーブルまたはマルチコア光ファイバケーブルのうちの1つである。いくつかの実施形態では、再整形された光パケットが波長変換された光パケットである。
いくつかの実施形態では、MZIが一対のMZI SOAを含む。いくつかの実施形態では、MZI SOAは量子ドットSOAである。いくつかの実施形態では、バッファが、一対のMZI SOAを通して光パケットを方向付けるための光パケットスプリッタをさらに含み、光パケットスプリッタは一対のMZI SOAの間で信号強度を不均等に分割する。
いくつかの実施形態では、クロックおよび光パケットが、クロック信号および光パケット信号のクロスゲイン変調(XGM)およびクロス相変調(XPM)を引き起こすために、一対のMZI SOAの各々に逆伝搬方向に供給される。いくつかの実施形態では、光スイッチがバッファの出口に出口SOAを含み、スケジューラは、出口SOAをアクティブ化して、光パケットをバッファから解放するようにさらに構成される。いくつかの実施形態では、クロック発生器が同調可能レーザを含み、スケジューラは、光パケットの解放後に出口SOAおよび同調可能レーザをパワーダウンし、それによってバッファを空にするようにさらに構成される。
いくつかの実施形態では、スケジューラは、出口SOAのアクティブ化が時間期間nTと一致するように、出口SOAのアクティブ化を計時するようにさらに構成され、nは整数であり、Tはバッファを通る光パケット循環時間であり、その結果、光パケットは出口SOAを通して、光パケットの始まりから終わりまで解放され、出口SOAを通る部分的な光パケットの解放が防止される。いくつかの実施形態では、解放された光パケットが波長変換された光パケットである。
この概要は、以下の詳細な説明においてさらに説明される概念の選択を簡略化された形態で紹介するために提供される。この概要は、特許請求される主題の主要な特徴または本質的な特徴を特定することを意図するものではなく、特許請求される主題の範囲を限定するために使用されることも意図するものでもない。
(図面の簡単な説明)
本明細書に開示される態様、実施形態、および特徴は添付の図面と併せて考慮されるとき、以下の詳細な説明から明らかになるのであろう。記載された図面および説明において、同一の参照番号は、異なる実施形態または構成に共通するそれらの構成要素を示す:
図1は、光パケットスイッチのブロック図を示す。
本明細書に開示される態様、実施形態、および特徴は添付の図面と併せて考慮されるとき、以下の詳細な説明から明らかになるのであろう。記載された図面および説明において、同一の参照番号は、異なる実施形態または構成に共通するそれらの構成要素を示す:
図1は、光パケットスイッチのブロック図を示す。
図2A~図2Bは、いくつかの実施形態による光パケットスイッチのブロック図を示す。
図2C~図2Dは、いくつかの実施形態による、光パケットスイッチの動作を示す。
図3A~図3Cは、いくつかの実施形態による光パケットスイッチのブロック図を示す。
(詳細な説明)
本明細書で開示される実施形態は、全光パケットバッファリングを用いて高データレート光パケットスイッチを可能にするシステム、装置、および方法に関する。
本明細書で開示される実施形態は、全光パケットバッファリングを用いて高データレート光パケットスイッチを可能にするシステム、装置、および方法に関する。
図2A~図2Bは、いくつかの実施形態による全光パケットスイッチを示す。図2Aに示されるように、N×N光パケットスイッチ210は、N個の入力ポート212-1..212-NおよびN個の出力ポート214-1..214Nを含み得る。入力データ信号102は光データパケットを入力ポート212に供給することができ、これらの光データパケットは、出力データ信号104として出力されるように出力ポート214のうちの1つに経路案内することができる。データ信号102、104は、パケットベースの光データ信号である。光スイッチ210はN個の入力ポート212およびN個の出力ポート214を含むが、入力ポート212および出力ポート214のすべてが他の通信装置に接続されるわけではないことを理解されたい。スイッチ110は、スイッチ210内のデータパケットを指示するためのスケジューラ216を含む。
パケットは、競合によるパケットの破棄またはパケット損失を防止するために、パケットのスループットを遅くするために、スケジューラ216によってバッファ220に向けられ得る。スケジューラ216は、本明細書で定義されるようなコンピューティングデバイスである。スケジューラ216は以下でさらに説明するように、バッファ220の構成要素とデータ通信する。
いくつかの実施形態では、光パケットスイッチ210の構成要素が共有半導体基板上の集積回路(IC)として提供され得る。スケジューラ216およびバッファ220以外の他のスイッチ内部構成要素がスイッチ210の動作のために必要とされ得るが、これらは図の複雑さを低減するために、図には示されていないことを理解されたい。バッファ220の構成要素は、図2Bを参照してより詳細に説明され、クロック発生器221と、光学不平衡マッハツェンダ干渉計(MZI)245と、回路構成で構成されたFDL 247とを含み得る。以下で説明するバッファ220の構成要素221、245、および247は例示的な実施であり、他の実装形態が企図され得る。いくつかの実施形態では、バッファ220の構成要素がICとして共通の半導体上に形成され得る。
クロック発生器221では、波長可変連続波(CW)レーザ222が、クロック226からの信号に基づいてEO変調器228によって変調されて光クロック信号(本明細書ではλ2 CLOCKと称される)を形成することができる光源レーザ信号(本明細書ではλ2と称される)を提供することができる。レーザ222の波長は、以下でさらに説明されるように、スイッチング目的のために必要とされる出力ポート波長に従ってスケジューラ216によって選択され得る。クロック226の周期は、信号102のデータレートと実質的に同じであり得る。ドライバ224は、CWレーザ222に電力を供給することができる。
クロック発生器221からの光クロック信号は、例えば、Singh、Pallavi、et al「All-Optical Logic Gates: Designs、Classification、and Comparison.」 Advances in Optical Technologies(2014)に記載されているように、光論理ANDゲートとして作用する不平衡マッハツェンダ干渉計(MZI)245に供給されてもよい。MZI245内では、光クロック信号がスプリッタ230によって、上限分岐231と下側分岐233とに分割され得る。スプリッタ230の上側分岐231および下側分岐233への分割比は、バッファ220の機能を最適化するためにスケジューラ216によって制御され得る。分割比の非限定的な例としては、50/50、90/10および80/20が挙げられる。いくつかの実装形態では、クロック発生器221が同調可能パルスレーザ(図示せず)を使用して実装され得る。
MZI245では、スプリッタ230の出力がサーキュレータ232-1および232-2に接続され得る。サーキュレータ232-1および232-2は、半導体光増幅器(SOA)234-1および234-2にそれぞれ接続されてもよい。図2B~図2Dではサーキュレータが時計回りまたは反時計回りの方向を有するものとして示されているが、使用される方向は機能的であることを理解されたい。SOA234-1および234-2は、それぞれ、ドライバ236-1および236-2によって電力を供給され得る。いくつかの実施形態において、SOA234-1および234-2は、量子ドットSOAであってもよい。
バッファリングされるべき入力パケット(ここではλ1-S1と呼ぶ)は、結合器238においてMZI245と通信することができるポート212から提供される。結合器238は、スプリッタ240に接続されてもよい。スプリッタ240の出力は、サーキュレータ242-1および242-2に接続され得る。スプリッタ240の分割比はバッファ220の機能を最適化するために、スケジューラ216によって制御され得る。分割比の非限定的な例としては、50/50、90/10および80/20が挙げられる。サーキュレータ242は、SOA234および結合器244に接続されたポートを含み得る。結合器244は、サーキュレータ242からの信号を結合することができる。
結合器244におけるMZI245の出力は、スプリッタ246に接続され得る。スプリッタ246は、SOA252およびFDL247に接続され得る。SOA252は、出力ポート214のうちの1つに接続され得る。
いくつかの実施形態では、MZI245が、同調可能フィルタ(図示せず)を含む共伝搬方式を使用して実装され得る。いくつかの実施形態では、MZI245が超非線形干渉計(UNI)構成(図示せず)と置き換えられてもよい。いくつかの実施形態では、MZI245がサニャック干渉計(SI)ゲートと置き換えられてもよい。
FDL247の長さは、バッファ220内のFDL247を通るパケットの単一の循環によって導入される遅延を実質的に決定し、したがって、光バッファメモリサイズを決定する。非限定的な例として、1kmのFDLは、約5μsの遅延を導入する。100Gbpsのデータレートの場合、このような遅延は、0.5Mビットのおおよその光バッファメモリサイズに変換される。
FDL247の出力は、SOA248に接続され得る。SOA248の出力は、光分散管理(DM)モジュール250に接続され得る。DM250は、FDL247によって導入された分散管理を補正することができる。いくつかの実施形態では、DM250が温度コントローラ(図示せず)によって制御されるチャープブラッググレーティングを含むことができる。DM250の出力は、結合器238に接続され得る。
バッファ220において、スケジューラ216は、すべての構成要素を監視および制御し、レーザ222、SOA234-1、SOA234-2、SOA248、DM250、ドライバ224、236、およびSOA252などの調整可能な構成要素の自動調整を提供し得る。スケジューラ216は、バッファリングされるべきクロック信号と光パケットとの同期を保証するように構成され得る。
バッファ220内の信号経路は、図2Cおよび図2Dに示されている。使用時には、図2Cに示されるように、第2の波長(ここではλ2 CLOCKと称される)の光クロック信号がスプリッタ230においてMZI245に供給され得る。スプリッタ230は、上側分岐231が元のクロック信号λ2 CLOCKを搬送し、下側分岐233が位相シフトされたクロック信号(本明細書ではλ2 CLOCK-PSと呼ばれる)を搬送し、またはその逆を搬送するように、π/2の位相シフトをクロック信号に導入することができる。クロック信号λ2 CLOCKおよびλ2 CLOCK-PSは、サーキュレータ232-1および232-2を通過して、それぞれSOA234-1および234-2に入り得る。
バッファリングされる第1の波長の入力光データパケット(本明細書ではデータ信号とも称され、本明細書ではλ1-S1と称される)は結合器238において、ポート212からMZI245に提供され得る。スケジューラ216は、バッファリングされたパケットがバッファ220からアウトプットポート214にリリースされるまで、スケジューラ216によって決定された時間の間、パケットλ1-S1をバッファ220に向ける。出力ポート214は入力ポートとは異なる波長で動作し得るので、スイッチ210はバッファリングプロセスの一部として波長変換を提供し得る。波長可変レーザ222のためのスケジューラによって選択される波長は、宛先出力ポート214の波長であってもよい。
次いで、パケットλ1-S1は、スプリッタ240によってサーキュレータ242-1および242-2の両方に向けられ得る。いくつかの実施形態では、スプリッタ240が信号強度を2つのブランチ間で不均等に分割し、それによってMZI245を不均衡にすることができる。分割比の非限定的な例としては、90/10および80/20が挙げられる。
サーキュレータ242は、λ1-S1を、λ2 CLOCKおよびλ2 CLOCK-PSのものとは逆方向にSOA234に向けることができる。λ2 CLOCKおよびλ2 CLOCK-PSへのクロック信号とのデータパケットλ1-S1の相互作用はクロック信号とパケット信号とのクロスゲインおよびクロス位相変調(XGM、XPM)をもたらし得、その結果、SOA234-1が変調クロック信号(本明細書ではλ2-XGMと呼ばれ、SOA234-2では位相シフト変調クロック信号(本明細書ではλ2-XGM-PSと呼ばれる)をもたらす。それぞれのXGMクロックλ2-XGMおよびλ2-XGM-PSは、本質的に部分的に再整形された波長変換データパケットであることを理解されたい。同様に、逆方向伝搬において、データパケットは、XGM及びXPMを介して変調され、λ1-XGM及びλ1-XGM-PSをもたらす。逆伝搬変調データパケットλ1-XGMおよびλ1-XGM-PSは、サーキュレータ232によってターミネータ235に向けられ得る。
変調されたクロック信号λ2-XGMおよびλ2-XGM-PSは、本明細書でλ2-S1と称される、再整形された波長変換出力パケットを形成するために、結合器244において結合され得る。結合器244は、MZI245の出力(結合器244)において必要な論理積を提供するために、πの完了位相シフトのために、π/2のさらなる位相シフトをλ2-XGM-PSに導入することができる。結合器244の再整形された波長変換された出力パケットλ2-S1は、スプリッタ246によってSOA252およびFDL247に向けられ得る。スケジューラ216が、出力パケットλ2-S1が必要なバッファリング周期を完了したと決定すると、スケジューラ216は、SOA252をパワーオンし、それによって、接続された出力ポート214のうちの1つへのパケットλ2-S1を「解放」することができる。スケジューラ216は、SOA252の開放(電源投入)を、それが時間期間nT(ここで、nは整数であり、Tはバッファ220を通るパケット循環時間)と一致するように時間を取ることができ、その結果、バッファされたパケットは、バッファされたパケットの最初から最後までSOA252を介して解放され、SOA252を通る部分的パケットの解放が防止され得ることが理解されるべきである。パケットがバッファ220から解放されると、レーザ222およびSOA248はバッファ220を「空にする」ために、スケジューラ216によってパワーオフされ得る。
パケットλ2-S1は、SOA248までFDL247を通過する。SOA248はFDL247において被る信号損失を補償するために、FDL247の後の信号を増幅することができる。増幅された信号はさらに、FDL247によって導入された分散を補償するために、DM250を通過することができる。
図2Dに示すように、ここではλ2-S1-REGENと呼ばれるDM250からの出力信号は、結合器238においてMZI245に再導入され得る。次いで、パケットλ2-S1-REGENは、スプリッタ240によってサーキュレータ242-1および242-2の両方に向けられ得る。いくつかの実施形態では、スプリッタ240が信号強度を2つのブランチ間で不均等に分割し、それによってMZI245を不均衡にすることができる。分割比の非限定的な例としては、90/10および80/20が挙げられる。
サーキュレータ242は、λ2-S1-REGENを、λ2 CLOCKおよびλ2 CLOCK-PSのものとは逆方向にSOA234に向けることができる。λ2 CLOCKおよびλ2 CLOCK-PSへのクロック信号とのデータパケットλ2-S1-REGENの相互作用は循環されたパケット信号とのクロック信号のXGMおよびXPMをもたらし得、SOA234-1は変調されたクロック信号(本明細書ではλ2-XGMと呼ばれ、SOA234-2では位相シフトされた変調されたクロック信号(本明細書ではλ2-XGM-PSと呼ばれる)をもたらす。それぞれのXGMクロックλ2-XGMおよびλ2-XGM-PSは、本質的に、部分的に再整形された循環データパケットであり得ることを理解されたい。逆方向伝搬において、データパケットは、XGMおよびXPMを介して変調され、λ2-XGMおよびλ2-XGM-PSをもたらすことができる。逆伝搬変調データパケットλ2-XGMおよびλ2-XGM-PSは、サーキュレータ232によってターミネータ235に向けられ得る。
したがって、パケット再整形および再生プロセスはFDL247を介したパケットのいくつかの循環を可能にし得、パケットは各循環において効果的に再生される。
第1の循環(図2C)と同様に、変調されたクロック信号λ2-XGMおよびλ2-XGM-PSは、結合器244において結合されて、本明細書ではλ2-S1と呼ばれる再整形された出力パケットを形成することができる。結合器244は、MZI245の出力(結合器244)において必要な論理積を提供するために、πの完了位相シフトのために、π/2のさらなる位相シフトをλ2-XGM-PSに導入することができる。結合器244の再整形された出力パケットλ2-S1は、スプリッタ246によってSOA252およびFDL247に向けられ得る。スケジューラ216が出力パケットλ2-S1が必要なバッファリング周期を完了したと決定すると、スケジューラ216はSOA252をパワーオンし、それによって、上述のように、出力ポート214のうちの1つへのパケットλ2-S1を「解放」することができる。
スケジューラ216によって決定されるように、パケットλ2-S1は、SOA248まで第2の循環のためにFDL247を横断することができる。SOA248はFDL247において被る信号損失を補償するために、FDL247の後の信号を増幅することができる。増幅された信号はさらに、FDL247によって導入された分散を補償するために、DM250を通過することができる。本明細書でλ2-S1-REGENと称されるDM250からの出力信号は再生および放出(SOA252を介する)またはさらなる循環のために、結合器238でMZI245に再導入され得る。
図3A~図3Cは、いくつかの実施形態による全光パケットスイッチを示す。図3Aに示されるように、N×N光パケットスイッチ310は、上述のパケットスイッチ210と同じであるが、複数の全光バッファ220-1、220-2..220-Mおよび共有FDL347をさらに含み得る。いくつかの実施形態では、共有FDL347がシングルコアコア光ファイバケーブルを使用してもよい。いくつかの実施形態では、共有FDL347がマルチコア光ファイバケーブルを利用することができる。いくつかの実施形態では、共有FDL347において、光ファイバコアに64個までの波長が送信され得る。
図3Bおよび図3Cに示されるように、共有FDL347は、波長分割多重化(WDM)を使用して複数の光バッファ220によって共有され得る。WDMマルチプレクサ(mux)312はバッファ220-1のスプリッタ246-1から信号を受信することができ、受信された信号を、共有FDL347を介した送信のために他のバッファ220のスプリッタ246から受信された信号と結合することができる。
共有FDL347を介した送信に続いて、WDMデマルチプレクサ(demux)314は、バッファ220の各々のSOA248への送信のために多重化された信号を分割し得る。
本出願の特許請求の範囲または明細書において、特に明記しない限り、本発明の実施形態の特徴または特徴の特性の状態または関係を修正する「実質的に」および「約」などの形容詞は、状態または特性が、それが意図される用途のための実施形態の動作のために許容される許容範囲内で定義されることを意味すると理解される。
本開示の方法およびシステムの実装は特定の選択されたタスクまたはステップを、手動で、自動的に、またはそれらの組み合わせで実行または完了することを伴い得る。さらに、本開示の方法およびシステムの好ましい実施形態の実際の計装および機器によれば、いくつかの選択された工程は、ハードウェア(HW)によって、または任意のファームウェアの任意のオペレーティングシステム上のソフトウェア(SW)によって、またはそれらの組合せによって実装され得る。例えば、ハードウェアとして、本開示の選択された工程は、チップまたは回路として実装され得る。ソフトウェアまたはアルゴリズムとして、本開示の選択された工程は、任意の適切なオペレーティングシステムを使用してコンピュータによって実行される複数のソフトウェア命令として実装され得る。いずれの場合も、本開示の方法およびシステムの選択された工程は、複数の命令を実行するためのコンピューティングプラットフォームなどのデータプロセッサによって実行されるものとして説明することができる。
本開示はコンピューティングデバイス、またはコンピュータに関して説明されるが、データプロセッサを特徴とする任意のデバイス、および1つまたは複数の命令を実行する能力は任意のタイプのパーソナルコンピュータ(PC)、サーバ、分散サーバ、マスタ制御ユニット、仮想サーバ、クラウドコンピューティングプラットフォーム、セルラー電話、IP電話、スマートフォン、スマート、互いに通信するこのようなデバイスのうちの任意の2つ以上は、任意選択で、「ネットワーク」または「コンピュータネットワーク」を形成し得る。
特許請求の範囲または明細書が「a」または「an」要素を指す場合、そのような参照は、その要素のうちの1つのみであると解釈されるべきではないことを理解されたい。本出願の説明および特許請求の範囲では動詞、「含む」、「備える」、および「有する」のそれぞれ、およびそれらの共役は動詞のオブジェクトまたは複数のオブジェクトが必ずしも、動詞の主題または複数の主題の部品、要素または部分の完全なリストではないことを示すために使用される。
本開示は限られた数の実施形態を説明するが、そのような実施形態の多くの変形、修正、および他の適用がなされ得ることが理解されよう。本開示は、本明細書に記載される特定の実施形態によって限定されず、添付の特許請求の範囲によってのみ限定されるものと理解されるべきである。
Claims (30)
- スケジューラと
光パケットをバッファリングするためのバッファであって、回路内に配置された、クロック信号を生成するためのクロック発生器と、光不平衡マッハツェンダ干渉計(MZI)と、FDL長さを有するファイバ遅延線(FDL)とを含むバッファと、を備え、
前記光パケットは、光パケット信号を有し、
前記スケジューラは、前記光パケットを前記バッファに挿入し、前記回路を通る前記光パケットの循環の数を決定するように構成され、
前記MZIは前記光パケット信号に基づいてクロック信号を変調して、前記回路を通る光パケットの各循環後に再整形された光パケットを生成し、
前記FDLは、前記FDL長さに比例する遅延を前記光パケットに導入する、光学スイッチ。 - 前記回路は、前記FDLに導入される損失値を補償するための回路半導体光増幅器(SOA)をさらに備える、請求項1に記載のスイッチ。
- 前記回路は、前記FDLに導入される分散を補償するための光分散管理(DM)モジュールをさらに備える、請求項1に記載のスイッチ。
- 前記クロック発生器は、同調可能レーザと、前記クロック信号に基づいて前記同調可能レーザのレーザ出力を変調するように構成された電気光学(EO)変調器とを含む、請求項1に記載のスイッチ。
- 前記FDLを複数のバッファ間で共有するためのWDMマルチプレクサおよびWDMデマルチプレクサをさらに備える、請求項1に記載のスイッチ。
- 前記FDLは、シングルコア光ファイバケーブルまたはマルチコア光ファイバケーブルのうちの1つである、請求項1に記載のスイッチ。
- 前記再整形された光パケットは、波長変換された光パケットである、請求項1に記載のスイッチ。
- 前記MZIは、一対のMZI SOAを含む、請求項1に記載のスイッチ。
- 前記MZI SOAは、量子ドットSOAである、請求項8に記載のスイッチ。
- 前記バッファは前記一対のMZI SOAを通して前記光パケットを導くための光パケットスプリッタをさらに含み、
前記光パケットスプリッタは、前記一対のMZI SOAの間で信号強度を不均等に分割する、請求項8に記載のスイッチ。 - 前記クロックおよび光パケットは、前記クロック信号および前記光パケット信号の横断ゲイン変調(XGM)および横断位相変調(XPM)を引き起こすために、逆伝搬方向において前記一対のMZI SOAの各々に供給される、請求項8に記載のスイッチ。
- 前記バッファの出口における出口SOAをさらに備え、
前記スケジューラは、前記出口SOAをアクティブ化して、前記光パケットを前記バッファから解放するようにさらに構成される、請求項1に記載のスイッチ。 - 前記クロック発生器は同調可能レーザを含み、
前記スケジューラは、前記光パケットの解放に続いて、前記出口SOAおよび前記同調可能レーザをパワーダウンさせることによって前記バッファを空にするようにさらに構成される、請求項12に記載のスイッチ。 - 前記スケジューラは、時間期間nTと前記出口SOAのアクティブ化が一致するように、前記出口SOAのアクティブ化を計時するようにさらに構成され、nは整数であり、Tは前記バッファを通る光パケット循環時間であり、
前記光パケットは、前記バッファリングされた光パケットの始まりから終わりまで前記出口SOAを通って解放され、前記出口SOAを通る部分的な光パケットの解放が防止される、請求項12に上記のスイッチ。 - 前記解放された光パケットは、波長変換された光パケットである、請求項12に記載のスイッチ。
- 光パケット信号を有する光パケットの光バッファリング方法であって、
スケジューラおよびバッファを含む光スイッチを提供する提供工程であって、前記バッファは、回路内に配置された、クロック信号を生成するクロック発生器と、光不平衡マッハツェンダ干渉計(MZI)と、FDL長さを有するファイバ遅延線(FDL)とを含む、提供工程と、
光パケットを前記バッファに挿入し、前記回路を通る前記光パケットの循環の数を決定するようにスケジューラを構成する構成工程と、
前記MZIを使用して、前記光パケット信号に基づいて前記クロック信号を変調して、前記回路を通る前記光パケットの各循環後に、再整形された光パケットを生成する生成工程と、
前記FDLを使用して、前記FDL長さに比例する遅延を前記光パケットに導入する導入工程と、を包含する、光バッファリング方法。 - 前記回路は、前記FDLに導入される損失値を補償するための回路半導体光増幅器(SOA)をさらに備える、請求項16に記載の方法。
- 前記回路は、前記FDLに導入される分散を補償するための光分散管理(DM)モジュールをさらに備える、請求項16に記載の方法。
- 前記クロック発生器は、同調可能レーザと、前記クロック信号に基づいて前記同調可能レーザの前記レーザ出力を変調するように構成された電気光学(EO)変調器とを含む、請求項16に記載の方法。
- 前記FDLを複数のバッファ間で共有するためのWDMマルチプレクサおよびWDMデマルチプレクサを提供する工程をさらに包含する、請求項16に記載の方法。
- 前記FDLが、シングルコア光ファイバケーブルまたはマルチコア光ファイバケーブルのうちの1つである、請求項16に記載の方法。
- 前記再整形された光パケットは、波長変換された光パケットである、請求項16に記載の方法。
- 前記MZIが、一対のMZI SOAを含む、請求項16に記載の方法。
- 前記MZI SOAが量子ドットSOAである、請求項23に記載の方法。
- 前記バッファは前記一対のMZI SOAを通して前記光パケットを導くための光パケットスプリッタをさらに含み、
前記光パケットスプリッタは、前記一対のMZI SOAの間で信号強度を不均等に分割する、請求項23に記載の方法。 - 前記クロックおよび光パケットは、前記クロック信号および前記光パケット信号のクロスゲイン変調(XGM)およびクロス相変調(XPM)を引き起こすために、逆伝搬方向において前記一対のMZI SOAの各々に供給される、請求項23に記載の方法。
- 前記光スイッチは前記バッファの出口に出口SOAを含み、
前記スケジューラは、前記出口SOAをアクティブ化して、前記光パケットを前記バッファから解放するようにさらに構成される、請求項16に記載の方法。 - 前記クロック発生器は同調可能レーザを含み、
前記スケジューラは、前記光パケットの解放に続いて、前記出口SOAおよび前記同調可能レーザをパワーダウンさせることによって前記バッファを空にするようにさらに構成される、請求項27に記載の方法。 - 前記スケジューラは、時間期間nTと前記出口SOAのアクティブ化が一致するように、前記出口SOAの前記アクティブ化を計時するようにさらに構成され、nは整数であり、Tは前記バッファを通る光パケット循環時間であり、
前記光パケットは、前記光パケットの始まりから終わりまで前記出口SOAを通って解放され、前記出口SOAを通る部分光パケットの解放が防止される、請求項27に記載の方法。 - 前記解放された光パケットは、波長変換された光パケットである、請求項27に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163167082P | 2021-03-28 | 2021-03-28 | |
US63/167,082 | 2021-03-28 | ||
PCT/IB2022/052786 WO2022208271A1 (en) | 2021-03-28 | 2022-03-27 | Optical switch with all-optical memory buffer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024518250A true JP2024518250A (ja) | 2024-05-01 |
Family
ID=83455675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023559822A Pending JP2024518250A (ja) | 2021-03-28 | 2022-03-27 | 全光メモリバッファ付き光スイッチ |
Country Status (5)
Country | Link |
---|---|
US (2) | US11943571B2 (ja) |
EP (1) | EP4314915A4 (ja) |
JP (1) | JP2024518250A (ja) |
CN (2) | CN118199786A (ja) |
WO (1) | WO2022208271A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024518250A (ja) * | 2021-03-28 | 2024-05-01 | ニューフォトニクス リミテッド | 全光メモリバッファ付き光スイッチ |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5345521A (en) | 1993-07-12 | 1994-09-06 | Texas Instrument Incorporated | Architecture for optical switch |
US6810211B1 (en) * | 1999-09-08 | 2004-10-26 | Alcatel | Preferred WDM packet-switched router architecture and method for generating same |
JP3374174B2 (ja) * | 1999-12-15 | 2003-02-04 | 独立行政法人通信総合研究所 | フォトニックネットワークのパケットルーティング方法およびフォトニックネットワーク用パケットルータ |
US6636318B2 (en) * | 2000-10-06 | 2003-10-21 | Alphion Corp. | Bit-rate and format insensitive all-optical circuit for reshaping, regeneration and retiming of optical pulse streams |
ATE489652T1 (de) * | 2000-10-06 | 2010-12-15 | Alphion Corp | Bitraten- und formatunempfindliche vollständig optische schaltung zur umformung, regeneration und zeitlichen neusteuerung von optischen impulsströmen |
US20020118419A1 (en) | 2000-12-22 | 2002-08-29 | Zheng Si Q. | Unified associative memory of data channel schedulers in an optical router |
US7277634B2 (en) * | 2002-04-17 | 2007-10-02 | Intel Corporation | Method and apparatus of a semiconductor-based fast intelligent NxN photonic switch module with an optical buffer for WDM networks |
EP1408633A1 (en) * | 2002-10-10 | 2004-04-14 | Corning Incorporated | Apparatus and method for regeneration of optical pulses |
US7391550B2 (en) | 2003-05-07 | 2008-06-24 | Montana State University | Method and apparatus for optical broadband frequency chirp |
CN100428660C (zh) * | 2004-01-14 | 2008-10-22 | 电子科技大学 | 一种具有内部加速的光突发交换节点 |
NO327563B1 (no) | 2004-01-20 | 2009-08-17 | Telenor Asa | En fremgangsmate og anordning for en forbedret bufferlosning i en svitsj for kommunikasjonsnettverk |
CN101212818B (zh) * | 2006-12-26 | 2010-12-08 | 华为技术有限公司 | 网络节点及缓存装置及调度方法 |
EP2106240B1 (en) | 2007-01-10 | 2015-04-01 | Lightlab Imaging, Inc. | Methods and apparatus for swept-source optical coherence tomography |
JP4849627B2 (ja) | 2007-02-26 | 2012-01-11 | 独立行政法人情報通信研究機構 | 光パケットバッファ制御装置とその制御方法 |
CN101370315A (zh) * | 2008-09-23 | 2009-02-18 | 上海电力学院 | 基于内部波长的共享式光分组交换节点结构 |
CN101621718A (zh) * | 2009-08-04 | 2010-01-06 | 复旦大学 | 基于n×n光开关矩阵的可调谐多环路多进制的光缓存器 |
JP5862053B2 (ja) * | 2011-05-19 | 2016-02-16 | 富士通株式会社 | 光遅延装置、光回路および光遅延方法 |
CN108370279B (zh) * | 2015-09-29 | 2020-04-14 | 洛克利光子有限公司 | 光电交换机 |
JP2024518250A (ja) * | 2021-03-28 | 2024-05-01 | ニューフォトニクス リミテッド | 全光メモリバッファ付き光スイッチ |
-
2022
- 2022-03-27 JP JP2023559822A patent/JP2024518250A/ja active Pending
- 2022-03-27 US US17/922,005 patent/US11943571B2/en active Active
- 2022-03-27 WO PCT/IB2022/052786 patent/WO2022208271A1/en active Application Filing
- 2022-03-27 EP EP22779251.2A patent/EP4314915A4/en active Pending
- 2022-03-27 CN CN202410319744.3A patent/CN118199786A/zh active Pending
- 2022-03-27 CN CN202280023901.5A patent/CN117178216B/zh active Active
-
2024
- 2024-02-18 US US18/444,700 patent/US20240236529A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240236529A1 (en) | 2024-07-11 |
CN117178216B (zh) | 2024-04-19 |
WO2022208271A1 (en) | 2022-10-06 |
EP4314915A4 (en) | 2024-09-25 |
CN117178216A (zh) | 2023-12-05 |
EP4314915A1 (en) | 2024-02-07 |
CN118199786A (zh) | 2024-06-14 |
US20240015420A1 (en) | 2024-01-11 |
US11943571B2 (en) | 2024-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220019038A1 (en) | Optical interconnect for switch applications | |
Raja et al. | Ultrafast optical circuit switching for data centers using integrated soliton microcombs | |
US10212497B2 (en) | Hybrid circuit-packet switch | |
CN108476068B (zh) | 波分复用偏振无关反射调制器 | |
EP3566096B1 (en) | Polarization insensitive integrated optical modulator | |
US9812845B1 (en) | Fast wavelength-tunable hybrid optical transmitter | |
US10330959B2 (en) | Polarization insensitive micro ring modulator | |
US20160091665A1 (en) | Optical bridge | |
US20240236529A1 (en) | Optical switch with all-optical memory buffer | |
Moralis-Pegios et al. | On-chip SOI delay line bank for optical buffers and time slot interchangers | |
US10509260B2 (en) | Data center | |
WO2024038542A1 (en) | Optical switch and switching system | |
WO2023105729A1 (ja) | 光経路切り替えシステム | |
KR100273063B1 (ko) | 루프 미러를 이용한 다파장 광버퍼 | |
WO2022267542A1 (zh) | 一种业务光信号的传输方法、网络设备以及光网络 | |
JP2001264825A (ja) | 光パケットバッファ | |
Aleksic et al. | An overview on technologies for access nodes in ultra-fast otdm photonic networks | |
JP3778827B2 (ja) | 光制御素子 | |
Tan et al. | Demonstration of bufferless optical packet switch with recursive stages of parametric wavelength converter | |
Aleksić et al. | An overview on new technologies in access node design for ultra fast photonic networks employing OTDM | |
JPH04104234A (ja) | 光信号波長変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230927 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240723 |