JP2024516090A - オプトエレクトロニクス半導体部品 - Google Patents
オプトエレクトロニクス半導体部品 Download PDFInfo
- Publication number
- JP2024516090A JP2024516090A JP2023560642A JP2023560642A JP2024516090A JP 2024516090 A JP2024516090 A JP 2024516090A JP 2023560642 A JP2023560642 A JP 2023560642A JP 2023560642 A JP2023560642 A JP 2023560642A JP 2024516090 A JP2024516090 A JP 2024516090A
- Authority
- JP
- Japan
- Prior art keywords
- optoelectronic semiconductor
- semiconductor component
- semiconductor chip
- cover part
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 152
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 101
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 39
- 239000000919 ceramic Substances 0.000 claims abstract description 37
- 239000011521 glass Substances 0.000 claims abstract description 27
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 23
- 230000003287 optical effect Effects 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 99
- 238000010586 diagram Methods 0.000 description 10
- 229910010293 ceramic material Inorganic materials 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 230000009931 harmful effect Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910003363 ZnMgO Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02315—Support members, e.g. bases or carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0225—Out-coupling of light
- H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
オプトエレクトロニクス半導体部品（１００）であって、ハウジング（２０）の内部空間（２９）に少なくとも１つのオプトエレクトロニクス半導体チップ（１０）を備え、ハウジングは底部（２１）とカバー部（２２）とを有し、底部はセラミック支持体として構成されており、カバー部は１種以上のガラス材料から形成されており、底部とカバー部との間に、ガラスはんだから成る接続層（２３）が配置されており、セラミック支持体は、ガラスはんだに直接に接触するニッケル含有表面（２１１）を有する接続領域（２１０）を有する、オプトエレクトロニクス半導体部品（１００）を提示する。【選択図】 図１
Description
本発明は、オプトエレクトロニクス半導体部品を提示する。
本特許出願は、特許文献１の優先権を主張し、その開示内容は参照により本明細書に援用されるものとする。
高価で敏感なマイクロエレクトロニクスにおいては、通常、電子部品を障害的な環境影響から保護するために、気密のハウジングが使用される。例えば、レーザダイオード、また他の電子モジュール、特にオプトエレクトロニクスモジュールも気密のハウジング内に実装される。このようなハウジングは、内部に配置される部品を外部環境へ接続する接続部、特に電子接続部も形成している。
例えば、ベースプレートと、このベースプレート上に取り付けられるフレームと、このフレーム上に取り付けられる、ハウジング内に実装されるモジュールのタイプに応じて透明であってもよいカバーとが、金属はんだ層を用いてそれぞれ相互に接続された、セラミックハウジングが公知である。例えば、金－錫はんだを使用することができる。しかし、このようなはんだ接続のためには、接続すべきすべての表面が接続領域にメタライゼーションを有する必要があり、ここで、これらのメタライゼーションのうちの２つを金－錫はんだでコーティングしなければならない。サイドエミッション型部品は、通常、ハウジングとして例えばベースプレートを有しており、このベースプレートには、ガラス窓が組み込まれた金属キャップがはんだ付けまたは溶接によって取り付けられる。こうした公知のハウジング手段には時間がかかり、したがって製造が高価となる。
特定の実施形態の少なくとも１つの課題は、オプトエレクトロニクス半導体部品を提供することである。
この課題は、独立請求項に記載されている対象発明によって解決される。当該対象発明の有利な実施形態および発展形態は各従属請求項に特徴付けられており、さらに以下の説明および図面から得られる。
少なくとも１つの実施形態では、オプトエレクトロニクス半導体部品は、ハウジングの内部空間に少なくとも１つのオプトエレクトロニクス半導体チップを有している。特に、少なくとも１つのオプトエレクトロニクス半導体チップは、周囲雰囲気からの物質、例えば湿分および／または酸素に対して敏感でありうる半導体チップでありうる。例えば、少なくとも１つのオプトエレクトロニクス半導体チップは、半導体レーザダイオードでありうる。なお、以下の説明は半導体レーザダイオードとしてのオプトエレクトロニクス半導体チップの実施形態に焦点を当てるが、これに代えて、半導体チップの他の実施形態、例えばスーパールミネセントダイオード（ＳＬＥＤ）、発光ダイオード（ＬＥＤ）、フォトダイオード、または他のオプトエレクトロニクス半導体チップも可能である。さらに、以下の説明では１つのオプトエレクトロニクス半導体チップを備えたオプトエレクトロニクス半導体部品に焦点を当てるが、オプトエレクトロニクス半導体部品がハウジング内に複数の同じもしくは異なるオプトエレクトロニクス半導体チップおよび／または別の電子部品を有することもできる。
特に好ましくは、ハウジングは気密に閉鎖されて構成されている。したがって、ハウジングの内部空間は、このハウジングによって好ましくは気密に閉鎖されて周囲から分離可能である。「気密に」または「気密に閉鎖されて」とは、ここおよび以下の部分では、特に周囲からの有害物質または他の障害的影響が、例えば通常期待されるもしくは規定の寿命の経過において障害作用が引き起こされるような規模で内部空間へ到達しえないことを意味しうる。
別の実施形態では、ハウジングは底部とカバー部とを有している。底部とカバー部との間には好ましくは接続層が配置されており、この接続層によってカバー部が底部に取り付けられている、ひいては固定されている。ハウジングの内部空間は、底部とカバー部と接続層とによって包囲されている。特に、少なくとも底部もしくはカバー部またはその双方が凹部を有していてよく、底部とカバー部とが組み合わされて接続層によって相互に取り付けられると、内部空間が形成される。特に好ましくは、内部空間を、底部、接続層およびカバー部によって気密に閉鎖することができる。
少なくとも１つのオプトエレクトロニクス半導体チップは底部上に実装されており、好適には電気的に接続されている。底部上の少なくとも１つのオプトエレクトロニクス半導体チップの配置方向を、以下では垂直方向とも称する。当該垂直方向に対して垂直であって、底部の主延在面、特に底部の実装面に対して平行でありうる方向を、以下では横方向と称する。
ハウジング内に配置される部品、例えば少なくとも１つのオプトエレクトロニクス半導体チップへの電気コンタクトを形成するために、ハウジング、特に好ましくは底部は、少なくとも１つの電気コンタクト素子を有する。少なくとも１つの電気コンタクト素子は、例えば、１つもしくは複数の導体路、１つもしくは複数の電気フィードスルー（「ビア」）、１つもしくは複数のリードフレームもしくは導体フレーム部、１つもしくは複数の電極面、およびこれらのうちのいずれかの組み合わせを、底部の１つもしくは複数の表面上にかつ／または底部内に埋め込んだ状態で有していてよく、またはこれにより形成されていてよい。特に、ハウジングは、複数の電気コンタクト素子を有することができる。例えば、底部は、コンタクト素子として少なくとも２つのビアを有していてよく、これらのビアはそれぞれ、内部空間内の電極面と、底部の、内部空間とは反対側の外面の電極面とを相互に接続している。
別の実施形態では、底部はセラミック支持体として構成されている。換言すれば、底部は、主成分として、例えば窒化アルミニウムを有するかまたは窒化アルミニウムから成るセラミック材料を有していてよい。
セラミック支持体は、好ましくは単層セラミック支持体または多層セラミック支持体でありうる。単層セラミック支持体は、例えばプレート状に構成されていてよく、これによりベースプレートを形成することができる。単層セラミック支持体は、セラミック材料から成る層によって形成されていてよく、この層はさらにコンタクト素子を有することができ、このコンタクト素子を介して、ハウジングの内部空間内で、少なくとも１つのオプトエレクトロニクス半導体チップへの外部からの電気的なコンタクト接続が可能となる。多層セラミック支持体は、同じセラミック材料または異なるセラミック材料から成りかつ底部を製造するために相互に重なるように堆積されて焼結される少なくとも２つ以上の層から形成可能である。例えば、複数の層のうちの１つは、少なくとも１つのオプトエレクトロニクス半導体チップが実装されたベースプレートを形成しており、少なくとも１つの別の層は、フレーム状に構成されて、少なくとも１つのオプトエレクトロニクス半導体チップを横方向で取り囲む。したがって、底部は、少なくとも１つのオプトエレクトロニクス半導体チップが内部に配置される凹部を有することができる。
特に好ましくは、ハウジングは表面実装可能でありうる。したがって、オプトエレクトロニクス半導体部品は、特に好ましくは表面実装可能部品、すなわちいわゆるＳＭＤ部品（ＳＭＤ：“ｓｕｒｆａｃｅ－ｍｏｕｎｔｅｄ ｄｅｖｉｃｅ”）とすることができ、こうした表面実装可能部品は、はんだ付けによって支持体上、例えばプリント回路板上へ実装可能である。特に好ましくは、セラミック支持体が表面実装可能であってもよい。
別の実施形態によれば、カバー部は、１種以上のガラス材料から形成されている。換言すれば、カバー部は、ガラスカバーとして、つまり１種以上のガラス材料から完全に形成されたものであってよい。特に好ましくは、カバー部はホウケイ酸ガラスを含むものであってよく、またはホウケイ酸ガラスから成るものであってよい。
好ましくは、底部およびカバー部は、類似した熱膨張係数を有する材料を含む。例えば、底部、特に底部のセラミック材料は第１の熱膨張係数Ｃ１を有しうるものであり、カバー部、特にカバー部の１種以上のガラス材料は第２の熱膨張係数Ｃ２を有しうるものであって、この場合、次式、すなわち、｜Ｃ１－Ｃ２｜／＜Ｃ１，Ｃ２＞≦０．９０または｜Ｃ１－Ｃ２｜／＜Ｃ１，Ｃ２＞≦０．９５または｜Ｃ１－Ｃ２｜／＜Ｃ１，Ｃ２＞≦０．９９が成り立つ。ここで、＜Ｃ１，Ｃ２＞は、Ｃ１およびＣ２の平均値を表す。
特に好ましくは、カバー部は完全に光透過性であってよい。この場合、「光透過性」とは、少なくとも半透明であり、好ましくは光学的に透視可能である、すなわち透明であることを意味しうる。例えば、カバー部は、フレーム部内に配置された光学窓を有することができる。フレーム部と光学窓とは同じガラス材料から形成されていてよく、例えば相互に融着されていてよい。さらに、光学窓が第１のガラス材料を有するのに対し、フレーム部が第１のガラス材料とは異なる第２のガラス材料を有することも可能でありうる。この場合にも、光学窓はフレーム部に融着されていてよい。オプトエレクトロニクス半導体部品の実施形態に応じて、光学窓は、横方向でオプトエレクトロニクス半導体チップの隣に、または垂直方向でオプトエレクトロニクス半導体チップの上方に、配置することができる。
さらに、カバー部は、オプトエレクトロニクス半導体チップが少なくとも部分的に内部に配置される凹部を有することができる。したがって、カバー部は、少なくとも１つのオプトエレクトロニクス半導体チップを例えばドーム状に覆うことができる。
別の一実施形態では、接続層はガラスはんだを有し、特に好ましくはガラスはんだから成る。ガラスはんだにより、有利には、接続面上の、２０μｍまでまたはさらにはそれ以上のオーダーの粗面性およびその他の不規則性を補償することが可能となりうる。こうしたガラスはんだに比べて、はんだ接続では、典型的には粗面性およびその他の不規則性を著しく小さくすること、例えば５μｍ以下の範囲とすることが必要である。さらに、底部にカバー部を取り付けるための、ガラスはんだによって形成される接続層は、カバー部に直接に接する位置にあってよく、かつカバー部に直接に接触しうる。したがって、はんだ接続の場合に必要となる例えばメタライゼーションのような接着促進層をカバー部に設ける必要がない。
別の実施形態では、底部、特にセラミック支持体が接続領域を有している。接続領域は、底部、特にセラミック支持体のうち、接続層が被着される領域である。特に好ましくは、底部、特にセラミック支持体は、接続領域にニッケル含有表面を有しており、このニッケル含有表面は、接続層、すなわち特にガラスはんだに直接に接触することができる。ニッケル含有表面により、ガラスはんだの特に良好な接着を達成することができる。例えば、ニッケル含有表面は、ニッケル含有層によって形成することができる。特に好ましくは、ニッケル含有層は、このニッケル含有層の全体積を基準として９５体積％以上のニッケルの相対割合を有しうる。
本明細書に記載するオプトエレクトロニクス半導体部品は、上述した実施形態および特徴に従い、好ましくは底部として、単層セラミックまたは多層セラミックの形態のセラミック支持体を有する。特に、多層セラミックの設計は、フィードスルーの場合にもプリント回路板の場合にも同様に小さいフォームファクタのもとでＩ／Ｏ接続部のきわめて高い密度を可能にする、微細３Ｄ接続手段を製造することができる。高い熱伝導率および耐熱性から、セラミック材料は使用に最良に適している。また、セラミック設計により、はんだ付け可能な（ＳＭＤ）モジュールが可能となる。ガラス窓またはガラス窓としてのカバー部との関連において、こうした構造はまた、例えばレーザエミッタに特に適したハウジングとなる。セラミック支持体のニッケル含有表面を用いて確実にセラミック支持体上に被着および固定することのできるガラスはんだにより、底部とカバー部との間の気密な接続を低コストに製造することができる。
さらなる利点、有利な実施形態および発展形態は、以下で図に即して説明する実施例から得られる。
さらなる利点、有利な実施形態および発展形態は、以下で図に即して説明する実施例から得られる。
実施例および図において、同一の要素、同様の要素または同じ作用を有する要素には、それぞれ同じ参照番号を付してある。図示の各要素およびその相互の寸法比は縮尺通りに描かれてはおらず、むしろ個々の要素、例えば層、モジュール、素子および領域などにつき、良好な図示のためかつ／または良好な理解のために意図的に拡大して示したところがある。
後続の図に関連して、オプトエレクトロニクス半導体部品１００に関する実施例およびこのオプトエレクトロニクス半導体部品１００の要素を説明する。オプトエレクトロニクス半導体部品１００は、ハウジング２０内にオプトエレクトロニクス半導体チップ１０を有している。オプトエレクトロニクス半導体部品１００は、以下の実施例では、純粋に例としてであるが、オプトエレクトロニクス半導体チップ１０としての半導体レーザダイオードを備えた発光半導体部品として構成されている。これに代えて、半導体チップの他の実施形態、例えばスーパールミネセントダイオード（ＳＬＥＤ）、発光ダイオード（ＬＥＤ）、フォトダイオード、または他のオプトエレクトロニクス半導体チップも可能である。さらに、オプトエレクトロニクス半導体部品１００がハウジング２０内に複数の同じもしくは異なるオプトエレクトロニクス半導体チップ１０および／または他の電子部品を有することも可能である。
特に好ましくは、ハウジング２０は、５ｃｍ以下または２ｃｍ以下または１ｃｍ以下または０．５ｃｍ以下または０．３ｃｍ以下の寸法を有する。換言すれば、オプトエレクトロニクス半導体部品１００は、好ましくはいわゆる半導体パッケージとして達成されている。
少なくとも１つのオプトエレクトロニクス半導体チップ１０、すなわち図示の実施例では特に少なくとも１つの半導体レーザダイオードは、動作時に活性領域において光を生成するように構成され設けられた少なくとも１つの活性層を有することができる。活性層は特に、複数の半導体層を有する半導体積層体の一部であってよく、半導体積層体の層の配置方向に対して垂直な主延在面を有していてよい。例えば、活性層は厳密に１つの活性領域を有することができる。さらに、半導体レーザダイオードは、活性層内の複数の活性領域および／または複数の活性層を有することもでき、これらの活性領域は、半導体積層体内において上下に積層され、例えばトンネル接合部を介して相互に直列に接続可能である。
半導体積層体は、特にエピタキシ積層体として、すなわちエピタキシャル成長される半導体積層体として形成可能である。この場合、半導体積層体は、例えばＩｎＡｌＧａＮをベースとして形成可能である。ＩｎＡｌＧａＮベースの半導体積層体とは、特に、エピタキシャルに製造された半導体積層体が通常それぞれ異なる個別層から成る積層体を有しており、かつＩＩＩ－Ｖ族化合物半導体材料系であるＩｎｘＡｌｙＧａ１－ｘ－ｙＮ［０≦ｘ≦１，０≦ｙ≦１かつｘ＋ｙ≦１］から成る材料を含む、半導体積層体に相当する。特に、活性層はこのような材料をベースとしていてよい。ＩｎＡｌＧａＮをベースとした少なくとも１つの活性層を有する半導体積層体は、例えば好ましくは紫外波長領域から緑色波長領域の電磁放射を放出することができる。
代替的にもしくは付加的に、半導体積層体はＩｎＡｌＧａＰをベースとしたものであってもよく、つまり、半導体積層体は異なる個別層を有することができ、そのうちの少なくとも１つの個別層、例えば活性層は、ＩＩＩ－Ｖ族化合物半導体材料系であるＩｎｘＡｌｙＧａ１－ｘ－ｙＰ［０≦ｘ≦１，０≦ｙ≦１かつｘ＋ｙ≦１］から成る材料を含む。ＩｎＡｌＧａＰをベースとした少なくとも１つの活性層を有する半導体積層体は、例えば好ましくは緑色波長領域から赤色波長領域の１つもしくは複数のスペクトル成分を有する電磁放射を放出することができる。
代替的にもしくは付加的に、半導体積層体が他のＩＩＩ－Ｖ族化合物半導体材料系、例えばＩｎＡｌＧａＡｓをベースとした材料を含んでいてもよいし、またはＩＩ－ＶＩ族化合物半導体材料系を含んでいてもよい。特に、ＩｎＡｌＧａＡｓベースの材料を含む活性層は、赤色波長領域から赤外波長領域の１つもしくは複数のスペクトル成分を有する電磁放射を放出することに適しうる。ＩＩ－ＶＩ族化合物半導体材料は、例えばＢｅ、Ｍｇ、Ｃａ、Ｓｒなどの第２族元素およびＯ、Ｓ、Ｓｅなどの第６族元素からの少なくとも１つの元素を含みうる。例えば、ＩＩ－ＶＩ族化合物半導体材料には、ＺｎＳｅ、ＺｎＴｅ、ＺｎＯ、ＺｎＭｇＯ、ＣｄＳ、ＺｎＣｄＳおよびＭｇＢｅＯが含まれる。
活性層、特にこの活性層を含む半導体積層体は、基板上に形成可能である。例えば、基板は、上部に半導体積層体が成長される成長基板として形成可能である。活性層および特にこの活性層を含む半導体積層体は、エピタキシプロセス、例えば有機金属気相成長法（ＭＯＶＰＥ）または分子線エピタキシ（ＭＢＥ）によって製造可能である。これは特に、半導体積層体が成長基板上に成長されることを意味しうる。さらに、半導体積層体には、１つもしくは複数のコンタクト素子の形態の電気コンタクトを設けることができる。さらにまた、成長基板を成長プロセス後に除去することもできる。この場合、半導体積層体を、例えば成長後に、支持体基板として形成された基板上へ移すこともできる。基板は、半導体材料、例えば上述した化合物半導体材料系または他の材料を含みうる。特に、基板は、サファイア、ＧａＡｓ、ＧａＰ、ＧａＮ、ＩｎＰ、ＳｉＣ、Ｓｉ、Ｇｅおよび／またはセラミック材料、例えばＳｉＮもしくはＡｌＮを含むかまたはこうした材料から成るものであってよい。
活性層は、例えば、光生成のための従来のｐｎ接合部、二重ヘテロ構造、単一量子井戸構造（ＳＱＷ構造）または多重量子井戸構造（ＭＱＷ構造）を有することができる。半導体積層体は、活性層に加えて、他の機能層および機能領域、例えば、ｐドープされたもしくはｎドープされた電荷担体輸送層すなわち電子輸送層もしくは正孔輸送層、非ドープのもしくはｐドープされたもしくはｎドープされた閉じ込め層、クラッド層もしくは導波層、バリア層、平坦化層、バッファ層、保護層および／または電極層ならびにこれらのうちいずれかの組み合わせを含むことができる。さらに、付加的な層、例えばバッファ層、バリア層および／または保護層は、半導体積層体の成長方向に対して垂直に、例えば半導体積層体を取り巻くように、つまり例えば半導体積層体の側面にも、配置することができる。
オプトエレクトロニクス半導体チップ１０は、例えばエッジエミッション型半導体レーザダイオードとして構成可能であり、ここでは、動作時に少なくとも１つの活性層において生成される光が、少なくとも１つの活性層に対して垂直に形成可能なファセットとして構成された側面を介して放射される。これに代えて、半導体レーザダイオードを、例えばＶＣＳＥＬダイオード（ＶＣＳＥＬ：“ｖｅｒｔｉｃａｌ－ｃａｖｉｔｙ ｓｕｒｆａｃｅ－ｅｍｉｔｔｉｎｇ ｌａｓｅｒ”、垂直共振器型面発光レーザ）などのヴァーティカルエミッション型レーザダイオードとして構成することもでき、ここでは、動作時に少なくとも１つの活性層において生成される光が、半導体積層体の、活性層に対して平行に配置されている表面を介して放射される。さらに、例えば偏向光学系が組み込まれたエッジエミッション型半導体レーザダイオードの形態のヴァーティカルエミッション型半導体レーザダイオードも可能である。図１には、オプトエレクトロニクス半導体チップ１０がヴァーティカルエミッション型半導体レーザダイオードとして、すなわち、示されている図における上方への発光を行う半導体レーザダイオードとして構成された実施例が示されている。
ハウジング２０は、図１に示されているように、底部２１とカバー部２２とを有している。底部２１とカバー部２２との間には接続層２３が配置されており、この接続層２３を用いてカバー部２２が底部２１に取り付けられ、ひいては固定されている。底部２１とカバー部２２と接続層２３とによって、ハウジング２０の内部空間２９が包囲されている。特に、少なくとも底部２１またはカバー部２２またはこれらの双方が凹部２８を有していてよく、この凹部２８により、底部２１とカバー部２２とが組み合わされて接続層２３を用いて相互に取り付けられたときに、内部空間２９が形成される。特に好ましくは、内部空間２９は、底部２１とカバー部２２と接続層２３とによって気密に閉鎖されている。
図１に示されている実施例および図２Ａ、図２Ｂ、図２Ｄ～図２Ｆ、図３Ａ、図３Ｂに示されている実施例においては、カバー部２２が凹部２８を有しており、これに対して、図３Ｃの実施形態においては、底部２１が凹部２８を有することが示されている。
少なくとも１つのオプトエレクトロニクス半導体チップ１０は、内部空間２９内で底部２１上に実装されており、好ましくは電気的に接続されている。底部２１上の少なくとも１つのオプトエレクトロニクス半導体チップ１０の配置方向が、垂直方向に相当する。当該垂直方向に対して垂直であって、底部２１の主延在面、特に底部２１の実装面に対して平行に配向された方向を、横方向と称する。
底部２１は、セラミック支持体として構成されており、したがって主成分として例えば窒化アルミニウムを有するかまたは窒化アルミニウムから成るセラミック材料を有する。セラミック支持体は、好ましくは単層セラミック支持体または多層セラミック支持体でありうる。単層セラミック支持体は、図１、図３Ａおよび図３Ｂに示されているように、例えばプレート状に形成されて、これによりベースプレートを形成することができる。
例えば図３Ｃに示されているような多層セラミック支持体は、同じセラミック材料または異なるセラミック材料から成る少なくとも２つ以上の層から形成可能であり、これらの層は、底部２１の製造のために相互に重なるように堆積されて焼結される。図３Ｃに示されている実施例では、層のうちの１つが、少なくとも１つのオプトエレクトロニクス半導体チップ１０を上部に実装したベースプレートを形成しており、一方、少なくとも１つの別の層が、少なくとも１つのオプトエレクトロニクス半導体チップ１０を横方向で取り囲むフレーム状に構成されており、これにより、少なくとも１つのオプトエレクトロニクス半導体チップ１０が配置される凹部２８が形成される。
特に好ましくは、ハウジング１０は表面実装可能でありうる。したがって、オプトエレクトロニクス半導体部品１００は、特に好ましくは表面実装可能部品、すなわち、はんだ付けによって支持体上、例えばプリント回路板上へ実装可能ないわゆるＳＭＤ部品（ＳＭＤ：“ｓｕｒｆａｃｅ－ｍｏｕｎｔｅｄ ｄｅｖｉｃｅ”）であってよい。相応に、特に好ましくは、セラミック支持体も表面実装可能であってよい。
ハウジング２０内に配置される部品の電気的なコンタクト接続、例えば特に少なくとも１つのオプトエレクトロニクス半導体チップ１０の電気的なコンタクト接続のために、ハウジング２０、特に好ましくは底部２１は、少なくとも１つの電気コンタクト素子２４を有している。少なくとも１つの電気コンタクト素子は、例えば、１つもしくは複数の導体路、１つもしくは複数の電気フィードスルー（「ビア」）、１つもしくは複数のリードフレームまたは導体フレーム部、１つもしくは複数の電極面およびこれらのうちのいずれかの組み合わせを、底部の１つもしくは複数の表面上にかつ／または底部内に埋め込んだ状態で有することができ、またはこれにより形成することができる。特に、ハウジング２０は、複数の電気コンタクト素子２４を有することができる。例えば、底部２１は、コンタクト素子２４として、図１および図３Ａ～図３Ｃに示されているように、それぞれ内部空間内の電極面２４２と底部２１の内部空間とは反対側の外面上の電極面２４２とを相互に接続する少なくとも２つのビア２４１を有することができる。オプトエレクトロニクス半導体チップ１０は、図１に示されているように、電極面２４２上に直接に実装可能であり、一方、オプトエレクトロニクス半導体チップ１０の他方側では、ボンディングワイヤを介した接続が可能である。また、オプトエレクトロニクス半導体チップ１０は、図３Ａ～図３Ｃに示されているように、ヒートシンク３０上に実装可能であって、適切なボンディングワイヤ接続を介して電気的に接続可能である。さらに、別の電気的な接続形式も可能である。また、オプトエレクトロニクス半導体チップ１０の実施形態に応じて、かつ／または２つ以上のオプトエレクトロニクス半導体チップ１０を備えたオプトエレクトロニクス半導体部品において、３つ以上のコンタクト素子２４を設けることもできる。
図１に関連して説明した、オプトエレクトロニクス半導体チップ１０としてのヴァーティカルエミッション型レーザダイオードを備えた発光半導体部品として構成されるオプトエレクトロニクス半導体部品の実施例では、カバー部２２が、少なくともオプトエレクトロニクス半導体チップ１０の上方の領域２７において、光、特にオプトエレクトロニクス半導体チップ１０によって生成される光に対して透過性を有するように構成されている。また、カバー部２２全体が光透過性を有していてもよい。特に好ましくは、カバー部２２は、少なくとも光透過のために設けられた領域２７においてクリアに透視することができ、つまり最大限の透明性を有することができる。代替的にもしくは付加的に、カバー部２２は、少なくとも光透過のために設けられた領域２７において所定の光学特性、例えば光散乱性または光屈折性を有するように構成可能である。例えば、領域２７をレンズとして構成することができる。
カバー部２２は、１種以上のガラス材料から形成されている。例えば、カバー部は、例えばホウケイ酸ガラスなどのガラス材料から形成されていてよい。
カバー部２２は、１種以上のガラス材料から形成されている。例えば、カバー部は、例えばホウケイ酸ガラスなどのガラス材料から形成されていてよい。
接続層２３は、ガラスはんだを有し、特に好ましくはガラスはんだから成る。ガラスはんだにより、接続層２３に接する接続面上での、２０μｍまでまたはさらにはそれ以上のオーダーの粗面性およびその他の不規則性を補償することができる。底部２１にカバー部２２を取り付けるための、ガラスはんだによって形成される接続層２３は、カバー部２２に直接に接し、したがってカバー部２２と直接に接触している。はんだ接続の場合に必要となる接着促進層、例えばメタライゼーションは、当該カバー部２２においては不要である。接続層は、例えば組み合わせ前に、底部２１またはカバー部２２に被着させておくことができる。熱作用かつ／またはレーザ照射により、底部２１とカバー部２２との持続的な、好ましくは気密の接続を達成することができる。
底部２１、すなわち特に底部２１のセラミック支持体は、接続領域２１０を有している。接続領域２１０は、特に、セラミック支持体のうち接続層２３が被着される領域である。特に好ましくは、底部２１は、接続領域２１０において、接続層２３すなわち特にガラスはんだに直接に接触するニッケル含有表面２１１を有する。ニッケル含有表面２１１によって、ガラスはんだの特に良好な接着を達成することができる。例えば、ニッケル含有表面２１１は、ニッケル含有層２５によって形成可能である。特に好ましくは、ニッケル含有層２５は、このニッケル含有層の全体積を基準として９５体積％以上のニッケルの相対割合を有することができる。ニッケル含有層２５は、例えば底部２１、特にセラミック支持体に蒸着されたものであってよく、またはセラミック支持体の製造プロセスの範囲において、セラミック支持体のセラミック材料と共に焼結されたものであってもよい。
好ましくは、底部２１およびカバー部２２は、類似した熱膨張係数を有する材料を有する。これにより、温度変化時にそれぞれ異なる熱膨張係数によって底部２１とカバー部２２との間に生じうる応力を最小化することができる。
例えば、カバー部２２は、ウェハベースのプロセスの範囲では、多数の連続するカバー部から成る複合体の形態で製造可能であり、この場合、当該複合体は、製造後に個々のカバー部へと分割される。このために、例えば、複数のカバー部から成る複合体のネガ型を形成するシリコンウェハを用意することができる。カバー部２２のためのガラス材料として、ネガ型の軟化温度よりも低い軟化温度を有する材料を選択することができる。ガラス材料は、例えばガラスウェハの形態でネガ型に結合させることができる。ネガ型における構造部および凹部は例えばエッチングによって設けることができ、これらの構造部および凹部が後のカバー部２２内の３次元成形された領域に相当する。熱作用および圧力作用により、カバー部複合体の３次元成形を達成することができる。
図１に示されているカバー部２２は、例えば完全に同一のガラス材料から形成可能である。図２Ａ～図３Ｃには、フレーム部２２２に光学窓２２１を有するカバー部２２に関する実施例が示されている。ここで、光学窓２２１とは特に、カバー部２２のうち、オプトエレクトロニクス半導体部品１００の意図された用途のための十分な光学品質を有する部分を云う。例えば、複合体ベースでの製造においては、予め作製された光学窓をネガ型に挿入し、フレーム材料を用いてフレーム部２２２を形成する際に熱作用および／または圧力作用のもとで変形させることができる。この場合、フレーム部２２２には、ネガ型よりも低い軟化点を有するガラス材料を使用することができるのに対し、光学窓２２１には、フレーム部２２２用のガラス材料よりも高い軟化点を有するガラス材料が使用される。
図２Ａおよび図２Ｂには、それぞれ凹部２８を有するカバー部２２が示されており、このカバー部２２は、オプトエレクトロニクス半導体部品においてオプトエレクトロニクス半導体チップの上方に配置される光学窓２２１を有する。図２Ｂに示されているように、上述した製造方法により、カバー部２２の任意の形状が可能となる。図２Ｃには、図２Ａおよび図２Ｂの実施例との比較において、凹部を有さずプレート状に形成されたカバー部２２が示されている。
図２Ｄ～図２Ｆに示されているように、光学窓２２１は、オプトエレクトロニクス半導体部品内の少なくとも１つのオプトエレクトロニクス半導体チップを基準とした横方向、すなわち側方に配置することもできる。ここでは、図２Ｄに示されているように、光学窓２２１が、カバー部２２のうち、このカバー部２２がオプトエレクトロニクス半導体部品内で接続層に接する側壁の一部を形成することができる。さらに、光学窓２２１は、図２Ｅおよび図２Ｆに示されているようにフレーム状の側壁に組み込まれてもよく、この場合には、図２Ｆに示されているように、カバー部２２の接続領域に、接続層との接続のためのフランジを設けることができる。
図３Ａおよび図３Ｂには、少なくとも１つのオプトエレクトロニクス半導体チップ１０としてのエッジエミッション型レーザダイオードを有するサイドエミッタとして構成されたオプトエレクトロニクス半導体部品１００が示されている。図３Ａおよび図３Ｂのオプトエレクトロニクス半導体部品１００は、純粋に例としてであるが、図２Ｄおよび図２Ｆの実施例によるカバー部２２を有している。
図３Ｃには、純粋に例としてであるが図２Ｃの実施例によるカバー部２２を有するヴァーティカルエミッタとして構成されたオプトエレクトロニクス半導体部品１００が示されている。少なくとも１つのオプトエレクトロニクス半導体チップ１０は、上述した２つの実施例と同様に、エッジエミッション型発光半導体レーザダイオードとして構成されている。横方向に放出された光を垂直方向へ偏向させるために、オプトエレクトロニクス半導体部品１００は、図示の実施例では底部２１に取り付けられた例えばプリズムの形態の偏向素子４０を有している。
記載のオプトエレクトロニクス半導体部品１００は、低コストであって、接続されるモジュールの許容差に対する要求が低いこと、製造プロセスにおける熱印加が僅かであること、大部分で信頼性の確認された公知のサブプロセスが用いられること、および特にＡｌＮセラミックの使用によって良好な熱伝導率が得られることを特徴とするものでありうる。
図に関連して説明した特徴および実施例は、すべての組み合わせが明示的に記載されていなくとも、別の実施例により相互に組み合わせ可能である。なお、図に関連して説明した各実施例は、明細書の全般にわたる別の特徴を付加的にもしくは代替的に含むことができる。
本発明は、実施例に即した説明によってこれらの実施例に限定されるものではない。むしろ、本発明は、新規な特徴のすべておよび特に特許請求の範囲の特徴の組み合わせを含む特徴の組み合わせのすべてがそれ自体では特許請求の範囲または実施例に明示されていなくても、これらの特徴のすべておよびその組み合わせのすべてを含む。
１０ オプトエレクトロニクス半導体チップ
２０ ハウジング
２１ 底部
２２ カバー部
２３ 接続層
２４ コンタクト素子
２５ 層
２７ 領域
２８ 凹部
２９ 内部空間
３０ ヒートシンク
４０ 偏向素子
１００ オプトエレクトロニクス半導体部品
２１０ 接続領域
２１１ 表面
２２１ 光学窓
２２２ フレーム部
２４１ ビア
２４２ 電極面
２０ ハウジング
２１ 底部
２２ カバー部
２３ 接続層
２４ コンタクト素子
２５ 層
２７ 領域
２８ 凹部
２９ 内部空間
３０ ヒートシンク
４０ 偏向素子
１００ オプトエレクトロニクス半導体部品
２１０ 接続領域
２１１ 表面
２２１ 光学窓
２２２ フレーム部
２４１ ビア
２４２ 電極面
Claims (15)
- オプトエレクトロニクス半導体部品（１００）であって、
ハウジング（２０）の内部空間（２９）内に少なくとも１つのオプトエレクトロニクス半導体チップ（１０）を備え、
－前記ハウジングが底部（２１）とカバー部（２２）とを有しており、
－前記底部はセラミック支持体として構成されており、
－前記カバー部は１種以上のガラス材料から形成されており、
－前記底部と前記カバー部との間に、ガラスはんだから成る接続層（２３）が配置されており、
－前記セラミック支持体は、前記ガラスはんだに直接に接触するニッケル含有表面（２１１）を有する接続領域（２１０）を有している、
オプトエレクトロニクス半導体部品（１００）。 - 前記底部が凹部（２８）を有しており、該凹部（２８）内に前記オプトエレクトロニクス半導体チップが配置されている、請求項１に記載のオプトエレクトロニクス半導体部品。
- 前記底部は、多層セラミック支持体として構成されている、請求項２に記載のオプトエレクトロニクス半導体部品。
- 前記カバー部が凹部を有しており、該凹部内に前記オプトエレクトロニクス半導体チップが配置されている、請求項１に記載のオプトエレクトロニクス半導体部品。
- 前記カバー部は完全に光透過性である、請求項１に記載のオプトエレクトロニクス半導体部品。
- 前記カバー部は、フレーム部（２２２）内に配置された光学窓（２２１）を有している、請求項１に記載のオプトエレクトロニクス半導体部品。
- 前記光学窓は第１のガラス材料を有しており、前記フレーム部は、前記第１のガラス材料とは異なる第２のガラス材料を有している、請求項６に記載のオプトエレクトロニクス半導体部品。
- 前記光学窓は、横方向で前記オプトエレクトロニクス半導体チップの隣に配置されている、請求項６または７に記載のオプトエレクトロニクス半導体部品。
- 前記光学窓は、垂直方向で前記オプトエレクトロニクス半導体チップの上方に配置されている、請求項６または７に記載のオプトエレクトロニクス半導体部品。
- 前記カバー部は、ケイ素よりも低い軟化点を有するガラス材料から成る少なくとも一部を有する、請求項１に記載のオプトエレクトロニクス半導体部品。
- 前記ニッケル含有表面は、ニッケル含有層（２５）によって形成される、請求項１に記載のオプトエレクトロニクス半導体部品。
- 前記ニッケル含有層は、該ニッケル含有層の全体積を基準として９５体積％以上のニッケルの相対割合を有する、請求項１１に記載のオプトエレクトロニクス半導体部品。
- 前記接続層は、前記カバー部に直接に接触している、請求項１に記載のオプトエレクトロニクス半導体部品。
- 前記内部空間は、前記底部、前記接続層および前記カバー部によって気密に閉鎖されている、請求項１に記載のオプトエレクトロニクス半導体部品。
- 前記オプトエレクトロニクス半導体チップは半導体レーザダイオードである、請求項１に記載のオプトエレクトロニクス半導体部品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102021109968.4A DE102021109968A1 (de) | 2021-04-20 | 2021-04-20 | Optoelektronisches Halbleiterbauelement |
| DE102021109968.4 | 2021-04-20 | ||
| PCT/EP2022/059738 WO2022223370A1 (de) | 2021-04-20 | 2022-04-12 | Optoelektronisches halbleiterbauelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024516090A true JP2024516090A (ja) | 2024-04-12 |
Family
ID=81597802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023560642A Pending JP2024516090A (ja) | 2021-04-20 | 2022-04-12 | オプトエレクトロニクス半導体部品 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240204476A1 (ja) |
| JP (1) | JP2024516090A (ja) |
| CN (1) | CN117223114A (ja) |
| DE (2) | DE102021109968A1 (ja) |
| WO (1) | WO2022223370A1 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006121954A2 (en) | 2005-05-06 | 2006-11-16 | Stark David H | Insulated glazing units and methods |
| DE102012200327B4 (de) * | 2012-01-11 | 2022-01-05 | Osram Gmbh | Optoelektronisches Bauelement |
| JP6490932B2 (ja) | 2013-09-16 | 2019-03-27 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ |
| JP2018049991A (ja) * | 2016-09-23 | 2018-03-29 | 日本電気硝子株式会社 | 発光素子搭載用基板及びその製造方法、並びに発光素子搭載パッケージ |
| DE102018111898A1 (de) | 2017-06-06 | 2018-12-06 | Schott Ag | Gehäuse für ein optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung und Deckel für ein Gehäuse |
| CN109456076A (zh) | 2017-09-06 | 2019-03-12 | 阔斯泰公司 | 硅玻璃部件、其制造方法及陶瓷与硅玻璃的接合方法 |
| CN112470295A (zh) * | 2018-07-27 | 2021-03-09 | Ａｇｃ株式会社 | 光学封装体 |
| EP3738922A1 (en) * | 2019-05-13 | 2020-11-18 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Hermetic optical component package having organic portion and inorganic portion |
| CN113394320B (zh) * | 2020-03-11 | 2023-04-07 | 隆达电子股份有限公司 | 发光二极管封装结构 |
| DE102020114485A1 (de) * | 2020-05-29 | 2021-12-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement |
-
2021
- 2021-04-20 DE DE102021109968.4A patent/DE102021109968A1/de not_active Withdrawn
-
2022
- 2022-04-12 CN CN202280029719.0A patent/CN117223114A/zh active Pending
- 2022-04-12 DE DE112022002216.7T patent/DE112022002216A5/de active Pending
- 2022-04-12 JP JP2023560642A patent/JP2024516090A/ja active Pending
- 2022-04-12 US US18/555,787 patent/US20240204476A1/en active Pending
- 2022-04-12 WO PCT/EP2022/059738 patent/WO2022223370A1/de active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US20240204476A1 (en) | 2024-06-20 |
| WO2022223370A1 (de) | 2022-10-27 |
| DE112022002216A5 (de) | 2024-03-21 |
| DE102021109968A1 (de) | 2022-10-20 |
| CN117223114A (zh) | 2023-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10811583B2 (en) | Light emitting device package and ultraviolet lamp having the same | |
| US10998479B2 (en) | Light emitting diode | |
| JP5727784B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
| US8309979B2 (en) | Electrically isolated vertical light emitting diode structure | |
| JP5462433B2 (ja) | 集積電子構成要素を有する半導体発光装置 | |
| KR101933022B1 (ko) | 발광 소자 패키지 및 이를 구비한 자외선 램프 | |
| KR100887139B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
| KR101869552B1 (ko) | 발광 소자 패키지 및 이를 구비한 자외선 램프 | |
| US10381523B2 (en) | Package for ultraviolet emitting devices | |
| JP2010157679A (ja) | 発光ダイオードのチップレベルパッケージ | |
| JP2015513226A (ja) | 発光半導体部品および発光半導体部品の製造方法 | |
| US10403792B2 (en) | Package for ultraviolet emitting devices | |
| JP5387833B2 (ja) | 発光装置 | |
| JP5170406B2 (ja) | 発光装置 | |
| KR101203138B1 (ko) | 발광소자와 그 제조방법 | |
| US10672962B2 (en) | Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component | |
| US20240204476A1 (en) | Optoelectronic semiconductor component | |
| US20190140145A1 (en) | Light-Emitting Device and Method for Manufacturing a Light-Emitting Device | |
| JP2018032654A (ja) | 垂直共振器型発光素子レーザモジュール | |
| KR20060069375A (ko) | 반도체 엘이디 소자 및 그 제조 방법 | |
| JP7262644B2 (ja) | 半導体発光装置 | |
| KR100447029B1 (ko) | 반도체 엘이디 소자 및 그 제조 방법 | |
| US20240128710A1 (en) | Light-emitting device | |
| US20210313500A1 (en) | Optoelectronic semiconductor chip, optoelectronic component and method of manufacturing an optoelectronic component | |
| JP2023523975A (ja) | 半導体レーザ装置を製造する方法および半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231128 |