JP2024511023A - 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法 - Google Patents

半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法 Download PDF

Info

Publication number
JP2024511023A
JP2024511023A JP2023557010A JP2023557010A JP2024511023A JP 2024511023 A JP2024511023 A JP 2024511023A JP 2023557010 A JP2023557010 A JP 2023557010A JP 2023557010 A JP2023557010 A JP 2023557010A JP 2024511023 A JP2024511023 A JP 2024511023A
Authority
JP
Japan
Prior art keywords
layer
metal
nucleation
patterned substrate
recessed feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023557010A
Other languages
English (en)
Inventor
ユ，カイ－フン
チャン，シーション
トリケット，イーン
チー－ファン リウ，エリック
ハン，ユン
ジャン，ヘナン
ワイダ，コーリー
ディー クラーク，ロバート
ジェイ ルーシンク，ゲリット
パッタナイク，ギャナランジャン
寛明 新実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2024511023A publication Critical patent/JP2024511023A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

凹状特徴部を低抵抗率金属で充填する方法。本方法は、第１の層内に形成される凹状特徴部と、凹状特徴部内に露出される第２の層とを含むパターン化基板を提供することと、凹状特徴部内の第１の層の側壁上に核形成促進層を形成することと、気相堆積によって凹状特徴部内に金属層を堆積させることであって、金属層は、第２の層上及び核形成促進層上に堆積される、堆積させることとを含む。初期金属層は、核形成促進層を形成する前に、凹状特徴部内の第２の層上に選択的に形成され得る。

Description

関連出願の相互参照
本願は、２０２１年３月１６日に出願された米国仮特許出願第６３／１６１，９０９号明細書に対する優先権及びその出願日の利益を主張するものであり、その出願の全体が参照により本明細書に組み込まれる。
本発明は、半導体処理及び半導体デバイスに関し、より具体的には、半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法に関する。
半導体デバイスは、層間誘電体（ＩＬＤ）などの誘電体材料内に形成されたトレンチ及びビアを含む充填された凹状特徴部を含む。金属化学気相堆積法（ＣＶＤ）中、誘電体材料上の金属核形成は、通常、不十分である。この問題は、金属ＣＶＤ前に凹状特徴部内に１～１．５ｎｍの厚さを有するＴｉＮ又はＴａＮなどのライナを堆積させることによって対処することができる。ライナは、良好な核形成表面及び金属への良好な接着性を提供するが、ライナの存在は、凹状特徴部に堆積され得る金属の量を減少させ、結果として凹状特徴部の底部における高電気抵抗層も生じる。したがって、ライナの厚さを更に薄くするか、又はライナの使用を必要としない、凹状特徴部のボイドのない金属充填のための新しい方法が必要とされている。
本発明の実施形態は、半導体デバイスの凹状特徴部を低抵抗率金属で充填する方法を記載する。一実施形態によれば、本方法は、第１の層内に形成される凹状特徴部と、凹状特徴部内に露出される第２の層とを含むパターン化基板を提供することと、凹状特徴部内の第１の層の側壁上に核形成促進層を形成することと、気相堆積によって凹状特徴部内に金属層を堆積させることであって、金属層は、第２の層上及び核形成促進層上に堆積される、堆積させることとを含む。
別の実施形態によれば、本方法は、第１の層内に形成される凹状特徴部と、凹状特徴部内に露出される第２の層とを含むパターン化基板を提供することと、凹状特徴部内の第２の層上に初期金属層を選択的に形成することと、その後、凹状特徴部内の第１の層の側壁上に核形成促進層を形成することと、気相堆積によって凹状特徴部内に金属層を堆積させることであって、金属層は、初期金属層上及び核形成促進層上に堆積される、堆積させることとを含む。
別の実施形態によれば、本方法は、誘電体材料内に形成される凹状特徴部と、凹状特徴部内に露出される第２の層とを含むパターン化基板を提供することと、誘電体材料上及び第２の層上にコンタクト金属を堆積させることであって、コンタクト金属は、反応して誘電体材料上に金属酸化物層を形成する、堆積させることと、凹状特徴部内の誘電体材料の側壁から金属酸化物層を除去することと、側壁上に核形成促進層を形成することと、気相堆積によって凹状特徴部内に金属層を堆積させることであって、金属層は、コンタクト金属上及び核形成促進層上に堆積される、堆積させることとを含む。
添付の図面と併せて考慮されると、以下の詳細な説明を参照することによって本発明がよりよく理解されるため、本発明及びその付随する利点の多くについてより詳細な理解が容易に得られる。
本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部における金属形成の方法を概略的に示す。 本発明の一実施形態による、凹状特徴部のＲｕ金属充填の透過電子顕微鏡（ＴＥＭ）画像を示す。
本発明の実施形態は、半導体デバイスの凹状特徴部に低抵抗率金属を堆積させる方法を説明する。凹状特徴部は、半導体デバイスに見られる単純及び複雑な特徴部、例えばビア、トレンチ及びそれらの組み合わせを含み得る。本方法は、金属充填中にボイドを形成することなく充填することが困難な微細凹状特徴部の良好なボイドフリーの金属充填を提供する。本方法を使用して、凹状特徴部を低抵抗率金属で部分的又は完全に充填することができる。堆積した低抵抗率金属は、例えば、Ｒｕ金属、Ｃｏ金属、Ｗ金属又はそれらの組み合わせを含み得る。しかし、他の金属も使用され得る。
図１Ａ～図１Ｄは、本発明の実施形態による、凹状特徴部における金属形成の方法を概略的に示す。パターン化基板１は、第１の層１００内に形成された凹状特徴部１１０（例えば、ビアホール）の周囲のフィールド領域１０１を含む。一例では、凹状特徴部１１０は、上に重なるパターン化マスク（図示せず）を使用する異方性ドライエッチングによって形成することができる。凹状特徴部１１０は、側壁１０３と、凹状特徴部１１０の底部における露出面１０４を有する第２の層１０２とを含む。パターン化基板１は、エッチストップ層１０９を更に含む。
一実施形態によれば、第１の層１００は、誘電体材料を含み、及び第２の層１０２は、金属層を含む。誘電体材料は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＣＯ、ＳｉＣＮ、フッ素化シリコンガラス（ＦＳＧ）などの低誘電率（ｌｏｗ－ｋ）材料、炭素ドープ酸化物、ポリマー、ＳｉＣＯＨ含有ｌｏｗ－ｋ材料、非多孔質ｌｏｗ－ｋ材料、多孔質ｌｏｗ－ｋ材料、ＣＶＤ ｌｏｗ－ｋ材料、スピンオン誘電体（ＳＯＤ）ｌｏｗ－ｋ材料又は高誘電率（ｈｉｇｈ－ｋ）材料を含む任意の他の適切な誘電体材料を含有し得る。いくつかの例では、凹状特徴部１１０の幅（限界寸法（ＣＤ））は、約１０ｎｍ～約１００ｎｍ、約１０ｎｍ～約２０ｎｍ、約２０ｎｍ～約９０又は約４０ｎｍ～約８０ｎｍであり得る。いくつかの例では、凹状特徴部１１０の深さは、約４０ｎｍ～約２００ｎｍ又は約５０ｎｍ～約１５０ｎｍであり得る。しかし、本方法は、より小さいか又はより大きいＣＤを有する凹状特徴部のボイドフリー金属充填にも使用され得る。いくつかの例では、凹状特徴部１１０は、約２～約２０又は約４～約６のアスペクト比（深さ／幅）を有し得る。第２の層１０２は、Ｃｕ金属、Ｒｕ金属、Ｃｏ金属、Ｗ金属又はそれらの組み合わせなどの低抵抗率金属を含み得る。一例では、第２の層１０２は、２つ以上の積み重ねられた金属層を含み得る。積み重ねられた金属層の例は、Ｃｕ金属上のＣｏ金属（Ｃｏ／Ｃｕ）及びＣｕ金属上のＲｕ金属（Ｒｕ／Ｃｕ）を含む。一例では、第１の層１００は、ＳｉＯ２を含有し、及び第２の層１０２は、半導体デバイスのミドルオブライン（ＭＯＬ）領域に一般的に見られる構造であるＷ金属層を含む。
一実施形態によれば、本方法は、パターン化基板１をＨ２含有ガスに曝露して、第２の層１０２の露出面１０４を化学的に還元し、凹状特徴部１１０から任意の残存するエッチング残留物を除去する洗浄ステップを更に含む。例えば、Ｈ２含有ガスは、Ｈ２ガスからなり得るか、又はＨ２ガス及びＡｒガスを含有し得る。洗浄ステップは、Ｈ２含有ガスのプラズマ励起の有無に関わらずに実施され得る。一例では、洗浄ステップは、約２５０℃～約４００℃の基板温度、約２５０ｍＴｏｒｒ～約７Ｔｏｒｒのガス圧力で約３０秒～約６０秒の期間にわたり、パターン化基板１をＨ２ガス及びＡｒガスに曝露することを含む。いくつかの例では、第２の層１０２は、Ｃｕ金属又はＷ金属を含有し、洗浄ステップは、ＣｕＯｘ又はＷＯｘ表面種を対応する元素金属に化学的に還元し、それにより最終デバイスにおける電気抵抗を低減する。
本方法は、パターン化基板１上に核形成促進層を形成することを更に含む。核形成促進層は、第１の層１００の側壁１０３及びフィールド領域１０１上の、そうでなければ不十分な成長表面を、気相堆積による後続の金属堆積のための良好な成長表面に変換する。これは、金属堆積が核形成促進層上及び凹状特徴部１１０内の第２の層１０２上の両方で効果的に進行するという効果を有する。これは、凹状特徴部１１０のボイドフリーの金属充填を可能にする。核形成促進層は、ＴｉＮ及びＴａＮの従来の堆積ライナよりも薄く、したがって、凹状特徴部内に堆積させることができる金属の量は、核形成促進層を使用する場合の方が多い。更に、ライナが存在しないことにより、凹状特徴部１１０の底部における高電気抵抗層の形成が回避される。
一実施形態によれば、核形成促進層は、最初に核形成阻止層を形成し、その後、核形成阻止層を核形成促進層に変換することによって形成される。核形成促進層を形成することは、第１の層１００の側壁１０３上及びフィールド領域１０１上に核形成阻止層１２０を形成する反応ガスでパターン化基板１を処理することを含み得る。これは、図１Ｂに概略的に示されている。反応ガスは、第１の層１００上への金属の堆積を妨げる特性を有する表面改質剤を含有するが、第２の層１０２は、改質されない。
一実施形態によれば、反応ガスは、基板上に自己組織化単分子膜（ＳＡＭ）を形成することができる分子を含有する。ＳＡＭは、吸着により基板表面上に自発的に形成されて、多少大きい秩序ドメインに組織化された分子集合体である。ＳＡＭは、先端基、テール基及び官能性末端基を有する分子を含み得、ＳＡＭは、室温又は室温超で気相から基板上に先端基を化学吸着させ、その後、テール基をゆっくりと組織化させることによって生成される。最初に、表面上の分子密度が小さいとき、吸着質分子は、無秩序な分子の塊を形成するか、又は秩序化された２次元の「横たわる相」を形成するかのいずれかであり、分子による被覆範囲が広くなると、数分～数時間にわたって基板表面上に３次元の結晶構造体又は半結晶構造体を形成し始める。先端基は、基板上に集合する一方、末端基は、基板から離れて集合する。一実施形態によれば、ＳＡＭを形成する分子の先端基としては、チオール、シラン又はホスホネートが挙げられ得る。シランの例は、Ｃ、Ｈ、Ｃｌ、Ｆ及びＳｉ原子又はＣ、Ｈ、Ｃｌ及びＳｉ原子を含む分子を含む。分子の非限定的な例は、パーフルオロデシルトリクロロシラン（ＣＦ３（ＣＦ２）７ＣＨ２ＣＨ２ＳｉＣｌ３）、パーフルオロデカンチオール（ＣＦ３（ＣＦ２）７ＣＨ２ＣＨ２ＳＨ）、クロロデシルジメチルシラン（ＣＨ３（ＣＨ２）８ＣＨ２Ｓｉ（ＣＨ３）２Ｃｌ）及びｔｅｒｔ－ブチル（クロロ）ジメチルシラン（（ＣＨ３）３ＣＳｉ（ＣＨ３）２Ｃｌ））を含む。
本発明のいくつかの実施形態によれば、反応ガスは、アルキルアミンシラン、アルキルシラン、アルコキシシラン、アルキルアルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アルキルアルコキシシロキサン、アリールシラン、アシルシラン、アリールシロキサン、アシルシロキサン、シラザン又はそれらの任意の組み合わせを含むケイ素含有ガスを含有し得る。本発明のいくつかの実施形態によれば、反応ガスは、ジメチルシランジメチルアミン（ＤＭＳＤＭＡ）、トリメチルシランジメチルアミン（ＴＭＳＤＭＡ）、ビス（ジメチルアミノ）ジメチルシラン（ＢＤＭＡＤＭＳ）及び他のアルキルアミンシランから選択され得る。他の実施形態によれば、反応ガスは、Ｎ，Ｏビストリメチルシリルトリフルオロアセトアミド（ＢＳＴＦＡ）及びトリメチルシリルピロール（ＴＭＳ－ピロール）から選択され得る。
本発明のいくつかの実施形態によれば、反応ガスは、シラザン化合物を含有し得る。シラザンは、飽和シリコン－窒素水素化物である。それらは、構造が－－Ｏ－－の代わりに－－ＮＨ－を有するシロキサンに類似している。有機シラザン前駆体は、Ｓｉ原子に結合した少なくとも１つのアルキル基を更に含有し得る。アルキル基は、例えば、メチル基、エチル基、プロピル基若しくはブチル基又はそれらの組み合わせであり得る。更に、アルキル基は、フェニル基などの環状炭化水素基であり得る。加えて、アルキル基は、ビニル基であり得る。ジシラザンは、ケイ素原子に結合した１～６個のメチル基若しくはケイ素原子に結合した１～６個のエチル基を有する化合物又はケイ素原子に結合したメチル基とエチル基との組み合わせを有するジシラザン分子である。ジシラザンの例は、ヘキサメチルジシラザン（ＨＭＤＳ）及びトリメチルジシラザン（ＴＭＤＳ）を含む。
一例では、第１の層１００は、ＳｉＯ２層を含み、ＴＭＳＤＭＡを含有する反応ガスは、ＳｉＯ２層上の親水性ヒドロキシル基（－ＯＨ）と反応して、疎水性－ＳｉＭｅ３基を含有する核形成阻止層１２０をＳｉＯ２層上に形成する。
本方法は、核形成阻止層１２０を改質するプラズマ励起Ｈ２ガスでパターン化基板１を処理することを更に含む。一例では、Ｈ２ガスは、Ａｒガスを更に含み得る。ＳｉＯ２層上の－ＳｉＭｅ３基の場合、プラズマ励起Ｈ２ガスへの曝露は、Ｍｅ基の１つ以上を除去し、それにより－ＳｉＭｅｘ基（ｘ＜３）の近傍又はそこに新しい吸着部位を作成すると推測される。
その後、本方法は、改質された核形成阻止層にヒドロキシル基（－ＯＨ）を添加するＨ２Ｏ蒸気でパターン化基板１を処理することを更に含む。これにより、図１Ｃに概略的に示す核形成促進層１２２が形成される。一例では、Ｈ２Ｏ蒸気曝露は、約１６０℃の基板温度で実施され得る。ＳｉＯ２層上の－ＳｉＭｅｘ基の場合、Ｈ２Ｏ蒸気への曝露は、ＳｉＯ２層上に－ＳｉＣＯＨ又は－ＳｉＣＯＯＨ表面種を形成すると考えられる。
Ｈ２Ｏ蒸気曝露後、Ｈ＊ラジカル洗浄ステップを任意選択で実施して、パターン化基板１及びプロセスチャンバから残留Ｈ２Ｏを除去し得る。一例では、洗浄ステップは、約４００℃の基板温度で実施され得る。
図１Ｂ及び図１Ｃを再び参照すると、別の実施形態によれば、核形成促進層１２２は、凹状特徴部１１０内の第１の層１００の側壁１０３を改質するプラズマ励起窒素含有ガスで核形成阻止層１２０を処理することによって形成され得る。窒素含有ガスの非限定的な例は、ＮＨ３ガス、Ｎ２ガス又はＮ２ガス及びＨ２ガスを含む。窒素含有ガスは、Ａｒなどの化学的に不活性なガスを更に含み得る。
核形成促進層１２２を形成した後、本方法は、気相堆積によって凹状特徴部１１０内に金属層１０６を堆積させることを更に含み、金属層１０６は、第２の層１０２上及び核形成促進層１２２上に堆積される。一実施形態によれば、図１Ｄに概略的に示すように、凹状特徴部１１０は、金属層１０６によってボイドなしに完全に充填され得る。一例では、フィールド領域１０１上の金属被覆層は、エッチング又は化学機械研磨（ＣＭＰ）によって除去され得る。
金属層１０６は、例えば、Ｒｕ金属、Ｃｏ金属及びＷ金属からなる群から選択することができる。本発明の一実施形態によれば、Ｒｕ金属は、ＣＶＤ又は原子層堆積物（ＡＬＤ）によって堆積され得る。Ｒｕ含有前駆体の例は、トリルテニウムドデカカルボニル（Ｒｕ３（ＣＯ）１２）、（２，４－ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム（Ｒｕ（ＤＭＰＤ）（ＥｔＣｐ））、ビス（２，４－ジメチルペンタジエニル）ルテニウム（Ｒｕ（ＤＭＰＤ）２）、４－ジメチルペンタジエニル）（メチルシクロペンタジエニル）ルテニウム（Ｒｕ（ＤＭＰＤ）（ＭｅＣｐ））及びビス（エチルシクロペンタジエニル）ルテニウム（Ｒｕ（ＥｔＣｐ）２）並びにこれらと他のＲｕ前駆体との組み合わせを含む。
一例では、Ｒｕ金属は、約１２０℃～約２５０℃の基板温度、約５ｍＴｏｒｒ～約５００ｍＴｏｒｒのガス圧及び約１００秒～約１０００秒のガス曝露時間でＣＯキャリアガス中のＲｕ３（ＣＯ）１２前駆体を使用してＣＶＤによって堆積され得る。
図５は、本発明の一実施形態による凹状特徴部のＲｕ金属充填のＴＥＭ画像を示す。凹状特徴部は、誘電体材料５００内に形成され、金属層５０２の上方の頂部付近で約２４．７ｎｍの幅を有し、底部付近で約１１．５ｎｍの幅を有していた。ＴＭＳＤＭＡを含有する反応ガスを使用して、側壁上及びフィールド領域上に核形成阻止層を形成し、核形成阻止層をプラズマ励起Ｈ２ガスに曝露し、続いてＨ２Ｏ蒸気に曝露することにより、核形成促進層を形成した。Ｒｕ金属５０６は、約１５５℃の基板温度、約２０ｍＴｏｒｒのガス圧及び約６００秒のガス曝露時間でＣＯキャリアガス中のＲｕ３（ＣＯ）１２前駆体を使用してＣＶＤによって堆積された。
図２Ａ～図２Ｅは、本発明の実施形態による、凹状特徴部における金属形成の方法を概略的に示す。図１Ｂからのパターン化基板１は、図２Ａにおいてパターン化基板２として再現されている。パターン化基板２は、第１の層１００の側壁１０３上及びフィールド領域１０１上に核形成阻止層１２０を含む。
本方法は、初期金属層１０６ａを気相堆積によってパターン化基板２上に堆積させることを含み、初期金属層１０６ａは、凹状特徴部１１０内の第２の層１０２上に優先的に堆積され、初期金属層１０６ａは、凹状特徴部１１０を完全には充填しない。図２Ｂに概略的に示すように、金属堆積は、第２の層１０２に対して完全に選択的でなくてもよく、金属核１０７ａは、側壁１０３及びフィールド領域１０１上に堆積され得る。金属核１０７ａの堆積は、側壁１０３上及びフィールド領域１０１上に適切な核形成サイトがないため、第２の層１０２上と比較して時間的に遅延する。初期金属層１０６ａと異なり、金属核１０７ａは、金属核１０７ａ内の堆積金属の総量が初期金属層１０６ａ内の金属の量よりも少ない非連続層を形成することができる。一実施形態によれば、金属核１０７ａが側壁１０３上及びフィールド領域１０１上に形成される前に金属堆積を停止し得る。
方法は、パターン化基板２から金属核１０７ａを除去して、凹状特徴部１１０内の第２の層１０２上に初期金属層１０６ａを選択的に形成することを更に含む。これは、図２Ｃに概略的に示されている。金属核１０７ａが大きくなりすぎて、効率的に除去することがより困難になる前に、金属堆積を中断し、金属核１０７ａの除去を実行することが好ましい場合がある。一例では、Ｒｕ金属核１０７ａを、オゾン（Ｏ３）とキャリアガスとを含有するエッチングガスを用いるエッチングにより除去した。Ｏ３を含有するエッチングガスに曝露した後のパターン化基板２の分析では、第１の層１００の誘電体材料にほとんど又は全く損傷が見られなかった。Ｏ３を含有するエッチングガスは、パターン化基板２を含むプロセスチャンバ内でのプラズマ励起によって生成され得るか、又はＯ３を含有するエッチングガスは、オゾン発生器を使用して遠隔で生成され得、Ｏ３は、パターン化基板２に曝露されるプロセスチャンバ内に流され得る。
その後、金属核１０７ａを除去するためのエッチングガスへの曝露に続いて、初期金属層１０６ａの露出面を化学的に還元するために、パターン化基板２をＨ２含有ガスに曝露することを含む熱処理ステップが実施され得る。例えば、Ｈ２含有ガスは、Ｈ２ガスからなり得るか、又はＨ２ガス及びＡｒガスを含有し得る。任意選択の熱処理ステップは、Ｈ２含有ガスのプラズマ励起の有無に関わらずに実施され得る。一例では、熱処理は、約３００℃～約３５０℃の基板温度、約２５０ｍＴｏｒｒ～約７Ｔｏｒｒのガス圧で約３０秒～約６０秒の期間にわたり、パターン化基板２をＨ２ガス及びＡｒガスに曝露することを含む。一例では、初期金属層１０６ａは、Ｒｕ金属を含有し、任意選択の第２の熱処理ステップは、任意のＲｕＯｘ表面種を対応するＲｕ元素金属に化学的に還元する。
一実施形態によれば、初期金属層１０６ａ及び金属核１０７を堆積させるステップと、金属核１０７ａを除去するステップとを少なくとも１回繰り返して、凹状特徴部１１０内の初期金属層１０６ａの厚さを増加させ得る。
本方法は、凹状特徴部１１０内の初期金属層１０６ａの上方の側壁１０３上の核形成阻止層１２０を改質するプラズマ励起Ｈ２ガスでパターン化基板２を処理することを更に含む。一例では、Ｈ２ガスは、Ａｒガスを更に含み得る。その後、本方法は、改質された核形成阻止層にヒドロキシル基（－ＯＨ）を添加するＨ２Ｏ蒸気でパターン化基板２を処理することを更に含む。これにより、凹状特徴部１１０内の初期金属層１０６ａの上方に核形成促進層１２２が形成される。これは、図２Ｄに概略的に示されている。ＳｉＯ２層上の－ＳｉＭｅｘ基の場合、Ｈ２Ｏ蒸気への曝露は、ＳｉＯ２層上に－ＳｉＣＯＨ又は－ＳｉＣＯＯＨ種を形成すると考えられる。
Ｈ２Ｏ蒸気曝露後、Ｈ＊ラジカル洗浄ステップを実施して、パターン化基板２及びプロセスチャンバから残留Ｈ２Ｏを除去し得る。一例では、洗浄ステップは、約４００℃の基板温度で実施され得る。
本方法は、気相堆積によって凹状特徴部１１０内に金属層１０６ｂを堆積させることを更に含み、金属層１０６ｂは、初期金属層１０６ａ上及び側壁１０３上の核形成促進層１２２上に堆積される。図２Ｅに示す一実施形態によれば、凹状特徴部１１０は、金属層１０６ａ及び１０６ｂによって完全に充填され得る。一例では、金属被覆層は、エッチング又はＣＭＰによって除去され得る。
図２Ａ～２Ｅに記載する方法は、図１Ａ～１Ｄに記載する方法よりも狭い高アスペクト比の凹状特徴部の改善されたボイドレス金属充填を提供する可能性がある。これは、凹状特徴部１１０の体積の一部が金属層１０６ａにより既に充填された後、図２Ｄの核形成促進層１２２が側壁表面１０３上に形成され、それにより必要とされる追加の金属の量を低減し、凹状特徴部１１０を完全に充填する場合のボイドの可能性を低減するという事実によるものである。
図３Ａ～３Ｆは、本発明の別の実施形態による、凹状特徴部における金属形成の方法を概略的に示す。パターン化基板３は、図１Ａのパターン化基板１と同様であるが、第１の層３００に形成される凹状特徴部３１０（例えば、ビア）及び３１２（例えば、トレンチ）を含む凹状特徴部３１４の周囲にフィールド領域３０１を含むデュアルダマシン構造を含む。凹状特徴部３１２は、側壁３０３及び底部３１３を含み、凹状特徴部３１０は、側壁３０５及び露出面３０４を有する第２の層３０２を含む。パターン化基板３は、エッチストップ層３０９を更に含む。一例では、第１の層３００は、ｌｏｗ－ｋ材料を含有し、及び第２の層３０２は、Ｃｕ金属層を含む。この構造は、一般に、半導体デバイスのバックエンドオブライン（ＢＥＯＬ）領域に見られる。
本方法は、パターン化基板３をＨ２含有ガスに曝露して、第２の層３０２の露出面３０４を化学的に還元することを含む洗浄ステップを更に含み得る。例えば、Ｈ２含有ガスは、Ｈ２ガスからなり得るか、又はＨ２ガス及びＡｒガスを含有し得る。洗浄ステップは、Ｈ２含有ガスのプラズマ励起の有無に関わらずに実施され得る。一例では、洗浄することは、約２５０℃～約４００℃の基板温度、約２５０ｍＴｏｒｒ～約７Ｔｏｒｒのガス圧力で約３０秒～約６０秒の期間にわたり、パターン化基板３をＨ２ガス及びＡｒガスに曝露することを含む。いくつかの例では、第２の層３０２は、Ｃｕ金属又はＷ金属を含有し、洗浄ステップは、ＣｕＯｘ又はＷＯｘ表面種を対応する元素金属に化学的に還元し、結果として最終デバイスにおける電気抵抗を低減する。
本方法は、第１の層３００の側壁３０３及び３０５、底部３１３並びにフィールド領域３０１上に核形成阻止層３２０を形成する反応ガスでパターン化基板３を処理することを更に含む。これは、図３Ｂに概略的に示されている。核形成阻止層の形成は、図１Ｂを参照して上で説明している。
本方法は、気相堆積によってパターン化基板３上に初期金属層３０６ａを堆積することを更に含み、初期金属層３０６ａは、凹状特徴部３１０内の第２の層３０２上に優先的に堆積される。図３Ｃに概略的に示すように、金属堆積は、完全に選択的でなくてもよく、金属核３０７ａは、側壁３０３及び３０５、底部３１３並びにフィールド領域３０１上に堆積され得る。初期金属層３０６ａと異なり、金属核３０７ａは、金属核３０７ａ内の金属の総量が初期金属層３０６ａ内の金属の量よりも少ない非連続層を形成することができる。
方法は、パターン化基板３から金属核３０７ａを除去して、凹状特徴部３１０内の第２の層３０２上に初期金属層３０６ａを選択的に形成することを更に含む。これは、図３Ｄに概略的に示されている。金属核３０７ａが大きくなりすぎて、効率的に除去することがより困難になる前に、金属堆積を中断し、金属核３０７ａの除去を実行することが好ましい場合がある。一例では、Ｒｕ金属核３０７ａを、オゾン（Ｏ３）とキャリアガスとを含有するエッチングガスを用いるエッチングにより除去した。Ｏ３を含有するエッチングガスは、パターン化基板３を含むプロセスチャンバ内でのプラズマ励起によって生成され得るか、又はＯ３を含有するエッチングガスは、オゾン発生器を使用して遠隔で生成され得、パターン化基板３に曝露されるプロセスチャンバ内に流され得る。
その後、金属核３０７ａを移動させるためのエッチングガスへの曝露に続いて、初期金属層３０６ａの露出面を化学的に還元するために、パターン化基板３をＨ２含有ガスに曝露することを含む熱処理ステップが実施され得る。例えば、Ｈ２含有ガスは、Ｈ２ガスからなり得るか、又はＨ２ガス及びＡｒガスを含有し得る。任意選択の熱処理ステップは、Ｈ２含有ガスのプラズマ励起の有無に関わらずに実施され得る。一例では、洗浄することは、約３００℃～約３５０℃の基板温度、約２５０ｍＴｏｒｒ～約７Ｔｏｒｒのガス圧力で約３０秒～約６０秒の期間にわたり、パターン化基板３をＨ２ガス及びＡｒガスに曝露することを含む。一例では、初期金属層３０６ａは、Ｒｕ金属を含有し、任意選択の第２の熱処理ステップは、任意のＲｕＯｘ表面種を対応するＲｕ元素金属に化学的に還元する。
一実施形態によれば、金属層を堆積させるステップと、金属核を除去するステップとを少なくとも１回繰り返して、凹状特徴部３１０内の初期金属層３０６ａの厚さを増加させ得る。一例では、金属層を堆積させるステップ及び金属核を除去するステップは、凹状特徴部３１０が完全に充填されるまで繰り返され得る。
本方法は、凹状特徴部１１０内の初期金属層３０６ａの上方の側壁３０５上、凹状特徴部３１２内の側壁３０３上及び底部３１３上並びにフィールド領域３０１上の核形成阻止層３２０を改質するプラズマ励起Ｈ２ガスでパターン化基板３を処理することを更に含む。その後、本方法は、改質された核形成阻止層にヒドロキシル基（－ＯＨ）を添加するＨ２Ｏ蒸気でパターン化基板３を処理することを更に含む。これにより、図３Ｅに概略的に示すように、初期金属層３０６ａの上方に核形成促進層３２２が形成される。ＳｉＯ２層上の－ＳｉＭｅｘ基の場合、Ｈ２Ｏ蒸気への曝露は、－ＳｉＣＯＨ又は－ＳｉＣＯＯＨ種を形成すると考えられる。
Ｈ２Ｏ蒸気曝露後、Ｈ＊ラジカル洗浄ステップを実施して、パターン化基板３及びプロセスチャンバから残留Ｈ２Ｏを除去し得る。一例では、洗浄ステップは、約４００℃の基板温度で実施され得る。
本方法は、気相堆積によって凹状特徴部３１０内に金属層３０６ｂを堆積させることを更に含み、金属層３０６ｂは、初期金属層３０６ａ上及び核形成促進層３２２上に堆積される。図３Ｆに示す一実施形態によれば、凹状特徴部３１０及び３１２は、金属層３０６ａ及び３０６ｂによって完全に充填され得る。一例では、金属被覆層は、エッチング又はＣＭＰによって除去され得る。
図４Ａ～４Ｆは、本発明の別の実施形態による、凹状特徴部における金属形成の方法を概略的に示す。図４Ａでは、パターン化基板４は、第１の層４００内に形成される凹状特徴部４１０の周囲のフィールド領域４０１を含む。凹状特徴部４１０は、側壁４０３と、凹状特徴部４１０の底部における第２の層４０２とを含む。第２の層４０２は、その上に酸化物層４１５を含む。一例では、第１の層３００は、ｌｏｗ－ｋ材料を含有し、第２の層４０２は、エピタキシャルＳｉ又はＳｉＧｅ層を含み、酸化物層４１５は、ＳｉＯｘ又はＳｉＧｅＯｘを含む。
本方法は、酸化物層４１５を除去する化学的酸化物除去（ＣＯＲ）を実行することを含む洗浄ステップを含む。酸化物の除去により、図４Ｂに概略的に示すように、第２の層４０２上に清浄面４０４が形成される。一例では、ＣＯＲは、ＮＨ３及びＨＦのガス曝露と、それに続くパターン化基板４から揮発性反応副生成物を除去する熱処理とを含む。
本方法は、パターン化基板４上にコンタクト金属をコンフォーマルに堆積させることを更に含む。例えば、コンタクト金属は、チタン（Ｔｉ）金属又はコバルト（Ｃｏ）金属を含むことができる。Ｔｉ金属の例では、Ｔｉ金属は、第１の層４００の表面上の酸素と反応して、側壁４０３上及びフィールド領域４０１上にＴｉＯｘ層４２３を形成するが、Ｔｉ金属層４２５は、清浄面４０４上に堆積する。これは、図４Ｃに概略的に示されている。一例では、Ｔｉ金属層は、プラズマＣＶＤによって堆積され得る。
その後、本方法は、ドライエッチングプロセスによって側壁４０３及びフィールド領域４０１からＴｉＯｘ層４２３を選択的に除去することを更に含む。これは、図４Ｄに概略的に示されている。
その後、側壁４０３及びフィールド領域４０１を改質するプラズマ励起窒素含有ガスでパターン化基板４を処理することによって核形成促進層４２７が形成される。窒素含有ガスの非限定的な例は、ＮＨ３ガス、Ｎ２ガス又はＮ２ガス及びＨ２ガスを含む。窒素含有ガスは、Ａｒなどの化学的に不活性なガスを更に含み得る。
別の実施形態によれば、核形成促進層４２７は、図１Ｃの核形成促進層１２２を参照して上で説明したように形成され得る。
本方法は、気相堆積によって凹状特徴部４１０内に金属層４０６を堆積させることを更に含み、金属層４０６は、Ｔｉ金属層４２５上及び核形成促進層４２７上に堆積される。一実施形態によれば、図４Ｆに概略的に示すように、凹状特徴部４１０は、金属層４０６によってボイドなしに完全に充填され得る。一例では、金属被覆層は、エッチング又はＣＭＰによって除去され得る。
半導体デバイスの凹状特徴部を低抵抗率の金属で充填する方法が様々な実施形態で開示されてきた。本発明の実施形態の上記の説明は、例示及び解説のために提示されている。この説明は、網羅的であること又は開示されているまさにその形態に本発明を限定することを意図するものではない。本明細書及び以下の特許請求の範囲は、説明目的でのみ使用され、限定するものとして解釈されるべきではない用語を含む。関連する技術分野の当業者であれば、上記の教示に照らして多くの修正形態及び変形形態が可能であることを理解し得る。当業者は、図面に示されている様々な構成要素の様々な均等な組み合わせ及び置換形態を認識するであろう。したがって、本発明の範囲は、この詳細な説明によってではなく、むしろ本明細書に添付された特許請求の範囲によって限定されることを意図する。

Claims (25)

  1. 半導体デバイスを形成する方法であって、
    第１の層内に形成される凹状特徴部と、前記凹状特徴部内に露出される第２の層とを含むパターン化基板を提供することと、
    前記凹状特徴部内の前記第１の層の側壁上に核形成促進層を形成することと、
    気相堆積によって前記凹状特徴部内に金属層を堆積させることであって、前記金属層は、 前記第２の層上及び前記核形成促進層上に堆積される、堆積させることと
    を含む方法。
  2. 前記核形成促進層を形成することは、
    前記パターン化基板を、前記側壁上に核形成阻止層を形成する反応ガスに曝露することと、
    前記核形成阻止層を改質するプラズマ励起Ｈ２ガスで前記パターン化基板を処理することと、
    前記パターン化基板を、前記改質された核形成阻止層にヒドロキシル基を添加するＨ２Ｏ蒸気に曝露することと
    を含む、請求項１に記載の方法。
  3. 前記核形成阻止層は、自己組織化単分子膜（ＳＡＭ）を含む、請求項２に記載の方法。
  4. 前記反応ガスは、アルキルアミンシラン、アルキルシラン、アルコキシシラン、アルキルアルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アルキルアルコキシシロキサン、アリールシラン、アシルシラン、アリールシロキサン、アシルシロキサン、シラザン又はそれらの組み合わせを含有する、請求項２に記載の方法。
  5. 前記核形成促進層を形成することは、
    前記パターン化基板を、前記側壁上に核形成阻止層を形成する反応ガスに曝露することと、
    前記パターン化基板を、前記核形成阻止層を改質するプラズマ励起窒素含有ガスに曝露することと
    を含む、請求項１に記載の方法。
  6. 前記反応ガスは、アルキルアミンシラン、アルキルシラン、アルコキシシラン、アルキルアルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アルキルアルコキシシロキサン、アリールシラン、アシルシラン、アリールシロキサン、アシルシロキサン、シラザン又はそれらの組み合わせを含有する、請求項５に記載の方法。
  7. 前記第１の層は、誘電体材料を含み、及び前記第２の層は、金属を含む、請求項１に記載の方法。
  8. 前記凹状特徴部は、ビアホールと、前記ビアホールの上方のトレンチとを含み、前記金属層は、前記ビアホールの全体未満を充填する、請求項１に記載の方法。
  9. 前記第２の層は、Ｒｕ金属、Ｃｏ金属及びＷ金属からなる群から選択され、及び前記金属層は、Ｃｕ金属、Ｒｕ金属、Ｃｏ金属、Ｗ金属及びそれらの組み合わせからなる群から選択される、請求項１に記載の方法。
  10. 半導体デバイスを形成する方法であって、
    第１の層内に形成される凹状特徴部と、前記凹状特徴部内に露出される第２の層とを含むパターン化基板を提供することと、
    前記凹状特徴部内の前記第２の層上に初期金属層を選択的に形成することと、
    その後、前記凹状特徴部内の前記第１の層の側壁上に核形成促進層を形成することと、
    気相堆積によって前記凹状特徴部内に金属層を堆積させることであって、前記金属層は、前記初期金属層上及び前記核形成促進層上に堆積される、堆積させることと
    を含む方法。
  11. 前記初期金属層を堆積させることは、前記第１の層の前記側壁上に金属核を更に堆積させ、前記方法は、前記側壁から前記金属核を除去することを更に含む、請求項１０に記載の方法。
  12. 前記金属層を堆積させること及び前記金属核を除去することを少なくとも１回繰り返して、前記凹状特徴部内の前記初期金属層の厚さを増大させることを更に含む、請求項１１に記載の方法。
  13. 前記核形成促進層を形成することは、
    前記パターン化基板を、前記側壁上に核形成阻止層を形成する反応ガスに曝露することと、
    前記核形成阻止層を改質するプラズマ励起Ｈ２ガスで前記パターン化基板を処理することと、
    前記パターン化基板を、前記改質された核形成阻止層にヒドロキシル基を添加するＨ２Ｏ蒸気に曝露することと
    を含む、請求項１０に記載の方法。
  14. 前記核形成阻止層は、自己組織化単分子膜（ＳＡＭ）を含む、請求項１３に記載の方法。
  15. 前記反応ガスは、アルキルアミンシラン、アルキルシラン、アルコキシシラン、アルキルアルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アルキルアルコキシシロキサン、アリールシラン、アシルシラン、アリールシロキサン、アシルシロキサン、シラザン又はそれらの組み合わせを含有する、請求項１３に記載の方法。
  16. 前記核形成促進層を形成することは、
    前記パターン化基板を、前記側壁上に核形成阻止層を形成する反応ガスに曝露することと、
    前記パターン化基板を、前記核形成阻止層を改質するプラズマ励起窒素含有ガスに曝露することと
    を含む、請求項１０に記載の方法。
  17. 前記反応ガスは、アルキルアミンシラン、アルキルシラン、アルコキシシラン、アルキルアルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アルキルアルコキシシロキサン、アリールシラン、アシルシラン、アリールシロキサン、アシルシロキサン、シラザン又はそれらの組み合わせを含有する、請求項１６に記載の方法。
  18. 前記第１の層は、誘電体材料を含み、及び前記第２の層は、金属を含む、請求項１０に記載の方法。
  19. 前記凹状特徴部は、ビアホールと、前記ビアホールの上方のトレンチとを含み、前記初期金属層は、前記ビアホールを部分的に充填する、請求項１０に記載の方法。
  20. 半導体デバイスを形成する方法であって、
    誘電体材料内に形成される凹状特徴部と、前記凹状特徴部内に露出される第２の層とを含むパターン化基板を提供することと、
    前記誘電体材料上及び前記第２の層上にコンタクト金属を堆積させることであって、前記コンタクト金属は、反応して前記誘電体材料上に金属酸化物層を形成する、堆積させることと、
    前記凹状特徴部内の前記誘電体材料の側壁から前記金属酸化物層を除去することと、
    前記側壁上に核形成促進層を形成することと、
    気相堆積によって前記凹状特徴部内に金属層を堆積させることであって、前記金属層は、前記コンタクト金属上及び前記核形成促進層上に堆積される、堆積させることと
    を含む方法。
  21. 前記金属層は、前記凹状特徴部を完全に充填する、請求項２０に記載の方法。
  22. 前記コンタクト金属は、Ｔｉ又はＣｏを含有する、請求項２０に記載の方法。
  23. 前記核形成促進層を形成することは、
    前記パターン化基板を、側壁表面上に核形成阻止層を形成する反応ガスに曝露することと、
    前記凹状特徴部内の第１の層の前記側壁を改質するプラズマ励起窒素含有ガスで前記パターン化基板を処理することと
    を含む、請求項２０に記載の方法。
  24. 前記核形成阻止層は、自己組織化単分子膜（ＳＡＭ）を含む、請求項２３に記載の方法。
  25. 前記反応ガスは、アルキルアミンシラン、アルキルシラン、アルコキシシラン、アルキルアルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アルキルアルコキシシロキサン、アリールシラン、アシルシラン、アリールシロキサン、アシルシロキサン、シラザン又はそれらの組み合わせを含有する、請求項２３に記載の方法。
JP2023557010A 2021-03-16 2022-03-07 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法 Pending JP2024511023A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163161909P 2021-03-16 2021-03-16
US63/161,909 2021-03-16
PCT/US2022/019152 WO2022197479A1 (en) 2021-03-16 2022-03-07 Method for filling recessed features in semiconductor devices with a low-resistivity metal

Publications (1)

Publication Number Publication Date
JP2024511023A true JP2024511023A (ja) 2024-03-12

Family

ID=83284091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023557010A Pending JP2024511023A (ja) 2021-03-16 2022-03-07 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法

Country Status (5)

Country Link
US (1) US20220301930A1 (ja)
JP (1) JP2024511023A (ja)
KR (1) KR20230156342A (ja)
TW (1) TW202242964A (ja)
WO (1) WO2022197479A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101558428B1 (ko) * 2009-03-03 2015-10-20 삼성전자주식회사 반도체 장치의 형성 방법
US8945305B2 (en) * 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
US10643893B2 (en) * 2016-06-29 2020-05-05 International Business Machines Corporation Surface area and Schottky barrier height engineering for contact trench epitaxy
US10629478B2 (en) * 2017-08-22 2020-04-21 International Business Machines Corporation Dual-damascene formation with dielectric spacer and thin liner
US10867905B2 (en) * 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
US10923393B2 (en) * 2018-09-24 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts and interconnect structures in field-effect transistors
CN112805818A (zh) * 2018-10-10 2021-05-14 东京毅力科创株式会社 用低电阻率金属填充半导体器件中的凹陷特征的方法

Also Published As

Publication number Publication date
US20220301930A1 (en) 2022-09-22
KR20230156342A (ko) 2023-11-14
TW202242964A (zh) 2022-11-01
WO2022197479A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
JP7406684B2 (ja) 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法
TWI643292B (zh) 形成金屬內連線的方法以及使用該方法製造半導體裝置的方法
JP6516797B2 (ja) 周期的処理を使用した選択的膜堆積のための方法及び装置
JP6654547B2 (ja) ＳｉＯＣＮ薄膜の形成
US7541679B2 (en) Exposed pore sealing post patterning
TWI459470B (zh) 半導體裝置之表面清理與含金屬之覆蓋層的選擇性沈積
US9478460B2 (en) Cobalt selectivity improvement in selective cobalt process sequence
CN109860102A (zh) 互连结构及其形成方法
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
JP2009509322A (ja) 半導体装置用構造およびその製造方法
KR102522334B1 (ko) 반도체 디바이스를 위한 확산 배리어 및 방법
KR20220034785A (ko) 영역 선택적 증착에서 측면 필름 성장의 완화 방법
KR102537740B1 (ko) 반도체 디바이스를 위한 비아 및 방법
JP2009515319A (ja) 半導体デバイス用構造体の製造方法
JP2024511023A (ja) 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法
US20220139776A1 (en) Method for filling recessed features in semiconductor devices with a low-resistivity metal
TWI835883B (zh) 以低電阻率金屬填充半導體元件中之凹陷特徵部的方法
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
TW202307985A (zh) 半導體結構及其形成方法
JP2006147895A (ja) 半導体装置の製造方法