JP2024508467A - 試験測定システム - Google Patents

試験測定システム Download PDF

Info

Publication number
JP2024508467A
JP2024508467A JP2023552096A JP2023552096A JP2024508467A JP 2024508467 A JP2024508467 A JP 2024508467A JP 2023552096 A JP2023552096 A JP 2023552096A JP 2023552096 A JP2023552096 A JP 2023552096A JP 2024508467 A JP2024508467 A JP 2024508467A
Authority
JP
Japan
Prior art keywords
test
measurement system
instruments
waveform
instrument
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023552096A
Other languages
English (en)
Inventor
ピカード・ジョン・ジェイ
ルール・キース・ディ
スミス・マーク・アンダーソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2024508467A publication Critical patent/JP2024508467A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835Analysis of test coverage or failure detectability
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface

Abstract

試験測定システムは、被試験デバイス(DUT)から測定又は分析用の試験信号を受信し、試験信号から試験波形を生成する入力部を有するプライマリ計測器と、試験波形のコピーを1つ以上のセカンダリ計測器に送信するための複写器とを有する。上記1つ以上のセカンダリ計測器は、それぞれ、分析のために上記試験信号のコピーにアクセスするように構成され、上記1つ以上のセカンダリ計測器の夫々は、上記試験波形のコピーの測定又は分析に関連するコマンドを受信するように構成されたレシーバと、上記受信コマンドを実行するための1つ以上のプロセスと、上記1つ以上のセカンダリ計測器のどのユーザ・インタフェースとも別のユーザ・インタフェースに表示される、実行されたコマンドの結果を送信するための出力部とを有する。

Description

本開示は、試験測定システムに関し、特に並列方式で動作する試験測定システムに関する。
オシロスコープ(「スコープ」)などの試験測定装置を含む自動試験システムでは、多くの場合、ユーザのニーズに十分な速度で測定値を計算できない。一部の測定値には、かなりの処理時間が必要である。これは、製造試験など、試験時間の短縮とスループットの最大化が重要な目的である環境では大きな問題である。クラウド・コンピューティング環境又は追加のPCその他の処理装置での並列/パイプライン波形処理を提案している人もいる。
特開2017-009607号公報 特開2011-221018号公報 特開平8-201451号公報 特開2003-254996号公報
しかし、現在、それぞれが独立して動作する複数の試験計測器を調整して動作させる方法はない。この問題は、入力信号のサンプリング・レートが毎秒数十億回又は数兆回に達する最新の試験測定装置の精度と速度の向上とともに増大する。
本開示技術の実施形態は、最新技術分野におけるこれら及び他の欠陥に取り組むものである。
本開示技術の実施形態は、概して、自動試験システムの速度を改善するための試験システム・アーキテクチャを含む。
概して、本願に記載される試験測定システムは、被試験デバイス(DUT:Device Under Test)から試験信号を取得するためのプライマリ計測器と、取得された試験信号に対して様々な測定を実行する1つ以上のセカンダリ計測器とを含む。マスター試験コントローラは、もし存在する場合には、以下で説明するように、試験システム内の全ての装置(デバイス)間の調整を促進し、全てのデバイスの出力を1つの表示で同時に表すディスプレイを提供する。もしこのマスター・コントローラが存在しない場合には、プライマリ計測器に試験システムを駆動する機能が含まれていても良い。更に、ユーザ・インタフェースにより、ユーザは、単一の制御パネルから結合された装置(デバイス)のいずれか又は全てを制御できる。
図1は、実施形態によるプライマリ計測器及び1つ以上のセカンダリ計測器を含む一例の試験測定システムの機能ブロック図である。 図2は、実施形態による図1の試験測定システムの一例のマスター試験コントローラ・コンポーネントの機能ブロック図である。 図3は、実施形態による図1の試験測定システムのプライマリ試験計測器のコンポーネントの一例の機能ブロック図である。 図4は、実施形態による図1の試験測定システムのセカンダリ試験計測器のコンポーネントの一例の機能ブロック図である。 図5は、実施形態による図1の試験測定システムのセカンダリ試験計測器のコンポーネントの別の例の機能ブロック図である。 図6は、図1の試験測定システムのコンポーネントを制御するために使用されても良い、実施形態によるユーザ・インタフェースの一例の図である。
本開示は、プライマリ試験測定装置(計測器)として1つ以上のオシロスコープを含むアーキテクチャの実施形態を記載するが、当業者であれば、本開示による実施形態は、オシロスコープに加えて、かなりの測定値演算や処理時間を必要とする、他の多くのタイプの信号分析装置を含むか、又は、これら信号分析装置と一緒に使用されても良いことが理解できよう。
図1は、実施形態によるプライマリ計測器110及び1つ以上のセカンダリ計測器150を含む一例の試験測定システム100の機能ブロック図である。プライマリ計測器110は、被試験デバイス(DUT:Device Under Test)120からの信号を取得するオシロスコープ又は他の測定装置である。DUT120は、典型的には、試験対象の電気信号を生成するが、DUTは同様に光信号を生成しても良い。この試験信号は、DUT120からプライマリ計測器110によって受信される。試験信号は、典型的な様式でプライマリ計測器110によって取り込まれ、この様式としては、本願で試験波形と呼ぶものを生成する、ディエンベディング・フィルタリングのようなフィルタ処理、ダウン・コンバージョン、サンプリング及びアナログ・デジタル変換、その他の処理があっても良い。試験波形は、信号線112を介して、1つ以上のセカンダリ計測器150にコピーされるか、さもなければ、送信される。信号線112は、データをシリアル形式で送出するシングル線であっても良いし、信号線が一度に複数の信号を送るパラレル線であっても良い。プライマリ計測器110は、複数の入力チャンネルを含んでもよく、様々な試験信号が、各入力チャンネル上の異なる試験波形として同時に取得されても良い。取得された各試験波形は、1つ以上のセカンダリ計測器150に選択的に配信されても良い。任意の数のセカンダリ計測器150が存在しても良いが、図1では、計測器1~nとしてラベル付けされている。セカンダリ計測器の更なる詳細は、以下で図4を参照して説明される。
プライマリ計測器110は、また、制御線114を介してセカンダリ計測器150に制御信号を送ることもできる。以下に説明するようないくつかの実施形態では、マスター試験コントローラ130が、制御線上に制御信号を送信する役割を主に果たす。他の実施形態では、マスター試験コントローラ130及びプライマリ計測器110の両方が制御信号を送っても良い。いずれの場合も、制御線114に運ばれる制御信号は、セカンダリ計測器150の動作を制御する。本願の更なる説明では、マスター試験コントローラ130から来る制御信号を説明するが、本発明の実施形態はマスター試験コントローラを使用する必要はなく、代わりにそのような機能性は、プライマリ計測器110によって実行されても良い。いくつかの実施形態では、マスター試験コントローラ130は、プライマリ計測器110上又は他のハードウェア上で実行されるソフトウェアとして実装されても良い。また、図1では、1つのプライマリ計測器110のみが示されているが、本発明の実施形態は、2つ以上のプライマリ計測器を有していて、DUT120から試験信号を受信して、様々なセカンダリ計測器150に配信しても良い。
いくつかの実施形態では、プライマリ計測器110及びセカンダリ計測器150とは別の1つ以上の追加の計測器が、システムにおいて使用されても良い。図1の例示的な試験システム100には、スペクトラム・アナライザ140があり、これは、そのような追加の計測器の一例であっても良い。追加の計測器からの出力も、別の接続線142上又は信号線112上などで、セカンダリ計測器150に送られても良い。他の実施形態では、追加の計測器は、その出力をセカンダリ計測器には送らず、プライマリ計測器110又は存在する場合はマスター試験コントローラ130とのみ通信しても良い。
概して、ユーザは、様々なセカンダリ計測器150をセットアップして、試験波形について、それぞれが異なる測定を実行するか又は別の分析を実行する。次いで、これらセカンダリ計測器150からの出力は、マスター試験コントローラ130に、又は、プライマリ計測器110にも送り返され、そこで、以下で説明及び図示されるように、ユーザ・インタフェース上で表示されて、セカンダリ計測器150の夫々からの出力を示す。
図2は、図1の試験測定システムの例示的なマスター試験コントローラ200の機能ブロック図である。マスター試験コントローラ200は、図1を参照して説明したマスター試験コントローラ130の一例であっても良い。
マスター試験コントローラ200自体は、コンピュータなどの特定のハードウェア・デバイス上で動作しても良い。コンピュータは、1つ以上のプロセッサ290に加えて、マスター試験コントローラ200を動作させるための1つ以上のプログラムを格納するために使用されるメモリ292を含む。メモリ292は、マスター試験コントローラ200に関連するデータ又は他の情報を付加的に記憶しても良い。
マスタ・コントローラ200は、図1の試験測定システム100内の様々なデバイスからの出力を見るための複数のディスプレイを有していても良い。例えば、ディスプレイ210は、図1のプライマリ計測器110によって生成された出力を示す一方、ディスプレイ220は、図1のスペクトラム・アナライザ140によって生成された出力を示す。更に、複数のディスプレイから成るアレイ230は、図1の全てのセカンダリ計測器150からの出力を示し、夫々が配列の夫々用のウィンドウ内にある。セカンダリ計測器150の夫々が、その計測器に配信された試験波形について別々の測定を行うので、セカンダリ計測器の夫々からの出力は、それぞれが特定のセカンダリ計測器によって実行される特定の測定用の異なる出力を生成することがある。例えば、セカンダリ計測器1は、試験波形の電圧を測定する一方、セカンダリ計測器2は、電流を測定しても良い。他のセカンダリ計測器150は、様々な閾値レベルを監視し、そのような閾値を超えた場合にのみ出力を生成しても良い。他のセカンダリ計測器150は、試験波形について、ビット・エラー・レート試験又はアイ・クロージング試験などの更に別の分析若しくは測定、又は、他の動作を実行するように構成されても良い。本発明の実施形態によれば、セカンダリ計測器の出力の全てを同時に見ることができる。更に、以下で詳細に説明するように、セカンダリ計測器150の夫々は、同じ試験波形の同じ部分で同時に動作するように制御されても良い。このようにして、ユーザは、全てのセカンダリ計測器150において何が起こっているかを同時に監視することによって、波形の多種多様な測定値を分析するという利益を得ることができる。
様々なプライマリ及びセカンダリ計測器の制御及びセットアップは、マスター試験コントローラ200のインタフェース240、250を介して行われる。図2の試験コントローラ200のインタフェース240、250は、わかりやすくするために、別々のインタフェースとして図示されているが、これらのインタフェースは単一のインタフェースに結合されても良い。概して、インタフェース240は、プログラマティック・インタフェースであり、これによれば、ユーザが、セットアップ及び実行コマンドなどのプログラミング・コマンドを、1つ以上のプライマリ計測器110及びセカンダリ計測器150に入力できる。このプログラマティック・インタフェース240は、プライマリ計測器110及びセカンダリ計測器150のいずれかに個別のコマンドを送るために使用されても良い。例えば、ユーザは、プログラマティック・インタフェース240を使用して、試験波形の電圧を測定するためにセカンダリ計測器150(1)を設定し、また、試験波形の電流を測定するためにセカンダリ計測器150(2)を設定しても良い。コマンドの例としては、プログラマティック・インタフェース(PI)コマンドなど、既知の試験計測器コマンドを含めても良い。又は、ユーザは、プライマリ計測器110及びセカンダリ計測器150を操作するための独自のコマンドを開発しても良い。
グラフィカル・インタフェース250は、プログラマティック・インタフェース240の代わりに又はこれに加えて使用されても良い。グラフィカル・インタフェースの例が、以下で図5を参照して説明される。
プログラマティック・インタフェース240及びグラフィカル・インタフェース250のいずれか又は両方は、試験システム100の動作を制御するために様々な機能を使用しても良い。スケジューラ260は、試験システム100の動作をスケジュールするためにプロセッサ290上で動作する特定の動作又は機能の集合であっても良い。例えば、スケジューラ260は、セカンダリ計測器150の特定の動作をセットアップ及び開始するために使用されても良い。シンクロナイザ270は、全てのプライマリ計測器110及びセカンダリ計測器150が試験波形の同じ部分で動作していることを確実にするために使用されても良く、その結果、アレイ230内の全ての出力表示が互いに同期される。シンクロナイザ270は、例えば、セカンダリ計測器150に周期的な信号を送信して、これらを揃った状態に保つようにしても良い。又は、シンクロナイザ270は、試験波形の試験が、15.3000秒などの試験波形の特定の部分で開始するように指定しても良い。すると、試験システム100の接続された計測器110、150及び他の任意の計測器の夫々は、分析のためのその開始時点を、指定された時刻に正確に設定する。全てのセカンダリ計測器は、開始又は実行コマンドによって開始されると、試験波形のこれらセカンダリ計測器のローカルなコピーについて動作し、これらセカンダリ計測器の個別の試験結果を生成し、次いで、これら試験結果は、ディスプレイのアレイ230上で表示するために、マスタ-・コントローラ200に送り返される。シンクロナイザ270は、各計測器が同期して動作し続けることを確実にするために、試験中、プライマリ計測器110及びセカンダリ計測器150に周期的に信号を送信しても良い。
いくつかの実施形態では、シンクロナイザ270は、デバッグ機能を実装するために使用され、この場合、セカンダリ計測器150の夫々は、指定された又は予め定めた時間の間動作し、その後、同時に動作を停止して待機状態に置かれ、その間、オペレータは、ディスプレイのアレイ230内のセカンダリ計測器150の出力を分析する。次いで、オペレータは、マスター試験コントローラ130の「ステップ(step)」ボタンを押すことなどによってコマンドを実行して、プライマリ計測器110及び全てのセカンダリ計測器150を指定された時間の間、再度処理を進め、そして、再度、待機状態に入る。この指定時間は、1秒未満で示される非常に短い場合がある。他の実施形態では、次のデバッグ状態が、時間によって限定されるのではなく、波形自体の特徴によって決定される。他の実施形態では、プライマリ計測器110又はマスタ-・コントローラ200は、トリガ・イベントを検出するように構成されてもよく、その時点で、「停止(stop)」コマンドが全てのセカンダリ計測器150に送信される。これにより、これらセカンダリ計測器が、試験波形の測定を再開したときに確実に同期が維持される。このような細かな時間、イベント及びトリガ制御によれば、ユーザは、プライマリ計測器110及びセカンダリ計測器150の全ての出力を同時に評価することによって、試験波形の多くの観点を迅速かつ同時に評価できる。マスター試験コントローラ130は、全てのセカンダリ計測器150の同時動作を制御するコマンドを生成する。
更に、タスク・マネージャ280が、プログラマティック・インタフェース240及びグラフィカル・インタフェース250のいずれか又は両方によって使用されることで、以下で説明するように、プライマリ計測器110とセカンダリ計測器150との間の様々な動作を調整しても良い。
プログラマティック・インタフェース240やグラフィカル・インタフェース250と、スケジューラ260、シンクロナイザ270及びタスク・マネージャ280のいずれか又は全ての出力は、図1の制御線114などの制御線を介して、プライマリ計測器110及びセカンダリ計測器150に送られる。これら出力は、個々のアドレス又はID(identification)によって、1つ以上の個別のセカンダリ計測器150に送信されても良いし、あるいは、これら出力は、選択されたセカンダリ計測器150の全てに同時に送信されても良い。
図3は、実施形態による図1の試験測定システムの例示的なプライマリ試験計測器300のコンポーネントの機能ブロック図である。プライマリ計測器300は、図1のプライマリ計測器110の一例であっても良い。概して、プライマリ試験計測器300は、オシロスコープなどの従来の試験計測器と同じか又は類似して動作すると共に、いくつかの追加機能を有しても良い。従来の試験計測器は、1つ以上のプロセッサ310及び関連するメモリ312を使用して動作するという事実など、周知であるので、典型的な計測器の動作の説明は、簡潔にするために省略する。
プライマリ試験計測器300は、DUTからの入力信号を受け、波形プロセッサ320において典型的な波形処理を実行しても良い。このような処理には、例えば、波形を作成するための入力信号からのサンプルの生成、フィルタ処理、クロック信号の抽出又は入力信号のアナログ信号からデジタル信号への変換などが含まれる。他の実施形態では、入力信号に対して処理はほとんど又はまったく行われず、代わりに信号を受信して、その生の状態で記憶される。波形複製部(waveform duplicator)330は、入力信号の所望の部分を選択し、セカンダリ計測器150(図1)に送る波形のコピーを作成する。波形複製部は、複数のコピーを作成しても良し、これに代えて、単一のコピーをセカンダリ計測器150の夫々に送信しても良い。いずれにしても、プライマリ計測器は、確実に、分析されるべき入力信号の所望の部分がセカンダリ計測器150に送られるようにする。プライマリ試験計測器300は、DUTからの複数の入力信号を複数のチャンネルで受け、複数の試験波形を作成しても良い。以下で説明するように、プライマリ試験計測器300は、その記憶された波形の任意の特定部分を、セカンダリ計測器150の任意のものに配信しても良い。従って、各セカンダリ計測器150が、同一の波形について動作する必要はない。しかし、概して、全てのセカンダリ計測器150の全ての試験波形は、互いに関連しており、これは、プライマリ計測器300の様々なチャンネルの全ての入力信号は、同時に取得されるために、時間で互いに関連しているからである。
プライマリ計測器300は、プログラマティック・インタフェース340やグラフィカル・ユーザ・インタフェース350を有していても良く、これらを通してユーザは、プライマリ計測器をセットアップ及び操作できる。マスター試験コントローラ130などの独立したマスタ-・コントローラを含まない本発明の実施形態では、マスタ-・コントローラに関して上述した全ての機能性は、代わりにプライマリ計測器300によって実行されても良い。マスター試験コントローラ130を含む実施形態では、プライマリ計測器300は、マスタ-・コントローラからの制御信号を受けても良い。これら制御信号は、例えば、インタフェース340又は350のいずれかで受信されても良い。更に、マスター試験コントローラ130から同期信号をタスク・マネージャ380で受信しても良く、タスク・マネージャ380は、特定のタスクを実行するプライマリ計測器300を制御しても良いし、又は、上述のように、プライマリ計測器300の同期を制御して、セカンダリ計測器との同期を維持するようにしても良い。別々に図示されているが、いくつかの実施形態では、制御信号及び同期信号は、単一の制御線を介してプライマリ計測器300が受信しても良い。
プライマリ計測器300には、更に、ローカル出力ディスプレイ360があり、これはグラフィカル・ユーザ・インタフェース350とは別個であっても良い。いずれの場合も、図2を参照して上述したように、出力ディスプレイ360のコピーが、マスター試験コントローラ130に送られ、このようなコントローラのプライマリ計測器のディスプレイ上で表示される。出力ディスプレイ360は、例えば、DUTから受けた生(raw)の波形を示しても良いし、又は、プライマリ計測器110による作用を受けた波形の状態を示しても良い。
プライマリ計測器300の主な機能は、DUTから1つ以上の信号を受け、分析のための波形を生成することである。いくつかの実施形態では、試験信号を受けて波形のコピーを生成する機能、又は、別の方法で波形のコピーを1つ以上のセカンダリ試験計測器150で利用可能にする機能のみが、プライマリ計測器300によって実行される。この実施形態では、入力信号を受けるのにプライマリ計測器300を使用する代わりに、信号レシーバ(受信機)が、分析対象の信号を受け入れて、システム内の他の計測器で信号を利用可能にするものの、分析は何ら行わず、波形のローカル出力を生成することもないとしても良い。信号レシーバの実施形態では、出力ディスプレイ360に加えて、インタフェース340及び350のいずれか又はその両方が、プライマリ計測器300から省略されても良い。これらの機能は、代わりに、そのような機能を実装できるソフトウェアを実行するパーソナル・コンピュータ(PC)によって実行されても良い。このような実施形態では、信号レシーバは、試験対象の信号を収集するように構成される一方で、図2のマスター試験コントローラ200のようなマスタ-・コントローラは、波形のコピーをセカンダリ計測器150に分配し、セカンダリ計測器の動作を制御するために使用される。このような実施形態は、プライマリ計測器をDUTからの試験信号の受信及び試験波形の取得にほぼ完全に専念させることができる一方で、1つ以上のセカンダリ計測器を選択的及びダイナミックに利用して、これらの波形の測定又は分析を実行し、これによってプライマリ計測器の資産利用率を高め、製造試験のスループットを向上させ、全体的な試験時間を短縮できることから、製造試験用途において特に有用なことがある。
図4は、実施形態による図1の試験測定システムの例示的なセカンダリ試験計測器400の機能ブロック図である。セカンダリ試験計測器400は、図1のセカンダリ試験計測器150の一例であっても良い。典型的な試験システム100には、セカンダリ試験計測器400の複数のコピー又はインスタンス(instance)がある。
セカンダリ計測器400は、1つ以上のプロセッサ410及び関連するメモリ412によって制御される装置(デバイス)上で動作する。いくつかの実施形態では、プライマリ計測器400とは異なり、セカンダリ計測器400は、DUTから直接試験信号を受け入れる能力がない。こうした試験信号を受信する能力は、典型的には、プライマリ計測器300に関して上述したような、入力ポート及び取得回路などの専用のハードウェアやソフトウェアを含む。セカンダリ計測器400は、この機能を欠いているので、概してプライマリ計測器300よりもはるかに安価に製造できる。いくつかの実施形態では、セカンダリ計測器400は、専用のハードウェアを全く含まない完全に仮想的な計測器であってもよく、代わりに、汎用又は専用のプロセッサ上で実行されるソフトウェアによって動作されても良い。このような例を、図5を参照して、以下で説明する。いくつかの実施形態では、セカンダリ計測器400は、コンピューティング・デバイス上で実行されているソフトウェア・アプリケーションのインスタンスであってもよく、これは、マスター試験コントローラソフトウェアが実行されているのと同じコンピューティング・デバイスであっても良い。いくつかの特定の実施形態では、セカンダリ計測器400が、TekScope(登録商標)PCソフトウェアのインスタンスであっても良い。他の実施形態では、セカンダリ計測器400は、専用に製造されたハードウェア又はハードウェア及びソフトウェアの組み合わせにプログラムされても良い。セカンダリ試験計測器400は、コンピューティング・デバイス上で実行される仮想マシンとして動作しても良い。いくつかの実施形態では、十分なコンピューティング・リソースを用いて、単一のハードウェア・デバイスが、複数のセカンダリ試験計測器400を、それぞれ独自の独立した仮想マシンとして動作させても良い。更に他の実施形態では、セカンダリ試験計測器400が、クラウドにおいて、即ち、中央のシステムと通信し、リモート・ソースからコンピューティング・リソースを提供するデバイス上で動作できる。典型的な環境では、セカンダリ計測器400の各コピーは、パーソナル・コンピュータ(PC)など、それぞれ独自の独立したハードウェア上で動作し、試験システム内には、それぞれ独自のセカンダリ計測器が動作する複数のPCが存在する。
セカンダリ計測器400には、図1のプライマリ計測器110などのプライマリ計測器から1つ以上の試験波形を受ける入力部がある。波形は、波形記憶部420に記憶される。波形記憶部420は、単一の波形又は複数の波形を記憶するように構成されても良い。セカンダリ計測器400は、波形ストア420に記憶された1つの波形に関して動作しても良いが、その間、後の動作のために追加の波形を受信する。いくつかの実施形態では、セカンダリ計測器400によって現在測定又は分析されている波形は、波形記憶部420とは別に、例えば、メモリ412内又は別の専用のメモリ内に記憶されても良い。
セカンダリ計測器400は、プログラマティック・インタフェース440及びグラフィック・インタフェース450を有していても良い。いくつかの実施形態では、プログラマティック・インタフェース440のみがセカンダリ計測器に存在する。プログラマティック・インタフェース440や、もし存在する場合にはグラフィック・インタフェースは、図1のプライマリ計測器100やマスター試験コントローラ130などの外部ソースからプログラム及び制御信号を受信する。これらのプログラム及び制御信号により、ユーザは、セカンダリ計測器400の動作を設定及び制御できる。上述したように、試験システム100の至る所にセカンダリ計測器400の複数のコピー又はインスタンスが存在しても良い。このようにして、ユーザは、任意の所望の数のセカンダリ計測器400を含むように試験システム100を拡張して、任意の所望の試験又は試験波形の測定を実行しても良い。
同期信号は、タスク・マネージャ480で受信されても良い。プライマリ・コントローラ300を参照して上述したように、同期信号は、セカンダリ計測器400の夫々へのプライマリ計測器の同期を制御しており、セカンダリ計測器400が、プライマリ計測器110と、試験システム100内の他の全てのセカンダリ計測器とに同期したままになるようにする。また、上述したように、いくつかの実施形態では、制御信号及び同期信号は、単一の制御線を介してセカンダリ計測器400によって受信されても良い。
動作中、マスター試験コントローラ130は、試験システム100内の全てのセカンダリ計測器400を制御して、試験波形についての測定又は他の分析を全く同時に実行する。セカンダリ計測器400の夫々の出力は、ローカル・ディスプレイ460に表示されても良いし、この出力が、外部のマスター試験コントローラ130に送られても良い。出力の例には、試験装置によって通常生成される特定の波形又はその他の出力が含まれても良い。特に、本発明の実施形態では容易に可能となる、オペレータから離れた場所で動作するセカンダリ計測器400については、ローカル・ディスプレイ460は、セカンダリ計測器の動作を高速化するために意図的にオフにされても良い。ローカル・ディスプレイ460をオフにするこの動作は、コンピューティング・リソースを節約できる。
試験システム100に複数のセカンダリ計測器400を含めることによって、本発明の実施形態は、並列/パイプライン処理を使用して、波形の測定処理を加速させることができる。
本発明の実施形態は、従来の試験測定システムに対して、複数の改善を提供する。1つの改善点は、図2のプログラマティック・インタフェース240及びグラフィカル・インタフェース250のような統一されたメニュー制御システムによって、現在は不可能な方法で、システム全体をプログラミング及びデバッグし、ワン・ステップで実行することが容易になる。
図5は、上述の実施形態の例を示し、このとき、上述したセカンダリ計測器400の機能が、1つ以上のハードウェア・デバイス500上で実行されるソフトウェア処理又は機能として仮想化される。図5において、ハードウェア・デバイス500は、1つ以上の仮想セカンダリ計測器410の全てに関する制御信号、同期信号及び波形を入力部520で受信する。これら仮想セカンダリ計測器410は、図4を参照して説明したセカンダリ計測器400と同じ機能で動作しても良い。仮想セカンダリ計測器410は、それぞれ、入力波形を受けて、制御信号と同期信号によって制御されるように入力信号に対して測定動作を実行するなど、図4のセカンダリ計測器400によって実行されるとして説明される機能のソフトウェアの複製である。仮想セカンダリ計測器410の夫々は、測定情報の出力を生成しても良く、これには、試験測定装置によって通常生成される出力表示グラフ、アイ・ダイアグラム又は任意の出力が含まれても良い。測定情報は、出力部530に送られ、更に図1のマスター試験コントローラ130などのマスター試験コントローラに送信される。仮想化されたセカンダリ計測器410としてセカンダリ計測器400の機能を仮想化することにより、各セカンダリ計測器400の各コピーに関する追加のハードウェア・コストを生じることなく、セカンダリ計測器400の機能性を提供する。むしろ、もっと多数の仮想化されたセカンダリ計測器410を追加することによって、必要に応じて仮想化されたセカンダリ計測器410を生じさせることができる。ハードウェア・デバイス500は、仮想化されたセカンダリ計測器410の動作を制御する1つ以上のプロセッサ510及びメモリ512を有する。ハードウェア・デバイス500は、クラウド・ベースのプロセッサ又はローカル・コンピューティング・リソースとして実装されても良い。
いくつかの実施形態では、試験システム100が、セカンダリ計測器400と仮想セカンダリ計測器410とを組み合わせて有していても良い。本願において、1つ以上のセカンダリ計測器400への言及は、1つ以上の仮想セカンダリ計測器410に対してなされた言及として解釈されてもよく、セカンダリ計測器400、410の機能性は、それらがハードウェア・コピーであるか、仮想化されたコピーであるかにかかわらず、同じであっても良い。
図6は、ユーザ・インタフェース600の一例の図であり、これは、図1の試験測定システムのコンポーネントを制御するために使用されても良い。ユーザ・インタフェース600は、図2のグラフィカル・インタフェース250の一例であっても良いが、ユーザ・インタフェース600は、そのようなグラフィカル・インタフェース250の一例に過ぎない。
ユーザ・インタフェース600は、図3のプライマリ計測器300などのプライマリ計測器を制御するためのプライマリ計測器コントロール・パネル610を含む。プライマリ計測器を制御するためのリモート・インタフェースは公知であり、ここでは詳細に説明しない。しかしながら、概して、プライマリ計測器コントロール・パネル610により、ユーザは、デバイスの動作を制御し、カーソルを制御することなどによって、プライマリ計測器の動作を制御でき、また、プライマリ計測器によって生成される出力を制御できる。プライマリ計測器コントロール・パネル610は、また、プライマリ計測器の出力を小さく表示しても良い。パン(pan:左右に動かす)及びズームのコントロールを使用すると、ユーザは、プライマリ計測器からの出力を、どのように視覚化するかを制御できる。
ユーザ・インタフェース600は、図4のセカンダリ計測器400や図5の仮想セカンダリ計測器410などのセカンダリ計測器のいずれか又は全てを制御するためのセカンダリ計測器コントロール・パネル620を更に有する。図6は、8つのセカンダリ計測器400、410(1~8)に関する制御を示しているが、任意の数のセカンダリ計測器が、セカンダリ計測器制御パネル620を介して制御されても良い。注目すべきこととして、セカンダリ計測器コントロール・パネル620によれば、ユーザが、セカンダリ計測器400、410(1~8)のうち、どのセカンダリ計測器をセカンダリ計測器コントロール・パネル620によって制御するかを選択できる。例えば、ユーザは、セカンダ計測器1及び3のパンとズームのみを制御したく、残りのセカンダリ計測器の出力表示は、そのままの状態にしておきたいかもしれない。その場合には、図2を参照すると、アレイ230中の計測器1及び3のセカンダリ計測器ディスプレイのみがユーザによって制御されるであろう。実際には、ユーザが特定のセカンダリ計測器のみに関するコマンドを選択すると、選択されたセカンダリ計測器のみについてコマンドが生成され、制御線114(図1)上に送信される。
経路選択(routing:ルーティング)セクション630によって、ユーザは、上述のように、セカンダリ計測器400、410をプライマリ計測器300の入力チャンネルのいずれかに接続することができる。典型的には、プライマリ計測器300は、複数の入力チャンネルを有し、これらは、DUTからの異なる入力に接続されても良い。図6を参照すると、セカンダリ計測器400、410の番号1~4はチャンネル1に接続され、セカンダリ計測器の番号5及び6はプライマリ計測器のチャンネル2に接続される。セカンダリ計測器番号7及び8はチャンネル4に結合され、セカンダリ計測器400、410はチャンネル3には結合されない。共通のインタフェースを介して様々な入力チャンネルを様々なセカンダリ計測器400、410に配信する能力を提供することにより、ユーザに、従来は不可能であった柔軟性を提供する。この経路選択セクション630により、ユーザは、プライマリ計測器300からのどの実際の波形が、どのセカンダリ計測器400、410に行くかを指示できる。先に詳細に説明したように、プライマリ計測器300からの同じ波形が、2つ以上のセカンダリ計測器400、410に行くことができる。
ユーザ・インタフェース600の他の機能として、ユーザが頻繁に使用されるセットアップを作成、記憶及び呼び出すことを可能にするセットアップ・パネル660がある。これにより、試験シーケンスごとにシステムを個別にセットアップする必要性を軽減する。パネル680により、ユーザは、セカンダリ計測器400のいずれか又は全てについてのディスプレイを選択的にオン又はオフできる。様々なレポートは、設定パネル640を介して設定されても良い。また、ユーザは、設定パネル640を利用して、図2に例示するようなダッシュボードを設定しても良い。波形タスク・マネージャ650によれば、ユーザは、セカンダリ計測器400、410で動作する様々なタスクを指定できる。タスクは、本願に記載されている任意の動作を含んでも良く、更に、試験測定装置で典型的な任意の動作を含んでも良い。最後に、システム・コントロール・パネル670によれば、ユーザは、プライマリ計測器300及びセカンダリ計測器400のいずれかの試験を開始及び停止することができる。更に、システム・コントロール・パネル670によれば、ユーザは、選択されたセカンダリ計測器400、410の夫々が、試験波形内のイベント又はトリガに基づいて、小さな時間増分毎に試験波形をステップ(step)処理することによって、上述のデバッグ・モードを動作させることができる。
ユーザ・インタフェース600ような連携型メニューによれば、ユーザは、単一のコントローラを操作するだけで、全てのセカンダリ計測器を同時に見て及び設定することができ、これは、全ての装置(デバイス)を個別に設定するよりも、試験システム100の初期プログラミングが高速化される。
本発明の実施形態の他の利点としては、様々な製造業者の試験計測器を用いて動作させることができることがある。例えば、プライマリ計測器300は、あるメーカーの製品である一方、セカンダリ計測器400、410は、別のメーカーが製造していても良い。接続されたコンポーネントのプログラミングと制御の柔軟性により、このような相互運用性が可能になる。
本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ASIC及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、1つ又は複数のコンピュータ(モニタリング・モジュールを含む)その他のデバイスによって実行される、1つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、RAMなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ(FPGA)などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の1つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。
開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、1つ以上のプロセッサによって読み取られ、実行され得る1つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。
コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ(RAM)、読み出し専用メモリ(ROM)、電気消去可能プログラマブル読み出し専用メモリ(EEPROM)、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ(CD-ROM)、DVD(Digital Video Disc)やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。
通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数(RF)、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含んでも良い。

実施例
以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の1つ以上及び任意の組み合わせを含んでいても良い。
実施例1は、試験測定システムであって、被試験デバイス(DUT)から測定又は分析用の試験信号を受信し、該試験信号から試験波形を生成するための入力部と、上記試験波形のコピーを1つ以上のセカンダリ計測器に送信するための複製部(duplicator)とを有するプライマリ計測器を具えている。1つ以上のセカンダリ計測器は、それぞれ、分析対象の上記試験波形のコピーにアクセスするように構成され、上記1以上のセカンダリ計測器の夫々は、上記試験波形のコピーの測定又は分析に関連するコマンドを受信するように構成されたレシーバと、上記受信コマンドを実行する1つ以上のプロセスと、上記1つ以上のセカンダリ計測器のどのユーザ・インタフェースとも別のユーザ・インタフェースに表示される、実行されたコマンドの結果を送信するための出力部とを有している。
実施例2は、実施例1に記載の試験測定システムであって、上記1つ以上のセカンダリ計測器の上記出力部に結合されたマスタ-・コントローラを更に具え、該マスタ-・コントローラは、上記1つ以上のセカンダリ計測器の夫々の出力を表示するウィンドウを伴うユーザ・インタフェースを有する。
実施例3は、先の実施例のいずれかに記載の試験測定システムであって、上記マスタ-・コントローラの上記ユーザ・インタフェースが、上記プライマリ計測器及び上記1つ以上のセカンダリ計測器の中の選択されたものを制御するための入力部を更に有する。
実施例4は、先の実施例のいずれかに記載の試験測定システムであって、上記1つ以上のセカンダリ計測器の夫々が、その受信したコマンドを実質的に同時に実行するように構成される。
実施例5は、先の実施例のいずれかに記載の試験測定システムであって、上記試験波形が複数のセグメントを有し、上記1つ以上のセカンダリ計測器の夫々が、上記複数のセグメントの中の同じセグメントについて実質的に同時に動作するように構成される。
実施例6は、先行する実施例のいずれかに記載の試験測定システムであって、上記マスタ-・コントローラが、同期情報を上記1つ以上のセカンダリ計測器に送るように構成される。
実施例7は、先の実施例のいずれかに記載の試験測定システムであって、上記1つ以上のセカンダリ計測器のうちの少なくとも1つが仮想コンピュータ・プロセスとして動作する。
実施例8は、先の実施例のいずれかに記載の試験測定システムであって、上記1つ以上のセカンダリ計測器の夫々は、上記DUTからの上記試験信号を受信するための入力部がない。
実施例9は、先の実施例のいずれかに記載の試験測定システムであって、上記1つ以上のセカンダリ計測器の夫々が、停止コマンドを受信した後、実行を停止し、待機状態のままにあるように構成される。
実施例10は、実施例9に記載の試験測定システムであって、上記1つ以上のセカンダリ計測器の夫々は、新たなコマンド(another command)を受信すると、実行を同時に再開するように構成される。
実施例11は、実施例9に記載の試験測定システムであって、上記1つ以上のセカンダリ計測器の夫々は、実行を停止する前に、予め定めた時間だけ実行するように構成される。
実施例12は、試験測定システムであって、被試験デバイス(DUT)から測定又は分析のための試験信号を受信し、該試験信号から試験波形を生成する入力部を有するプライマリ計測器中の信号レシーバと、該信号レシーバに結合され、1つ以上のセカンダリ計測器で利用可能な試験波形のコピーを生成するように構成されるマスタ-・コントローラと、分析のために上記試験波形のコピーにアクセスするように夫々構成される上記1つ以上のセカンダリ計測器とを具え、該1つ以上のセカンダリ計測器の夫々が、上記マスタ-・コントローラから上記試験波形のコピーの測定又は分析に関連するコマンドを受信するように構成されるレシーバと、受信した上記コマンドを実行する1つ以上のプロセスと、実行された上記コマンドの結果を上記マスター・コントローラに送信する出力部とを有する。
実施例13は、実施例12に記載の試験測定システムであって、上記マスタ-・コントローラが、上記1つ以上のセカンダリ計測器の夫々の出力を同時に表示するように構成される。
実施例14は、試験測定システムを動作させる方法であって、第1装置において、被試験デバイス(DUT)から測定又は分析のための試験信号を受信する処理と、上記試験信号から試験波形を生成する処理と、上記試験波形のコピーを1つ以上の試験装置に選択的に配信する処理と、上記1つ以上の試験装置において、上記試験波形のコピーの測定又は分析に関連するコマンドを受信する処理と、受信した上記コマンドを実行する処理と、実行された上記コマンドの出力を、上記1つ以上の試験装置とは別のユーザ・インタフェースに送信する処理とを具える。
実施例15は、実施例13に記載の方法であって、上記1つ以上の試験装置の夫々において、上記試験波形のコピーを上記試験波形のローカル・コピーとして記憶する処理を更に具える。
実施例16は、先の実施例の方法のいずれかに記載の方法であって、上記試験測定システムが、マスタ-・コントローラを有し、上記方法が、上記マスタ-・コントローラのユーザ・インタフェース上に上記1つ以上の試験装置からの出力を表示する処理を更に具える。
実施例17は、先の実施例の方法のいずれかに記載の方法であって、上記マスタ-・コントローラからの制御コマンドを上記1つ以上の試験装置の全てよりは少数の試験装置に送信する処理を更に具える。
実施例18は、先の実施例の方法のいずれかに記載の方法であって、上記1つ以上の試験装置の中のどの試験装置にユーザからの制御コマンドを送信するかの選択を受ける処理を更に具える。
実施例19は、先の実施例の方法のいずれかに記載の方法であって、上記試験波形が、複数のセグメントを有し、上記方法は、上記1つ以上の試験装置に配信する、上記複数のセグメントの中の選択された1つを特定する処理を更に具える。
実施例20は、先の実施例方法のいずれかに記載の方法であって、同期情報を上記1つ以上の試験計測器に送信する処理を更に具える。
実施例21は、先の実施例の方法のいずれかに記載の方法であって、受信したコマンドの実行を同時に停止するために、上記1つ以上の試験装置に停止コマンドを送信する処理を更に具える。
実施例22は、先の実施例の方法のいずれかに記載の方法であって、上記1つ以上の試験装置に再起動コマンドを送信して、予め定めた時間、受信した上記コマンドの実行を再開し、次いで、受信した上記コマンドの実行を停止する処理を更に具える。
実施例23は、先の実施例の方法のいずれかに記載の方法であって、上記1つ以上の試験装置に再起動コマンドを送信して、予め定めたイベントが発生するまで受信した上記コマンドの実行を再開し、次いで、受信した上記コマンドの実行を停止する処理を更に具える。
加えて、本願の説明は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例に関連して開示される場合、その特徴は、可能である限り、他の態様及び実施例との関連においても利用できる。
また、本願において、2つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。
説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の請求項以外では、限定されるべきではない。

Claims (23)

  1. 試験測定システムであって、
    被試験デバイス(DUT)から測定又は分析用の試験信号を受信し、該試験信号から試験波形を生成するための入力部と、
    上記試験波形のコピーを1つ以上のセカンダリ計測器に送信するための複製部と
    を有するプライマリ計測器と、
    分析対象の上記試験波形のコピーにアクセスするように夫々構成される上記1以上のセカンダリ計測器と
    を具え、
    上記1以上のセカンダリ計測器の夫々が、
    上記試験波形のコピーの測定又は分析に関連するコマンドを受信するように構成されたレシーバと、
    上記受信コマンドを実行する1つ以上のプロセスと、
    上記1つ以上のセカンダリ計測器のどのユーザ・インタフェースとも別のユーザ・インタフェースに表示される、実行されたコマンドの結果を送信するための出力部と
    を有する試験測定システム。
  2. 上記1つ以上のセカンダリ計測器の上記出力部に結合されたマスタ-・コントローラを更に具え、該マスタ-・コントローラは、上記1つ以上のセカンダリ計測器の夫々の出力を表示するウィンドウを伴うユーザ・インタフェースを有する請求項1に記載の試験測定システム。
  3. 上記マスタ-・コントローラの上記ユーザ・インタフェースが、上記プライマリ計測器及び上記1つ以上のセカンダリ計測器の中の選択されたものを制御するための入力部を更に有する請求項2に記載の試験測定システム。
  4. 上記1つ以上のセカンダリ計測器の夫々が、その受信したコマンドを実質的に同時に実行するように構成される請求項1に記載の試験測定システム。
  5. 上記試験波形が複数のセグメントを有し、上記1つ以上のセカンダリ計測器の夫々が、上記複数のセグメントの中の同じセグメントについて実質的に同時に動作するように構成される請求項1に記載の試験測定システム。
  6. 上記マスタ-・コントローラが、同期情報を上記1つ以上のセカンダリ計測器に送るように構成される請求項2に記載の試験測定システム。
  7. 上記1つ以上のセカンダリ計測器のうちの少なくとも1つが仮想コンピュータ・プロセスとして動作する請求項1に記載の試験測定システム。
  8. 上記1つ以上のセカンダリ計測器の夫々が、上記DUTからの上記試験信号を受信するための入力部がない請求項1に記載の試験測定システム。
  9. 上記1つ以上のセカンダリ計測器の夫々が、停止コマンドを受信した後、実行を停止し、待機状態のままにあるように構成される請求項1に記載の試験測定システム。
  10. 上記1つ以上のセカンダリ計測器の夫々は、新たなコマンドを受信すると、実行を同時に再開するように構成される請求項9に記載の試験測定システム。
  11. 上記1つ以上のセカンダリ計測器の夫々は、実行を停止する前に、予め定めた時間だけ実行するように構成される請求項9に記載の試験測定システム。
  12. 試験測定システムであって、
    被試験デバイス(DUT)から測定又は分析のための試験信号を受信し、該試験信号から試験波形を生成する入力部を有するプライマリ計測器中の信号レシーバと、
    該信号レシーバに結合され、1つ以上のセカンダリ計測器で利用可能な試験波形のコピーを生成するように構成されるマスタ-・コントローラと、
    分析のために上記試験波形のコピーにアクセスするように夫々構成される上記1つ以上のセカンダリ計測器と
    を具え、
    該1つ以上のセカンダリ計測器の夫々が、
    上記マスタ-・コントローラから上記試験波形のコピーの測定又は分析に関連するコマンドを受信するように構成されるレシーバと、
    受信した上記コマンドを実行する1つ以上のプロセスと、
    実行された上記コマンドの結果を上記マスター・コントローラに送信する出力部と
    を有する試験測定システム。
  13. 上記マスタ-・コントローラが、上記1つ以上のセカンダリ計測器の夫々の出力を同時に表示するように構成される請求項12に記載の試験測定システム。
  14. 試験測定システムを動作させる方法であって、
    第1装置において、被試験デバイス(DUT)から測定又は分析のための試験信号を受信する処理と、
    上記試験信号から試験波形を生成する処理と、
    上記試験波形のコピーを1つ以上の試験装置に選択的に配信する処理と、
    上記1つ以上の試験装置において、上記試験波形のコピーの測定又は分析に関連するコマンドを受信する処理と、
    受信した上記コマンドを実行する処理と、
    実行された上記コマンドの出力を、上記1つ以上の試験装置から独立したユーザ・インタフェースに送信する処理と
    を具える試験測定システムを動作させる方法。
  15. 上記1つ以上の試験装置の夫々において、上記試験波形のコピーを上記試験波形のローカル・コピーとして記憶する処理を更に具える請求項14に記載の試験測定システムを動作させる方法。
  16. 上記試験測定システムが、マスタ-・コントローラを有し、上記方法が、上記マスタ-・コントローラのユーザ・インタフェース上に上記1つ以上の試験装置からの出力を表示する処理を更に具える請求項14に記載の試験測定システムを動作させる方法。
  17. 上記マスタ-・コントローラからの制御コマンドを上記1つ以上の試験装置の全てよりは少数の試験装置に送信する処理を更に具える請求項16に記載の試験測定システムを動作させる方法。
  18. 上記1つ以上の試験装置の中のどの試験装置にユーザからの制御コマンドを送信するかの選択を受ける処理を更に具える請求項17に記載の試験測定システムを動作させる方法。
  19. 上記試験波形が、複数のセグメントを有し、上記方法は、上記1つ以上の試験装置に配信する、上記複数のセグメントの中の選択された1つを特定する処理を更に具える請求項14に記載の試験測定システムを動作させる方法。
  20. 同期情報を上記1つ以上の試験計測器に送信する処理を更に具える請求項14に記載の試験測定システムを動作させる方法。
  21. 受信した上記コマンドの実行を同時に停止するために、上記1つ以上の試験装置に停止コマンドを送信する処理を更に具える請求項14に記載の試験測定システムを動作させる方法。
  22. 上記1つ以上の試験装置に再起動コマンドを送信して、予め定めた時間、受信した上記コマンドの実行を再開し、次いで、受信した上記コマンドの実行を停止する処理を更に具える請求項21に記載の試験測定システムを動作させる方法。
  23. 上記1つ以上の試験装置に再起動コマンドを送信して、予め定めたイベントが発生するまで受信した上記コマンドの実行を再開し、次いで、受信した上記コマンドの実行を停止する処理を更に具える請求項21に記載の試験測定システムを動作させる方法。
JP2023552096A 2021-02-25 2022-02-25 試験測定システム Pending JP2024508467A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163153933P 2021-02-25 2021-02-25
US63/153,933 2021-02-25
PCT/US2022/018028 WO2022183073A1 (en) 2021-02-25 2022-02-25 Test and measurement system

Publications (1)

Publication Number Publication Date
JP2024508467A true JP2024508467A (ja) 2024-02-27

Family

ID=82900572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023552096A Pending JP2024508467A (ja) 2021-02-25 2022-02-25 試験測定システム

Country Status (5)

Country Link
US (1) US20220268839A1 (ja)
JP (1) JP2024508467A (ja)
CN (1) CN116940853A (ja)
DE (1) DE112022001202T5 (ja)
WO (1) WO2022183073A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11828787B2 (en) * 2020-02-28 2023-11-28 Advantest Corporation Eye diagram capture test during production

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201451A (ja) * 1995-01-24 1996-08-09 Advantest Corp スペクトラムアナライザ
JP2003254996A (ja) * 2002-02-28 2003-09-10 Yokogawa Electric Corp 波形測定装置
US8290725B2 (en) * 2009-11-18 2012-10-16 National Instruments Corporation Synchronized reconfiguration of measurement modules
US9699446B2 (en) * 2010-04-05 2017-07-04 Tektronix, Inc. Test and measurement device, system, and method for providing synchronized measurement views
TWI546551B (zh) * 2015-06-24 2016-08-21 Zeroplus Technology Co Ltd Multi-analysis system and its multi-analyzer
US10955488B2 (en) * 2017-05-17 2021-03-23 Tektronix, Inc. Modular power supply monitoring by accessory interface of a test and measurement instrument
US20190285666A1 (en) * 2018-03-13 2019-09-19 Tektronix, Inc. Test and Measurement Management
KR101957660B1 (ko) * 2019-01-07 2019-03-12 김창회 채널별 트리거 설정모드를 지원하는 다채널 오실로스코프 및 그 제어방법

Also Published As

Publication number Publication date
WO2022183073A1 (en) 2022-09-01
US20220268839A1 (en) 2022-08-25
CN116940853A (zh) 2023-10-24
DE112022001202T5 (de) 2024-01-04

Similar Documents

Publication Publication Date Title
US8010839B2 (en) Test system and method which can use tool during debugging
US10127129B2 (en) Non-invasive time-based profiling tool
KR20140056478A (ko) 내장형 소프트웨어의 자동 테스트 장치 및 자동 테스트 방법
WO2018148405A1 (en) Real-time capture of traffic upon failure for protocol debug
US8996928B2 (en) Devices for indicating a physical layer error
CN108627721B (zh) 扫描组的确定和渲染
US20060129892A1 (en) Scenario based stress testing
US20190235997A1 (en) Context-based device testing
US8079014B2 (en) Software development apparatus and method
US7035959B2 (en) Adapter for controlling a measuring device, a measuring device, a controller for a measuring device, a method for processing measurement and a recording medium
JP2014532862A (ja) 構成可能なインターフェースを有する試験機器
TWI566090B (zh) Debugging firmware / software to produce tracking systems and methods, recording media and computer program products
US7363188B1 (en) Apparatus and method for operating automated test equipment (ATE)
JP2024508467A (ja) 試験測定システム
CN106093897B (zh) 一种雷达系统的测试系统及测试方法
KR101976629B1 (ko) 커미트 민감도 테스트들
CN111190089B (zh) 抖动时间的确定方法及装置、存储介质和电子设备
Wienke et al. Results of the survey: failures in robotics and intelligent systems
TW201310181A (zh) 多工測試程序管理方法與系統
CN108572290B (zh) 用于测试和测量仪器的并行触发模型
CN106462139A (zh) 可编程显示器以及绘图软件
JP2010271269A (ja) 試験装置
US20180356445A1 (en) Test and measurement instrument that uses measurement preconditions for making measurements
CN110749814A (zh) 一种芯片ic样本自动化测试系统及方法
US11755440B2 (en) User interface and method to configure sourcing and measurement timing